JP2024027893A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024027893A
JP2024027893A JP2022131066A JP2022131066A JP2024027893A JP 2024027893 A JP2024027893 A JP 2024027893A JP 2022131066 A JP2022131066 A JP 2022131066A JP 2022131066 A JP2022131066 A JP 2022131066A JP 2024027893 A JP2024027893 A JP 2024027893A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor element
die pad
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022131066A
Other languages
English (en)
Inventor
克宗 白井
Katsumune Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2022131066A priority Critical patent/JP2024027893A/ja
Priority to US18/360,470 priority patent/US20240063097A1/en
Publication of JP2024027893A publication Critical patent/JP2024027893A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ワイヤ流れによるワイヤ同士の接触を抑制できる半導体装置を提供する。【解決手段】半導体装置Ａ１０において、ダイパッド部１１を有するリード１と、リード１から離間して配置されたリード２と、ダイパッド部１１に搭載された半導体素子６２と、半導体素子６２とリード２とに導通接合された複数のワイヤ７４と、を備えた。ダイパッド部１１と、リード２とは、第１方向ｘに並んで配置され、厚さ方向ｚに視て、複数のワイヤ７４はすべて第１方向ｘに対して傾斜している。【選択図】図７

Description

本開示は、半導体装置に関する。
半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、ＤＦＮ（Dual Flatpack No-leaded）タイプの半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、第１リード、第３リード、複数のボンディングワイヤ、および封止樹脂を備えている。半導体素子は、第１リードの搭載部主面に搭載され、多数の第３電極（ドレイン電極）がそれぞれボンディングワイヤによって第３リードに接続されている。
特開２０２０－１１５５２４号公報
半導体素子と第３リードとを接続する多数のボンディングワイヤには、第１リードの搭載部と第３リードとが並ぶ方向であるｙ方向に平行なボンディングワイヤも含まれている。製造工程の封止樹脂の形成工程において、封止樹脂の材料がｘ方向に流れる場合、ｙ方向に平行なボンディングワイヤに発生するワイヤ流れが大きくなって、隣接するボンディングワイヤに接触するおそれがある。
本発明は上述の事情に鑑み、ワイヤ流れによるワイヤ同士の接触を抑制できる半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、ダイパッド部を有する第１リードと、前記第１リードから離間して配置された第２リードと、前記ダイパッド部に搭載された第１半導体素子と、前記第１半導体素子と前記第２リードとに導通接合された複数のワイヤと、を備え、前記ダイパッド部と、前記第２リードとは、厚さ方向に直交する第１方向に並んで配置され、前記厚さ方向に視て、前記複数のワイヤはすべて前記第１方向に対して傾斜している。
本開示にかかる半導体装置は、ワイヤ流れによるワイヤ同士の接触を抑制できる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。 図３は、図１の半導体装置を示す底面図である。 図４は、図２のＩＶ－ＩＶ線に沿う断面図である。 図５は、図２のＶ－Ｖ線に沿う断面図である。 図６は、図２のＶＩ－ＶＩ線に沿う断面図である。 図７は、図２の部分拡大図である。 図８は、図２の部分拡大図である。 図９は、ダイパッド部を示す平面図である。 図１０は、第１実施形態の第１変形例に係る半導体装置のダイパッド部を示す平面図である。 図１１は、第１実施形態の第２変形例に係る半導体装置のダイパッド部を示す平面図である。 図１２は、第１実施形態の第３変形例に係る半導体装置のダイパッド部を示す平面図である。 図１３は、第１実施形態の第４変形例に係る半導体装置のダイパッド部を示す平面図である。 図１４は、第１実施形態の第５変形例に係る半導体装置のダイパッド部を示す平面図である。 図１５は、第１実施形態の第６変形例に係る半導体装置のダイパッド部を示す平面図である。 図１６は、第１実施形態の第７変形例に係る半導体装置のダイパッド部を示す平面図である。 図１７は、第１実施形態の第８変形例に係る半導体装置のダイパッド部を示す平面図である。 図１８は、第１実施形態の第９変形例に係る半導体装置のダイパッド部を示す平面図である。 図１９は、第２実施形態に係る半導体装置を示す断面図である。 図２０は、第３実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。 図２１は、第３実施形態の第１変形例に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。 図２２は、第４実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。 図２３は、第５実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
＜第１実施形態＞
図１～図９は、本開示に係る半導体装置の一例を示している。本実施形態の半導体装置Ａ１０は、リード１、リード２、複数のリード３、半導体素子６１，６２、複数のワイヤ７、および封止樹脂８を備えている。半導体装置Ａ１０は、たとえば電気自動車またはハイブリッド自動車などのインバータ装置のゲートドライバ回路に用いられている。半導体装置Ａ１０は、外部から入力される制御信号を増幅して、図示しないスイッチング素子に出力する。なお、半導体装置Ａ１０の用途や機能は限定されない。半導体装置Ａ１０のパッケージ形式は、ＱＦＮタイプである。ただし、半導体装置Ａ１０のパッケージ形式は、ＱＦＮタイプに限定されない。
図１は、半導体装置Ａ１０を示す斜視図である。図２は、半導体装置Ａ１０を示す平面図である。図２においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図３は、半導体装置Ａ１０を示す底面図である。図４は、図２のＩＶ－ＩＶ線に沿う断面図である。図５は、図２のＶ－Ｖ線に沿う断面図である。図６は、図２のＶＩ－ＶＩ線に沿う断面図である。図７は、図２の部分拡大図である。図８は、図２の部分拡大図である。図９は、リード１のダイパッド部１１（後述）を示す平面図である。
半導体装置Ａ１０は、厚さ方向視(平面視)の形状が矩形状である。説明の便宜上、半導体装置Ａ１０の厚さ方向（平面視方向）を厚さ方向ｚとし、厚さ方向ｚに直交する半導体装置Ａ１０の一方の辺に沿う方向（図２および図３における左右方向）を第１方向ｘ、厚さ方向ｚおよび第１方向ｘに直交する方向（図２および図３における上下方向）を第２方向ｙとする。また、厚さ方向ｚの一方側（図４～図６における上側）を第１側ｚ１とし、他方側（図４～図６における下側）を第２側ｚ２とする。第１方向ｘの一方側（図１および図２における左側）を第１側ｘ１とし、他方側（図１および図２における右側）を第２側ｘ２とする。第２方向ｙの一方側（図２における上側）を第１側ｙ１とし、他方側（図２における下側）を第２側ｙ２とする。なお、半導体装置Ａ１０の形状および各寸法は限定されない。
リード１、リード２、および複数のリード３（以下では、まとめて示す場合に、「リード１～３」と記載する場合がある）は、半導体素子６１，６２と、半導体装置Ａ１０が搭載される配線基板との導通経路を構成する部材である。なお、複数のリード３の一部には、半導体素子６１，６２に導通しないものも含まれている。リード１～３は、たとえば、金属板にエッチング処理または打ち抜き加工等を施すことにより形成されている。リード１～３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１～３が、Ｃｕからなる場合を例に説明する。リード１～３の厚さは、たとえば０．０８～０．３ｍｍであり、本実施形態においては０．２ｍｍ程度である。
図２に示すように、リード１は、半導体装置Ａ１０の第１方向ｘの第１側ｘ１寄りに配置され、第２方向ｙの全体に広がっている。リード２は、リード１から離間し、半導体装置Ａ１０の第１方向ｘの第２側ｘ２寄りに配置されている。各リード３は、リード１およびリード２から離間し、また、互いに離間して、半導体装置Ａ１０の第１方向ｘの両端部または第２方向ｙの両端部のいずれかに配置されている。厚さ方向ｚに視た寸法は、リード１がリード２より大きく、各リード３がリード２より大きい。
リード１は、半導体素子６１，６２を支持し、ダイパッド部１１および複数の端子部１２を備えている。
ダイパッド部１１は、半導体素子６１および半導体素子６２が搭載される。ダイパッド部１１は、半導体装置Ａ１０の第１方向ｘの第１側ｘ１寄りで、第２方向ｙの中央に位置し、厚さ方向ｚに視て略矩形状である。ダイパッド部１１は、主面１１１、裏面１１２、および裏面側凹部１１３を備えている。主面１１１および裏面１１２は、厚さ方向ｚにおいて互いに反対側を向いている。主面１１１は、厚さ方向ｚの第１側ｚ１を向いている。主面１１１は、半導体素子６１，６２が搭載される面である。主面１１１は、図９に示すように、端縁１１１ａを備えている。端縁１１１ａは、主面１１１の第１方向ｘの第１側ｘ１で第２方向ｙに延びる端縁である。裏面１１２は、厚さ方向ｚの第２側ｚ２を向いている。裏面１１２は、封止樹脂８から露出して、裏面端子になる。
裏面側凹部１１３は、ダイパッド部１１の一部が裏面１１２から厚さ方向ｚの第１側ｚ１に凹んだ部分である。ダイパッド部１１のうち裏面側凹部１１３が位置する部分の厚さ（厚さ方向ｚの寸法）は、裏面１１２が位置する部分の厚さの半分程度である。裏面側凹部１１３は、たとえば厚さ方向ｚの第２側ｚ２からのハーフエッチング処理により形成される。図３に示すように、裏面側凹部１１３は、裏面１１２の周囲に配置されている。裏面側凹部１１３は、封止樹脂８から露出せず、封止樹脂８によって覆われている。これにより、リード１が封止樹脂８から厚さ方向ｚの第２側ｚ２に剥離することが抑制される。なお、ダイパッド部１１の形状は限定されない。たとえば、ダイパッド部１１は、裏面側凹部１１３を備えなくてもよい。
ダイパッド部１１は、開口部４を備えている。なお、図２、図８、および図９においては、理解の便宜上、開口部４に比較的細かいハッチングを付している。開口部４は、主面１１１に開口端を有する開口部であり、本実施形態では、主面１１１から厚さ方向ｚの第２側ｚ２に凹んだ凹部である。開口部４の深さ（厚さ方向ｚの寸法）は、ダイパッド部１１の厚さ（厚さ方向ｚにおける主面１１１と裏面１１２との距離）の半分程度である。開口部４は、たとえば厚さ方向ｚの第１側ｚ１からのハーフエッチング処理により形成される。開口部４は、図９に示すように、開口部４１～４５を含んでいる。
開口部４１は、第１方向ｘにおいて、図９において想像線（二点鎖線）で示す半導体素子６２と端縁１１１ａとの間に位置し、第２方向ｙに延びている。本実施形態では、厚さ方向ｚに視て、開口部４１の第２方向ｙにおける両端は、主面１１１の外縁より内側に位置する。開口部４２は、開口部４１の第２方向ｙの第１側ｙ１の端部につながり、第１方向ｘの第１側ｘ１に延びている。つまり、開口部４２は、開口部４１の第１方向ｘの第１側ｘ１に位置する。本実施形態では、厚さ方向ｚに視て、開口部４２の第１方向ｘにおける両端は、主面１１１の外縁より内側に位置する。図９において想像線（二点鎖線）で示す半導体素子６１は、第２方向ｙにおいて、開口部４２の第１側ｙ１に配置されている。開口部４のうち、開口部４１および開口部４２で構成される部分は、厚さ方向ｚに視てＬ字形状である。
開口部４３は、第１方向ｘにおいて、半導体素子６２と開口部４１との間に位置し、第２方向ｙに延びている。本実施形態では、厚さ方向ｚに視て、開口部４３の第２方向ｙにおける両端は、主面１１１の外縁より内側に位置する。開口部４４は、開口部４３の第２方向ｙの第１側ｙ１の端部につながり、第１方向ｘの第１側ｘ１に延びている。つまり、開口部４４は、開口部４３の第１方向ｘの第１側ｘ１に位置する。また、開口部４４は、第２方向ｙにおいて、半導体素子６１と開口部４２との間に位置する。本実施形態では、厚さ方向ｚに視て、開口部４４の第１方向ｘにおける両端は、主面１１１の外縁より内側に位置する。開口部４５は、開口部４３の第２方向ｙの第１側ｙ１の端部につながり、第２方向ｙの第１側ｙ１に延びている。つまり、開口部４５は、開口部４３の第２方向ｙの第１側ｙ１に位置する。本実施形態では、厚さ方向ｚに視て、開口部４５の第２方向ｙにおける両端は、主面１１１の外縁より内側に位置する。開口部４のうち、開口部４３、開口部４４、および開口部４５で構成される部分は、厚さ方向ｚに視てＴ字形状である。
ダイパッド部１１の主面１１１は、図９に示すように、第１領域５１、第２領域５２、および第３領域５３を含んでいる。図９において、第１領域５１、第２領域５２、および第３領域５３は、想像線（二点鎖線）で示されており、比較的粗いハッチングが付されている。第１領域５１は、開口部４１および開口部４２と、開口部４３および開口部４４とによってはさまれた領域である。第１領域５１は、半導体素子６２の第１方向ｘの第１側ｘ１に位置し、図２に示すように、ワイヤ７（後述するワイヤ７３）が接合される領域である。第１領域５１には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばＡｇを含む金属からなる。当該めっき層は、ワイヤ７３の接合強度を高めつつ、ワイヤ７３のワイヤボンディング時の衝撃からリード１を保護する。第２領域５２は、開口部４３および開口部４５の第１方向ｘの第２側ｘ２の領域である。第２領域５２は、図２に示すように、半導体素子６２が搭載される領域である。第３領域５３は、開口部４５の第１方向ｘの第１側ｘ１であり、かつ、開口部４４の第２方向ｙの第１側ｙ１の領域である。第３領域５３は、ダイパッド部１１の主面１１１の第１方向ｘにおける中心より第１側ｘ１に位置し、第２方向ｙにおける中心より第１側ｙ１に位置する。第３領域５３は、図２に示すように、半導体素子６１が搭載される領域である。
逆に言うと、第１領域５１、第２領域５２、および第３領域５３は、開口部４によって区画された領域である。開口部４３は、第１領域５１と第２領域５２とを区画している。開口部４４は、第１領域５１と第３領域５３とを区画している。開口部４５は、第２領域５２と第３領域５３とを区画している。なお、開口部４の形状および配置は上述したものに限定されず、第１領域５１、第２領域５２、および第３領域５３の形状および配置は上述したものに限定されない。
複数の端子部１２は、半導体装置Ａ１０を配線基板に実装する際に、配線基板に接合される。各端子部１２は、ダイパッド部１１につながっており、厚さ方向ｚに視て略矩形状である。複数の端子部１２は、６個の端子部１２ａ、２個の端子部１２ｂ、８個の端子部１２ｃ、および端子部１２ｄ,１２ｅを含んでいる。６個の端子部１２ａは、ダイパッド部１１の第１方向ｘの第１側ｘ１につながり、第２方向ｙの第２側ｙ２寄りで第２方向ｙに沿って配列されている。当該６個の端子部１２ａは、第１方向ｘに視て開口部４（開口部４１）に重なっている。２個の端子部１２ｂは、ダイパッド部１１の第２方向ｙの第１側ｙ１につながり、第１方向ｘの第２側ｘ２寄りで第２方向ｙに沿って配列されている。８個の端子部１２ｃは、ダイパッド部１１の第２方向ｙの第２側ｙ２につながり、第１方向ｘに沿って配列されている。端子部１２ｄは、ダイパッド部１１の第１方向ｘの第１側ｘ１で第２方向ｙの第１側ｙ１の角につながっている。端子部１２ｅは、ダイパッド部１１の第１方向ｘの第１側ｘ１で第２方向ｙの第２側ｙ２の角につながっている。
各端子部１２は、主面１２１、裏面１２２、および端面１２３を備えている。主面１２１および裏面１２２は、厚さ方向ｚにおいて互いに反対側を向いている。主面１２１は、厚さ方向ｚの第１側ｚ１を向いている。主面１２１とダイパッド部１１の主面１１１とは、面一になっている。裏面１２２は、厚さ方向ｚの第２側ｚ２を向いている。裏面１２２とダイパッド部１１の裏面１１２とは、図３に示すように離間しており、厚さ方向ｚでの位置が互いに同じである。端面１２３は、主面１２１および裏面１２２に直交し、主面１２１および裏面１２２につながる面である。端子部１２ｄおよび端子部１２ｅはそれぞれ、２個の端面１２３を備えている。端面１２３は、製造工程における切断工程でのシンギュレーションにより形成される。端面１２３および裏面１２２は、封止樹脂８から露出してつながっており、端子になる（図５参照）。なお、端子部１２の形状、配置位置および個数は限定されない。
リード２は、リード１から第１方向ｘの第２側ｘ２に離間して配置されている。リード１のダイパッド部１１とリード２とは、第１方向ｘに並んで配置されている。リード２は、複数のワイヤ７（後述する複数のワイヤ７４）によって、半導体素子６２に導通接続している。リード２は、パッド部２１および複数の端子部２２を備えている。
パッド部２１は、複数のワイヤ７４が接合される。パッド部２１は、主面２１１、裏面２１２、および貫通孔２１３を備えている。主面２１１および裏面２１２は、厚さ方向ｚにおいて互いに反対側を向いている。主面２１１は、厚さ方向ｚの第１側ｚ１を向いている。主面２１１は、複数のワイヤ７４が接合される面である。主面２１１は、図７に示すように、接合領域２１１ａおよび非接合領域２１１ｂを含んでいる。図７において、接合領域２１１ａおよび非接合領域２１１ｂは、想像線（二点鎖線）で示されている。接合領域２１１ａは、複数のワイヤ７４が接合される領域であり、主面２１１において、第２方向ｙの第２側ｙ２寄りに配置されている。非接合領域２１１ｂは、複数のワイヤ７４が接合されない領域であり、第２方向ｙにおいて、接合領域２１１ａに対して第１側ｙ１に配置されている。第２方向ｙにおける接合領域２１１ａの寸法Ｌ１は、第２方向ｙにおけるリード２の寸法Ｌ２の４０％以上６０％以下である。接合領域２１１ａには、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばＡｇを含む金属からなる。当該めっき層は、ワイヤ７４の接合強度を高めつつ、ワイヤ７４のワイヤボンディング時の衝撃からリード２を保護する。裏面２１２は、厚さ方向ｚの第２側ｚ２を向いている。裏面２１２は、封止樹脂８に覆われている。パッド部２１の厚さ（厚さ方向ｚの寸法）は、ダイパッド部１１の厚さの半分程度であり、ダイパッド部１１のうち裏面側凹部１１３が位置する部分の厚さと同程度である。パッド部２１は、たとえば厚さ方向ｚの第２側ｚ２からのハーフエッチング処理により形成される。
貫通孔２１３は、パッド部２１を厚さ方向ｚに貫通する孔である。貫通孔２１３は、半導体装置Ａ１０の製造工程の封止樹脂８の形成工程において、封止樹脂８の材料がパッド部２１の裏面２１２側に充填されやすくする。本実施形態では、パッド部２１は、第２方向ｙに長い略矩形状の貫通孔２１３が第２方向ｙに４個配列されている。なお、貫通孔２１３の形状、数、および配置は限定されない。また、パッド部２１は貫通孔２１３を備えなくてもよい。
複数の端子部２２は、半導体装置Ａ１０を配線基板に実装する際に、配線基板に接合される。各端子部２２は、パッド部２１の第１方向ｘの第２側ｘ２につながっており、厚さ方向ｚに視て略矩形状である。本実施形態では、１２個の端子部２２が、第２方向ｙに沿って等間隔で配列されている。
各端子部２２は、主面２２１、裏面２２２、および端面２２３を備えている。主面２２１および裏面２２２は、厚さ方向ｚにおいて互いに反対側を向いている。主面２２１は、厚さ方向ｚの第１側ｚ１を向いている。主面２２１とパッド部２１の主面２１１とは、面一になっている。裏面２２２は、厚さ方向ｚの第２側ｚ２を向いている。本実施形態では、図３に示すように、リード２の端子部２２の裏面２２２と、ダイパッド部１１の裏面１１２との距離Ｌ３は十分大きく、たとえば半導体装置Ａ１０の第１方向ｘの寸法Ｌ４の３０％以上４０％以下である。なお、裏面２２２と裏面１１２との距離は、これに限定されない。端面２２３は、主面２２１および裏面２２２に直交し、主面２２１および裏面２２２につながる面である。端面２２３は、製造工程における切断工程でのシンギュレーションにより形成される。端面２２３および裏面２２２は、封止樹脂８から露出してつながっており、端子になる（図４および図５参照）。なお、端子部２２の形状、配置位置および個数は限定されない。
複数のリード３は、半導体素子６１，６２と、半導体装置Ａ１０が搭載される配線基板との導通経路を構成する。なお、複数のリード３には、半導体素子６１，６２に導通しないいわゆるダミーリードも含まれている。各リード３は、パッド部３１および端子部３２を備えている。
パッド部３１は、ワイヤ７（後述するワイヤ７１）が接合されるための部位である。なお、パッド部３１は、ワイヤ７１が接合されている場合と接合されていない場合がある。パッド部３１は、主面３１１および裏面３１２を備えている。主面３１１および裏面３１２は、厚さ方向ｚにおいて互いに反対側を向いている。主面３１１は、厚さ方向ｚの第１側ｚ１を向いている。主面３１１は、ワイヤ７１が接合される面である。主面３１１には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばＡｇを含む金属からなる。当該めっき層は、ワイヤ７１の接合強度を高めつつ、ワイヤ７１のワイヤボンディング時の衝撃からリード３を保護する。なお、ワイヤ７１が接合されるリード３にのみめっき層が形成されてもよい。裏面３１２は、厚さ方向ｚの第２側ｚ２を向いている。裏面３１２は、封止樹脂８に覆われている。パッド部３１の厚さ（厚さ方向ｚの寸法）は、ダイパッド部１１の厚さの半分程度であり、ダイパッド部１１のうち裏面側凹部１１３が位置する部分の厚さと同程度である。パッド部３１は、たとえば厚さ方向ｚの第２側ｚ２からのハーフエッチング処理により形成される。
端子部３２は、半導体装置Ａ１０を配線基板に実装する際に、配線基板に接合される。端子部３２は、パッド部３１につながっており、厚さ方向ｚに視て略矩形状である。端子部３２は、主面３２１、裏面３２２、および端面３２３を備えている。主面３２１および裏面３２２は、厚さ方向ｚにおいて互いに反対側を向いている。主面３２１は、厚さ方向ｚの第１側ｚ１を向いている。主面３２１とパッド部３１の主面３１１とは、面一になっている。ワイヤ７１は、端子部３２の主面３２１に接合されてもよい。裏面３２２は、厚さ方向ｚの第２側ｚ２を向いている。端面３２３は、主面３２１および裏面３２２に直交し、主面３２１および裏面３２２につながる面である。端面３２３は、製造工程における切断工程でのシンギュレーションにより形成される。端面３２３および裏面３２２は、封止樹脂８から露出してつながっており、端子になる（図４参照）。なお、端子部３２の形状は限定されない。
複数のリード３は、図２に示すように、複数のリード３ａ、複数のリード３ｂ、リード３ｃ、リード３ｅ、一対のリード３ｆ、および一対のリード３ｇを含んでいる。
本実施形態では、複数のリード３は、７個のリード３ａを含んでいる。なお、リード３ａの数は限定されない。複数のリード３ａは、半導体装置Ａ１０の第１方向ｘの第１側ｘ１の端部の第２方向ｙの第１側ｙ１寄りに配置されている。複数のリード３ａは、ダイパッド部１１の第１方向ｘの第１側ｘ１に、第２方向ｙにおいて端子部１２ａと端子部１２ｄとの間で第２方向ｙに沿って配列されている。また、本実施形態では、複数のリード３は、７個のリード３ｂを含んでいる。なお、リード３ｂの数は限定されない。複数のリード３ｂは、半導体装置Ａ１０の第２方向ｙの第１側ｙ１の端部の第１方向ｘの第１側ｘ１寄りに配置されている。複数のリード３ｂは、ダイパッド部１１の第２方向ｙの第１側ｙ１に、第１方向ｘにおいて端子部１２ｂと端子部１２ｄとの間で第１方向ｘに沿って配列されている。複数のリード３ａおよび複数のリード３ｂは、ワイヤ７１を介して半導体素子６１に導通できるように配置されている。本実施形態では、複数のリード３ａおよび複数のリード３ｂのほとんどは半導体素子６１に導通しているが、半導体素子６１に導通していないものも含まれている。なお、複数のリード３ａおよび複数のリード３ｂのいずれが半導体素子６１に導通するか、また、半導体素子６１のどの電極６１１（後述）に導通接続されているかは限定されない。図８に示すように、複数のリード３ａおよび複数のリード３ｂの各パッド部３１はいずれも、厚さ方向ｚに視て、半導体素子６１の中心である素子中心６１ｃに向けて延びている。
また、本実施形態では、複数のリード３は、１個のリード３ｃおよび１個のリード３ｅを含んでいる。なお、リード３ｃおよびリード３ｅの数は限定されない。リード３ｃは、ダイパッド部１１の第１方向ｘの第１側ｘ１に、第２方向ｙにおいて端子部１２ａと端子部１２ｅとの間に配置されている。リード３ｅは、ダイパッド部１１の第２方向ｙの第２側ｙ２に、第１方向ｘにおいて端子部１２ｃと端子部１２ｅとの間に配置されている。リード３ｃおよびリード３ｅは、いわゆるダミーリードである。
また、本実施形態では、複数のリード３は、一対のリード３ｆおよび一対のリード３ｇを含んでいる。一対のリード３ｇは、リード２の第２方向ｙの第１側ｙ１および第２側ｙ２にそれぞれ１個ずつ配置されている。一方のリード３ｇは半導体装置Ａ１０の第１方向ｘの第２側ｘ２で第２方向ｙの第１側ｙ１の角に配置され、他方のリード３ｇは半導体装置Ａ１０の第１方向ｘの第２側ｘ２で第２方向ｙの第２側ｙ２の角に配置されている。なお、複数のリード３は、リード３ｇを含んでいなくてもよい。一対のリード３ｆは、リード２の第２方向ｙの第１側ｙ１および第２側ｙ２にそれぞれ１個ずつ配置されている。各リード３ｆは、第２方向ｙにおいてリード２と各リード３ｇとの間にそれぞれ配置されている。なお、リード３ｆの数は限定されない。リード３ｆおよびリード３ｇは、いわゆるダミーリードである。
リード１～３のうち封止樹脂８から露出した面には、たとえばＳｎを含むめっき層が配置されてもよい。なお、めっき層の構成材料は限定されない。当該めっき層は、はんだ接合によって半導体装置Ａ１０を配線基板に表面実装させる際に、当該露出した面へのはんだの付着を良好なものにしつつ、はんだ接合に起因した当該露出した部分の浸食を防止する。なお、リード１～３の形状および配置は上記に限定されない。
半導体素子６１および半導体素子６２は、半導体装置Ａ１０の電気的機能を発揮する要素である。半導体素子６２は、スイッチング素子である。本実施形態では、半導体素子６２は、窒化ガリウム（ＧａＮ）を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）である。なお、半導体素子６２は、ＧａＮ以外の窒化物半導体が用いられてもよい。また、半導体素子６２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、またはバイポーラトランジスタなどであってもよい。半導体素子６２は、素子主面６２ａ、素子裏面６２ｂ、複数の第１電極６２１、第２電極６２２、および複数の第３電極６２３を備えている。
素子主面６２ａおよび素子裏面６２ｂは、厚さ方向ｚにおいて互いに反対側を向いている。素子主面６２ａは厚さ方向ｚの第１側ｚ１を向く面であり、素子裏面６２ｂは厚さ方向ｚの第２側ｚ２を向く面である。複数の第１電極６２１、第２電極６２２、および複数の第３電極６２３は、素子主面６２ａに配置されている。複数の第１電極６２１は、ソース電極であり、素子主面６２ａの第１方向ｘの第１側ｘ１寄りに第２方向ｙに沿って並んで配列されている。第２電極６２２は、ゲート電極であり、素子主面６２ａの第２方向ｙの第１側ｙ１寄りに配置されている。複数の第３電極６２３は、ドレイン電極であり、素子主面６２ａの第１方向ｘの第２側ｘ２寄りに第２方向ｙに沿って並んで配列されている。なお、素子主面６２ａには、その他の電極も配置されている。また、各電極６２１～６２３の配置のレイアウトは限定されない。
半導体素子６２は、図４～図６に示すように、接合部材６５を介して、素子裏面６２ｂがダイパッド部１１の主面１１１に接合されている。本実施形態では、接合部材６５は、たとえばＡｇペーストである。なお、接合部材６５は、はんだまたは焼結銀接合材などの導電性接合材であってもよいし、絶縁性接合部材であってもよい。半導体素子６２は、図２および図９に示すように、主面１１１の第２領域５２、すなわち、開口部４３および開口部４４の第１方向ｘの第２側ｘ２側に配置されている。
半導体素子６１は、半導体素子６２を駆動させる駆動素子である。半導体素子６１は、外部から入力される制御信号に基づいて駆動信号を生成し、半導体素子６２に出力する。また、半導体素子６１は、半導体素子６２から入力されるソースセンス信号などに基づいて、駆動信号の制御を行う。半導体素子６１は、素子主面６１ａ、素子裏面６１ｂ、および複数の電極６１１を備えている。
素子主面６１ａおよび素子裏面６１ｂは、厚さ方向ｚにおいて互いに反対側を向いている。素子主面６１ａは厚さ方向ｚの第１側ｚ１を向く面であり、素子裏面６１ｂは厚さ方向ｚの第２側ｚ２を向く面である。複数の電極６１１は、素子主面６１ａに配置されている。なお、各電極６１１の機能および配置は限定されない。
半導体素子６１は、図４に示すように、接合部材６５を介して、素子裏面６１ｂがダイパッド部１１の主面１１１に接合されている。半導体素子６１は、図２および図９に示すように、主面１１１の第３領域５３、すなわち、開口部４５の第１方向ｘの第１側ｘ１であり、かつ、開口部４４の第２方向ｙの第１側ｙ１に配置されている。半導体素子６１は、第１方向ｘにおいて半導体素子６２に対して第１側ｘ１で、第２方向ｙにおいて半導体素子６２に対して第１側ｙ１に配置されている。厚さ方向ｚに視た半導体素子６１の中心である素子中心６１ｃは、ダイパッド部１１の主面１１１の第２方向ｙにおける中心より第１側ｙ１に位置し、かつ、主面１１１の第１方向ｘにおける中心より第１側ｘ１に位置している。
複数のワイヤ７は、図２に示すように、リード１～３とともに、半導体素子６１および半導体素子６２が所定の機能を果たすための導通経路を構成している。各ワイヤ７の構成材料は、たとえばＣｕ，Ａｕ，Ａｇ，Ａｌ、または、これらのいずれかを含む合金などであり、限定されない。複数のワイヤ７は、それぞれ複数のワイヤ７１，７２，７３，７４を含んでいる。
複数のワイヤ７１は、図２および図８に示すように、半導体素子６１と複数のリード３との導通経路を構成する。各ワイヤ７１は、半導体素子６１のいずれかの電極６１１と、複数のリード３ａまたは複数のリード３ｂのいずれかのパッド部３１の主面３１１とに導通接合されている。これにより、半導体素子６１は、複数のリード３およびワイヤ７１を介して、外部から信号が入力され、また、外部に信号を出力できる。複数のリード３ａおよび複数のリード３ｂはいずれも、厚さ方向ｚに視てパッド部３１が半導体素子６１の素子中心６１ｃに向けて延びているので、各ワイヤ７１は、当該ワイヤ７１が接合されたリード３に隣接する他のリード３に、厚さ方向ｚに視て重ならないように形成できる。
複数のワイヤ７２は、図２および図８に示すように、半導体素子６１と半導体素子６２との導通経路を構成する。１本のワイヤ７２は、半導体素子６１のいずれかの電極６１１と、半導体素子６２の第２電極６２２とに導通接合されている。半導体素子６１は、当該ワイヤ７２を介して、第２電極６２２に駆動信号を出力する。その他のワイヤ７２は、半導体素子６１のいずれかの電極６１１と、半導体素子６２のいずれかの電極とに導通接合されている。半導体素子６１は、半導体素子６２の第１電極６２１（ソース電極）に接合されたワイヤ７２を介してソースセンス信号を入力される。また、半導体素子６１は、他のワイヤ７２を介して、半導体素子６２と信号の入出力を行う。
複数のワイヤ７３は、図２および図８に示すように、半導体素子６２とダイパッド部１１との導通経路を構成する。各ワイヤ７３は、半導体素子６２のいずれかの第１電極６２１と、ダイパッド部１１の主面１１１とに導通接合されている。これにより、リード１は、半導体素子６２の第１電極６２１（ソース電極）に導通接続されて、ソース端子として機能する。本実施形態では、各ワイヤ７３は、主面１１１のうち第１領域５１に接合されている。
複数のワイヤ７４は、図２および図７に示すように、半導体素子６２とリード２との導通経路を構成する。各ワイヤ７４は、半導体素子６２のいずれかの第３電極６２３と、リード２のパッド部２１の主面２１１とに導通接合されている。これにより、リード２は、半導体素子６２の第３電極６２３（ドレイン電極）に導通接続されて、ドレイン端子として機能する。本実施形態では、各ワイヤ７４は、主面２１１のうち接合領域２１１ａに接合されている。各ワイヤ７４はすべて、厚さ方向ｚに視て第１方向ｘに対して傾斜している。図７に示すように、各ワイヤ７４は、半導体素子６２に接合された接合部７４ａとリード２に接合された接合部７４ｂとを備えている。接合部７４ａは、接合部７４ｂより、第２方向ｙの第１側ｙ１に位置する。
半導体装置Ａ１０の製造工程の封止樹脂８の形成工程において、封止樹脂８の材料は、図７の破線矢印８９に示すように、第２方向ｙの第１側ｙ１から第２側ｙ２に第２方向ｙに沿って流れる。したがって、各ワイヤ７４は、第２方向ｙの第２側ｙ２に湾曲している。また、各ワイヤ７４は厚さ方向ｚに視て第１方向ｘに対して傾斜しているので、封止樹脂８の材料によってワイヤ７４にかかる力は、ワイヤ７４に平行な方向の成分と直交する方向の成分とに分解される。いわゆるワイヤ流れに影響する直交する方向の成分は、ワイヤ７４が第２方向ｙに平行である場合と比較して小さくなるので、ワイヤ流れが抑制される。ワイヤ７４の第１方向ｘに対する傾斜角αが大きいほど、ワイヤ流れを抑制する効果がより期待できる。
封止樹脂８は、リード１～３の一部ずつと、半導体素子６１，６２、および複数のワイヤ７とを覆っている。封止樹脂８は、電気絶縁性を有する。封止樹脂８は、たとえば黒色のエポキシ樹脂を含む材料からなる。なお、封止樹脂８の材料は限定されない。
封止樹脂８は、樹脂主面８１、樹脂裏面８２、および４個の樹脂側面８３を備えている。樹脂主面８１および樹脂裏面８２は、厚さ方向ｚにおいて互いに反対側を向いている。樹脂主面８１は厚さ方向ｚの第１側ｚ１を向く面であり、樹脂裏面８２は厚さ方向ｚの第２側ｚ２を向く面である。
４個の樹脂側面８３は、それぞれ、樹脂主面８１および樹脂裏面８２に直交し、樹脂主面８１および樹脂裏面８２をつなぐ面であり、第１方向ｘまたは第２方向ｙの外側を向く面である。各樹脂側面８３は、製造工程における切断工程でのシンギュレーションにより形成される。４個の樹脂側面８３は、第１樹脂側面８３１、第２樹脂側面８３２、第３樹脂側面８３３、および第４樹脂側面８３４を含んでいる。第１樹脂側面８３１および第２樹脂側面８３２は、第２方向ｙにおいて互いに反対側を向いている。第１樹脂側面８３１は、第２方向ｙの第１側ｙ１に配置されて第１側ｙ１を向く面であり、第２樹脂側面８３２は、第２方向ｙの第２側ｙ２に配置されて第２側ｙ２を向く面である。第３樹脂側面８３３および第４樹脂側面８３４は、第１方向ｘにおいて互いに反対側を向いている。第３樹脂側面８３３は、第１方向ｘの第１側ｘ１に配置されて第１側ｘ１を向く面であり、第４樹脂側面８３４は、第１方向ｘの第２側ｘ２に配置されて第２側ｘ２を向く面である。
リード１の第１方向ｘの第１側ｘ１を向く各端面１２３と、各リード３ａおよびリード３ｃの端面３２３とは、第３樹脂側面８３３から露出し、第３樹脂側面８３３と互いに面一である。第３樹脂側面８３３から露出した各端面１２３および各端面３２３は、互いに離間して、第２方向ｙに沿って等間隔で配列されている。リード１の第２方向ｙの第１側ｙ１を向く各端面１２３と、各リード３ｂの端面３２３と、リード３ｇの第１側ｙ１を向く端面３２３とは、第１樹脂側面８３１から露出し、第１樹脂側面８３１と互いに面一である。第１樹脂側面８３１から露出した各端面１２３および各リード３ｂの端面３２３は、互いに離間して、第１方向ｘに沿って等間隔で配列されている。リード１の第２方向ｙの第２側ｙ２を向く各端面１２３と、リード３ｅの端面３２３と、リード３ｇの第２側ｙ２を向く端面３２３とは、第２樹脂側面８３２から露出し、第２樹脂側面８３２と互いに面一である。第２樹脂側面８３２から露出した各端面１２３および各リード３ｅの端面３２３は、互いに離間して、第１方向ｘに沿って等間隔で配列されている。リード２の各端子部２２の端面２２３と、各リード３ｆの端面３２３と、各リード３ｇの第２側ｘ２を向く端面３２３とは、第４樹脂側面８３４から露出し、第４樹脂側面８３４と互いに面一である。第４樹脂側面８３４から露出した各端面２２３および各端面３２３は、互いに離間して、第２方向ｙに沿って等間隔で配列されている。また、リード１のダイパッド部１１の裏面１１２および各端子部１２の裏面１２２と、リード２の各端子部２２の裏面２２２と、各リード３の端子部３２の裏面３２２とは、樹脂裏面８２から露出し、樹脂裏面８２と互いに面一である。
次に、半導体装置Ａ１０の作用効果について説明する。
本実施形態によると、半導体素子６１は、ダイパッド部１１の主面１１１の第２方向ｙにおける中心より第１側ｙ１にずれた位置に搭載されている。また、各リード３ａのパッド部３１はいずれも、厚さ方向ｚに視て素子中心６１ｃに向けて延びている。したがって、各リード３ａに接合されたワイヤ７１は、当該ワイヤ７１が接合されたリード３ａに隣接する他のリード３ａに、厚さ方向ｚに視て重ならないように形成できる。これにより、半導体装置Ａ１０は、各ワイヤ７１が、当該隣接する他のリード３ａに接触することを抑制できる。また、半導体素子６１は、ダイパッド部１１の主面１１１の第１方向ｘにおける中心より第１側ｘ１にずれた位置に搭載されている。また、各リード３ｂのパッド部３１はいずれも、厚さ方向ｚに視て素子中心６１ｃに向けて延びている。したがって、各リード３ｂに接合されたワイヤ７１は、当該ワイヤ７１が接合されたリード３ｂに隣接する他のリード３ｂに、厚さ方向ｚに視て重ならないように形成できる。これにより、半導体装置Ａ１０は、各ワイヤ７１が、当該隣接する他のリード３ｂに接触することを抑制できる。
また、本実施形態によると、各ワイヤ７４はいずれも、厚さ方向ｚに視て第１方向ｘに対して傾斜している。したがって、ワイヤ７４が第１方向ｘに平行な場合と比較して、半導体装置Ａ１０の製造工程の封止樹脂８の形成工程において、第２方向ｙに流れる封止樹脂８の材料が各ワイヤ７４に及ぼす力は小さくなる。これにより、各ワイヤ７４のワイヤ流れが抑制されるので、半導体装置Ａ１０は、ワイヤ流れによるワイヤ７４同士の接触が抑制される。また、本実施形態によると、各ワイヤ７４はいずれも、接合部７４ａが接合部７４ｂより第２方向ｙの第１側ｙ１に位置しており、第１方向ｘに対する傾斜方向が同じである。したがって、各ワイヤ７４に生じるワイヤ流れが同様なので、半導体装置Ａ１０は、ワイヤ流れによるワイヤ７４同士の接触が抑制される。
また、本実施形態によると、ダイパッド部１１は、主面１１１から厚さ方向ｚの第２側ｚ２に凹んだ凹部である開口部４を備えている。開口部４は、第１方向ｘにおいて、ワイヤ７３が接合される第１領域５１と端縁１１１ａとの間に位置し、かつ、第２方向ｙに延びる開口部４１を含んでいる。開口部４１は、端縁１１１ａで発生した剥離の第１方向ｘの第２側ｘ２への進行を妨げる。開口部４１が剥離の第１領域５１への進行を妨げるので、半導体装置Ａ１０は、ワイヤ７３のダイパッド部１１からの剥離を抑制できる。また、本実施形態によると、開口部４は、開口部４１の第２方向ｙの第１側ｙ１の端部につながり、第１方向ｘの第１側ｘ１に延びる開口部４２を含んでいる。開口部４２は、端縁１１１ａで発生した剥離の第２方向ｙの第１側ｙ１への進行を妨げる。開口部４２が剥離の第１領域５１および第２領域５２への進行を妨げるので、半導体装置Ａ１０は、ワイヤ７３のダイパッド部１１からの剥離、および、半導体素子６１のダイパッド部１１からの剥離を抑制できる。
また、本実施形態によると、開口部４は、第１方向ｘにおいて、半導体素子６２が搭載される第２領域５２と、ワイヤ７３が接合される第１領域５１との間に位置し、かつ、第２方向ｙに延びる開口部４３を含んでいる。製造工程において、ダイパッド部１１に半導体素子６２を接合する際に、溶融した接合部材６５が流れ出した場合でも、開口部４３は、溶融した接合部材６５が第１領域５１まで流れることを抑制できる。これにより、接合部材６５がワイヤ７３の接合を妨げることを抑制できる。また、開口部４３は、封止樹脂８のダイパッド部１１からの剥離の第１方向ｘの第１側ｘ１への進行を妨げるので、ワイヤ７３のダイパッド部１１からの剥離の抑制にも貢献できる。また、本実施形態によると、開口部４は、開口部４３の第２方向ｙの第１側ｙ１の端部につながり、第１方向ｘの第１側ｘ１に延びる開口部４４を含んでいる。製造工程において、ダイパッド部１１に半導体素子６１を接合する際に、溶融した接合部材６５が流れ出した場合でも、開口部４４は、溶融した接合部材６５が第１領域５１まで流れることを抑制できる。これにより、接合部材６５がワイヤ７３の接合を妨げることを抑制できる。また、開口部４４は、封止樹脂８のダイパッド部１１からの剥離の第２方向ｙの第２側ｙ２への進行を妨げるので、ワイヤ７３のダイパッド部１１からの剥離の抑制にも貢献できる。また、本実施形態によると、開口部４は、開口部４３の第２方向ｙの第１側ｙ１の端部につながり、第２方向ｙの第１側ｙ１に延びる開口部４５を含んでいる。開口部４５は、開口部４３と開口部４４との接続点における応力の集中を抑制し、また、封止樹脂８とダイパッド部１１との結合をより強固にする。また、開口部４３、開口部４４、および開口部４５は、第１領域５１、第２領域５２、および第３領域５３を区画して、半導体素子６１および半導体素子６２を搭載するための位置を明示する機能も有する。
また、本実施形態によると、開口部４の各端部は、ダイパッド部１１の主面１１１の外縁より内側に位置する。したがって、各端部が主面１１１の外縁まで延びている場合と比較して、ダイパッド部１１の強度を強くできる。また、本実施形態によると、開口部４は、主面１１１から厚さ方向ｚの第２側ｚ２に凹んだ凹部である。したがって、開口部４がダイパッド部１１を厚さ方向ｚに貫通している場合と比較して、ダイパッド部１１の強度を強くできる。
また、本実施形態によると、ダイパッド部１１の裏面１１２とリード２の端子部２２の裏面２２２との距離は十分大きい。したがって、裏面１１２と裏面２２２とが絶縁破壊により導通することが抑制される。一方、リード２のパッド部２１の第１方向ｘの寸法は十分大きい。これにより、半導体素子６２とパッド部２１とを導通接続するワイヤ７４の長さを抑制できる。
また、本実施形態によると、半導体装置Ａ１０は、ダミーリードであるリード３ｃ，３ｅ，３ｆ，３ｇを備えている。したがって、半導体装置Ａ１０は、リード３ｃ，３ｅ，３ｆ，３ｇを備えない場合と比較して、実装信頼性が高められている。また、本実施形態によると、リード１は、端子部１２ａ，１２ｂ，１２ｃを備えている。したがって、半導体装置Ａ１０は、端子部１２ａ，１２ｂ，１２ｃの代わりに、リード１から離間したリードを備える場合と比較して、放熱性が高められ、また、ダイパッド部１１を支える強度が向上している。
なお、本実施形態では、開口部４が開口部４１～４５をすべて含んでいる場合について説明したが、これに限られない。開口部４は、開口部４１～４５のいずれかを含んでいなくてもよい。また、ダイパッド部１１は、開口部４を備えていなくてもよい。また、本実施形態では、各ワイヤ７４がいずれも、厚さ方向ｚに視て第１方向ｘに対して傾斜している場合について説明したが、これに限られない。各ワイヤ７４は、厚さ方向ｚに視て第１方向ｘに平行であってもよい。また、本実施形態では、各リード３ａおよび各リード３ｂのパッド部３１がいずれも厚さ方向ｚに視て素子中心６１ｃに向けて延びている場合について説明したが、これに限られない。各リード３ａのパッド部３１は、第１方向ｘの第２側ｘ２に延びていてもよい。また、各リード３ｂのパッド部３１は、第２方向ｙの第２側ｙ２に延びていてもよい。また、半導体装置Ａ１０のパッケージ形式、搭載される半導体素子６１，６２の種類および個数、ならびに、リード１～３の形状、数、および配置などは、特に限定されない。
また、本実施形態では、接合領域２１１ａが主面２１１の第２方向ｙの第２側ｙ２寄りに配置されている場合について説明したが、これに限られない。接合領域２１１ａは、主面２１１の第２方向ｙの第１側ｙ１寄りに配置されてもよい。この場合、ワイヤ７４の接合部７４ａは、接合部７４ｂより、第２方向ｙの第２側ｙ２に位置する。
図１０～図１８は、第１実施形態にかかる半導体装置Ａ１０の変形例を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付して、重複する説明を省略する。
〔第１変形例〕
図１０は、第１実施形態の第１変形例にかかる半導体装置Ａ１１を説明するための図である。図１０は、半導体装置Ａ１１のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１１は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１１の開口部４は、開口部４２および開口部４５を含んでいない。本変形例においても、開口部４が開口部４１を含んでいるので、端縁１１１ａで発生した剥離の第１領域５１への進行が妨げられ、ワイヤ７３のダイパッド部１１からの剥離が抑制される。また、開口部４が開口部４３および開口部４４を含んでいるので、溶融した接合部材６５の第１領域５１への流出を抑制でき、また、ワイヤ７３のダイパッド部１１からの剥離の抑制にも貢献できる。
〔第２変形例〕
図１１は、第１実施形態の第２変形例にかかる半導体装置Ａ１２を説明するための図である。図１１は、半導体装置Ａ１２のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１２は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１２の開口部４は、開口部４３～４５を含んでいない。本変形例においても、開口部４が開口部４１，４２を含んでいるので、剥離の第１領域５１および第２領域５２への進行が妨げられ、ワイヤ７３および半導体素子６１のダイパッド部１１からの剥離が抑制される。
〔第３変形例〕
図１２は、第１実施形態の第３変形例にかかる半導体装置Ａ１３を説明するための図である。図１２は、半導体装置Ａ１３のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１３は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１３の開口部４は、開口部４１，４２を含んでいない。本変形例においても、開口部４が開口部４３，４４を含んでいるので、溶融した接合部材６５の第１領域５１への流出を抑制でき、また、ワイヤ７３のダイパッド部１１からの剥離の抑制にも貢献できる。また、開口部４が開口部４５を含んでいるので、開口部４３と開口部４４との接続点における応力の集中が抑制され、また、封止樹脂８とダイパッド部１１との結合がより強固になる。また、開口部４３～４５によりダイパッド部１１の主面１１１が第１領域５１、第２領域５２、および第３領域５３に区画されるので、半導体素子６１および半導体素子６２を搭載するための位置が明確になる。
変形例１～３から理解されるように、開口部４は、開口部４１～４５をすべて含んでいる必要はない。開口部４は、開口部４１～４５のうち必要な部分だけを含んでいればよい。
〔第４変形例〕
図１３は、第１実施形態の第４変形例にかかる半導体装置Ａ１４を説明するための図である。図１３は、半導体装置Ａ１４のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１４は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１４の開口部４は、開口部４１および開口部４２がつながっておらず互いに離間しており、開口部４３、開口部４４、および開口部４５がつながっておらず互いに離間している。開口部４１～４５は、他とつながらず離間していても、それぞれが剥離の進行を妨げることができるし、また、溶融した接合部材６５の流れを妨げることができる。なお、剥離が離間した部分を通って進行したり、離間した部分から溶融した接合部材６５が流出するおそれがあるので、離間した部分の離間距離は小さい方が望ましいし、つながっているのがより望ましい。
〔第５変形例〕
図１４は、第１実施形態の第５変形例にかかる半導体装置Ａ１５を説明するための図である。図１４は、半導体装置Ａ１５のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１５は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１５の開口部４は、開口部４１～４５がそれぞれ、第１方向ｘまたは第２方向ｙに延びる形状ではなく、第１方向ｘまたは第２方向ｙに配列された複数の部位４ａからなる。各部位４ａは、厚さ方向ｚに視た形状がたとえば矩形状であり、主面１１１から厚さ方向ｚの第２側ｚ２に凹んだ凹部である。なお、各部位４ａの厚さ方向ｚに視た形状および大きさは限定されない。本変形例においても、開口部４１～４５はそれぞれ、半導体装置Ａ１０の開口部４１～４５と同様の機能を果たす。
〔第６変形例〕
図１５は、第１実施形態の第６変形例にかかる半導体装置Ａ１６を説明するための図である。図１５は、半導体装置Ａ１６のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１６は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１３の開口部４は、開口部４１～４５がそれぞれ、第１方向ｘまたは第２方向ｙに延びる形状ではなく、複数の部位４ｂの集合体である。各部位４ｂは、厚さ方向ｚに視た形状がたとえば円形状であり、主面１１１から厚さ方向ｚの第２側ｚ２に凹んだ凹部である。なお、各部位４ａの厚さ方向ｚに視た形状および大きさは限定されない。本変形例においても、開口部４１～４５はそれぞれ、半導体装置Ａ１０の開口部４１～４５と同様の機能を果たす。
〔第７変形例〕
図１６は、第１実施形態の第７変形例にかかる半導体装置Ａ１７を説明するための図である。図１６は、半導体装置Ａ１７のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１７は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１３の開口部４１は、第２方向ｙの第２側ｙ２の端部が主面１１１の外縁に達している。同様に、開口部４３の第２方向ｙの第２側ｙ２の端部、開口部４２の第１方向ｘの第１側ｘ１の端部、開口部４４の第１方向ｘの第１側ｘ１の端部、および開口部４５の第２方向ｙの第１側ｙ１の端部も主面１１１の外縁に達している。本変形例においても、開口部４１～４５はそれぞれ、半導体装置Ａ１０の開口部４１～４５と同様の機能を果たす。
〔第８変形例〕
図１７は、第１実施形態の第８変形例にかかる半導体装置Ａ１８を説明するための図である。図１７は、半導体装置Ａ１８のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１８は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１８の開口部４は、開口部４６および開口部４７をさらに含んでいる。開口部４６は、開口部４１の第２方向ｙの第２側ｙ２の端部、および、開口部４３の第２方向ｙの第２側ｙ２の端部につながり、第１方向ｘに延びている。開口部４７は、開口部４２の第１方向ｘの第１側ｘ１の端部、および、開口部４４の第１方向ｘの第１側ｘ１の端部につながり、第２方向ｙに延びている。開口部４６は、剥離の第２方向ｙの第１側ｙ１への進行を妨げて、第１領域５１への進行を妨げる。また、開口部４７は、剥離の第１方向ｘの第２側ｘ２への進行を妨げて、第１領域５１への進行を妨げる。したがって、半導体装置Ａ１８は、ワイヤ７３のダイパッド部１１からの剥離をより抑制できる。
〔第９変形例〕
図１８は、第１実施形態の第９変形例にかかる半導体装置Ａ１９を説明するための図である。図１８は、半導体装置Ａ１９のダイパッド部１１を示す平面図であり、図９に対応する図である。半導体装置Ａ１９は、開口部４の構成が半導体装置Ａ１０と異なる。
本変形例にかかる半導体装置Ａ１９の開口部４１は、第１方向ｘにおいて開口部４４の第１方向ｘの第１側ｘ１の端部と同様の位置に配置されている。なお、開口部４１は開口部４４とつながってもよい。開口部４２は、開口部４１の第２方向ｙの第２側ｙ２の端部につながり、第１方向ｘの第２側ｘ２に延びている。なお、開口部４２は開口部４３とつながってもよい。本変形例においても、開口部４１は、半導体装置Ａ１０の開口部４１と同様の機能を果たす。一方、開口部４２は、剥離の第２方向ｙの第１側ｙ１への進行を妨げて、第１領域５１への進行を妨げる。したがって、半導体装置Ａ１９は、ワイヤ７３のダイパッド部１１からの剥離をより抑制できる。
図１９～図２３は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜第２実施形態＞
図１９は、本開示の第２実施形態に係る半導体装置Ａ２０を説明するための図である。図１９は、半導体装置Ａ２０を示す断面図であり、図５に対応する図である。本実施形態の半導体装置Ａ２０は、開口部４がダイパッド部１１を厚さ方向ｚに貫通している点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１実施形態および各変形例の各部が任意に組み合わせられてもよい。本実施形態では、開口部４の開口部４１～４５はいずれも、ダイパッド部１１を厚さ方向ｚに貫通している。
本実施形態においても、開口部４１～４５はそれぞれ、剥離の進行を妨げ、また、溶融した接合部材６５の流出を妨げるので、半導体装置Ａ１０の開口部４１～４５と同様の機能を果たす。これにより、半導体装置Ａ２０は、ワイヤ７３のダイパッド部１１からの剥離を抑制でき、また、接合部材６５がワイヤ７３の接合を妨げることを抑制できる。また、半導体装置Ａ２０は、半導体装置Ａ１０と共通する構成をとることにより、半導体装置Ａ１０と同等の効果を奏する。
＜第３実施形態＞
図２０は、本開示の第３実施形態に係る半導体装置Ａ３０を説明するための図である。図２０は、半導体装置Ａ３０を示す平面図であり、図２に対応する図である。図２０においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ３０は、リード２の形状が第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～２実施形態および各変形例の各部が任意に組み合わせられてもよい。
本実施形態に係るリード２は、第１実施形態に係るリード２と比較して、第２方向ｙの寸法が大きく、１４個の端子部２２を備えている。半導体装置Ａ３０は、リード３ｆを備えておらず、第１実施形態においてリード３ｆが配置されていた位置まで、パッド部２１が第２方向ｙに広がっている。つまり、本実施形態に係るリード２は、第１実施形態におけるリード３ｆがリード２につながったものである。本実施形態では、パッド部２１の第２方向ｙの寸法が大きくなったことで、複数のワイヤ７４が、パッド部２１の主面２１１の第２方向ｙのより第２側ｙ２に接合されている。
本実施形態においても、各ワイヤ７４はいずれも、厚さ方向ｚに視て第１方向ｘに対して傾斜しているので、各ワイヤ７４のワイヤ流れが抑制され、半導体装置Ａ３０は、ワイヤ流れによるワイヤ７４同士の接触が抑制される。また、本実施形態においても、各ワイヤ７４はいずれも、第１方向ｘに対する傾斜方向が同じなので、各ワイヤ７４に生じるワイヤ流れが同様になり、半導体装置Ａ３０は、ワイヤ流れによるワイヤ７４同士の接触が抑制される。さらに、本実施形態によると、各ワイヤ７４の接合部７４ｂが、パッド部２１の主面２１１の第２方向ｙのより第２側ｙ２に接合されているので、各ワイヤ７４の第１方向ｘに対する傾斜角αが、第１実施形態の場合より大きくなる。これにより、ワイヤ流れに影響する成分が小さくなるので、半導体装置Ａ３０は、ワイヤ流れがより抑制される。また、半導体装置Ａ３０は、半導体装置Ａ１０と共通する構成をとることにより、半導体装置Ａ１０と同等の効果を奏する。
〔第１変形例〕
図２１は、第３実施形態の第１変形例にかかる半導体装置Ａ３１を説明するための図である。図２１は、半導体装置Ａ３１を示す平面図であり、図２に対応する図である。図２１においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。なお、図２１において、上記第３実施形態と同一または類似の要素には、上記実施形態と同一の符号を付して、重複する説明を省略する。半導体装置Ａ３１は、リード２の形状が半導体装置Ａ３０と異なる。
本変形例にかかる半導体装置Ａ３１のリード２は、第３実施形態に係るリード２と比較して、第２方向ｙの寸法がさらに大きく、１６個の端子部２２を備えている。半導体装置Ａ３１は、リード３ｇを備えておらず、第３実施形態においてリード３ｇが配置されていた位置まで、パッド部２１が第２方向ｙに広がっている。つまり、本変形例に係るリード２は、第３実施形態におけるリード３ｇがリード２につながったものである。本変形例では、パッド部２１の第２方向ｙの寸法がさらに大きくなったことで、複数のワイヤ７４が、パッド部２１の主面２１１の第２方向ｙのより第２側ｙ２に接合されている。本変形例によると、各ワイヤ７４の第１方向ｘに対する傾斜角αが、第３実施形態の場合より大きくなる。これにより、ワイヤ流れに影響する成分が小さくなるので、半導体装置Ａ３１は、ワイヤ流れがより抑制される。
＜第４実施形態＞
図２２は、本開示の第４実施形態に係る半導体装置Ａ４０を説明するための図である。図２２は、半導体装置Ａ４０を示す平面図であり、図２に対応する図である。図２２においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ４０は、リード１の構成が第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～３実施形態および各変形例の各部が任意に組み合わせられてもよい。
本実施形態に係るリード１は、端子部１２ａ、端子部１２ｂ、および端子部１２ｃを備えていない。半導体装置Ａ４０は、端子部１２ａの代わりにリード３ｃを備え、端子部１２ｂの代わりにリード３ｄを備え、端子部１２ｃの代わりにリード３ｅを備えている。リード３ｃ，３ｄ，３ｅは、他のリード３と同様の構成であり、ダイパッド部１１から離間している。各リード３ｃは、第２方向ｙにおいて複数のリード３ａに対して第２側ｙ２に配置されている。各リード３ｃにおいて、パッド部３１は第１方向ｘの第２側ｘ２に延びている。各リード３ｄは、第１方向ｘにおいて複数のリード３ｂに対して第２側ｘ２に配置されている。各リード３ｄにおいて、パッド部３１は第２方向ｙの第２側ｙ２に延びている。各リード３ｅは、第１方向ｘにおいて端子部１２ｅに対して第２側ｘ２に配置されている。各リード３ｅにおいて、パッド部３１は第２方向ｙの第１側ｙ１に延びている。リード３ｃ，３ｄ，３ｅは、いわゆるダミーリードである。
本実施形態においても、半導体装置Ａ４０は、半導体装置Ａ１０と共通する構成をとることにより、半導体装置Ａ１０と同等の効果を奏する。
＜第５実施形態＞
図２３は、本開示の第５実施形態に係る半導体装置Ａ５０を説明するための図である。図２３は、半導体装置Ａ５０を示す平面図であり、図２に対応する図である。図２３においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ５０は、複数のワイヤ７４がいずれも厚さ方向ｚに視て第１方向ｘに対して略平行である点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～４実施形態および各変形例の各部が任意に組み合わせられてもよい。
本実施形態では、各ワイヤ７４は、半導体素子６２に接合された接合部７４ａとリード２に接合された接合部７４ｂとが、第２方向ｙにおいて同様の位置にある。すなわち、複数のワイヤ７４はいずれも、厚さ方向ｚに視て第１方向ｘに対して略平行である。
本実施形態によると、各ワイヤ７４は、厚さ方向ｚに視て第１方向ｘに対して略平行なので、第１方向ｘに対して傾斜している場合と比較して、ワイヤ長を短くできる。これにより、半導体装置Ａ５０は、ワイヤ７４の抵抗値を抑制できる。また、半導体装置Ａ５０は、半導体装置Ａ１０と共通する構成をとることにより、半導体装置Ａ１０と同等の効果を奏する。
上記第１～５実施形態においては、半導体素子６１が、半導体素子６２に対して第１方向ｘの第１側ｘ１で第２方向ｙの第１側ｙ１に位置しており、ダイパッド部１１の主面１１１の中心から第１方向ｘの第１側ｘ１で第２方向ｙの第１側ｙ１にずれた位置に配置されている場合について説明したが、これに限られない。たとえば、半導体素子６１は、半導体素子６２と第１方向ｘに並んで、半導体素子６２に対して第１側ｘ１に配置されてもよい。この場合、半導体素子６１は、第１方向ｘにおいてダイパッド部１１の主面１１１の中心から第１側ｘ１にずれ、第２方向ｙにおいて主面１１１の中心に配置される。この場合は、リード３ｂのパッド部３１は、厚さ方向ｚに視て半導体素子６１の中心である素子中心６１ｃに向けて延び、リード３ａのパッド部３１は、厚さ方向ｚに視てダイパッド部１１の主面１１１の中心に向けて延びるように形成される。また、半導体素子６１は、半導体素子６２と第２方向ｙに並んで、半導体素子６２に対して第１側ｙ１に配置されてもよい。この場合、半導体素子６１は、第２方向ｙにおいてダイパッド部１１の主面１１１の中心から第１側ｙ１にずれ、第１方向ｘにおいて主面１１１の中心に配置される。この場合は、リード３ａのパッド部３１は、厚さ方向ｚに視て半導体素子６１の中心である素子中心６１ｃに向けて延び、リード３ｂのパッド部３１は、厚さ方向ｚに視てダイパッド部１１の主面１１１の中心に向けて延びるように形成される。
本開示に係る半導体装置は、先述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
ダイパッド部（１１）を有する第１リード（１）と、
前記第１リードから離間して配置された第２リード（２）と、
前記ダイパッド部に搭載された第１半導体素子（６２）と、
前記第１半導体素子と前記第２リードとに導通接合された複数のワイヤ（７４）と、
を備え、
前記ダイパッド部と、前記第２リードとは、厚さ方向（ｚ）に直交する第１方向（ｘ）に並んで配置され、
前記厚さ方向に視て、前記複数のワイヤはすべて前記第１方向に対して傾斜している、
半導体装置（Ａ１０）。
〔付記２〕
前記複数のワイヤの各々は、前記第１半導体素子に接合された第１接合部（７４ａ）と、前記第２リードに接合された第２接合部（７４ｂ）と、を備え、
前記第１接合部は、前記第２接合部より、前記厚さ方向および前記第１方向に直交する第２方向（ｙ）の第２方向第１側（ｙ１）に位置する、
付記１に記載の半導体装置。
〔付記３、図７〕
前記第２リードは、前記厚さ方向の厚さ方向第１側（ｚ１）を向く第２リード主面（２１）を備え、
前記第２リード主面は、前記複数のワイヤが接合される接合領域（２１１ａ）と、接合されない非接合領域（２１１ｂ）とを備え、
前記非接合領域は、前記第２方向において前記接合領域の前記第２方向第１側に配置されている、
付記２に記載の半導体装置。
〔付記４、図７〕
前記第２方向における前記接合領域の第１寸法（Ｌ１）は、前記第２方向における前記第２リードの第２寸法（Ｌ２）の４０％以上６０％以下である、
付記３に記載の半導体装置。
〔付記５〕
前記厚さ方向および前記第１方向に直交する第２方向（ｙ）における前記第２リードの両側には、それぞれダミーリード（３ｆ，３ｇ）が配置されている、
付記１ないし４のいずれかに記載の半導体装置。
〔付記６〕
前記複数のワイヤの各々は、前記厚さ方向および前記第１方向に直交する第２方向に湾曲している、
付記１ないし５のいずれかに記載の半導体装置。
〔付記７〕
前記第２リードは、前記厚さ方向に貫通する貫通孔（２１３）を備えている、
付記１ないし６のいずれかに記載の半導体装置。
〔付記８〕
前記第１半導体素子は、スイッチング素子である、
付記１ないし７のいずれかに記載の半導体装置。
〔付記９〕
前記第１半導体素子は、ＧａＮを含んでいる、
付記８に記載の半導体装置。
〔付記１０〕
前記ダイパッド部に搭載された第２半導体素子（６１）をさらに備え、
前記ダイパッド部は、前記厚さ方向の厚さ方向第１側を向き、かつ、前記第１半導体素子および前記第２半導体素子が搭載されたダイパッド主面（１１）を備え、
前記第２半導体素子は、前記第１方向において前記第１半導体素子に対して前記第２リードとは反対側である第１方向（ｘ）第１側（ｘ１）に配置され、
前記第２半導体素子は、前記第１半導体素子を駆動させる駆動素子である、
付記１ないし９のいずれかに記載の半導体装置。
〔付記１１、図９〕
前記第１半導体素子と前記ダイパッド主面とに導通接合された第２ワイヤ（７３）をさらに備え、
前記ダイパッド主面は、前記第１半導体素子の前記第１方向第１側に位置し、かつ、前記第２ワイヤが接合された第１領域（５１）と、前記第１半導体素子が搭載された第２領域（５２）と、前記第２半導体素子が搭載された第３領域（５３）と、を備え、
前記ダイパッド部は、前記ダイパッド主面に開口端を有し、かつ、前記第１領域、前記第２領域、および前記第３領域を区画する開口部（４）を備えている、
付記１０に記載の半導体装置。
Ａ１０～Ａ１９，Ａ２０，Ａ３０，Ａ３１，Ａ４０，Ａ５０：半導体装置
１ ：リード
１１ ：ダイパッド部
１１１ ：主面
１１１ａ ：端縁
５１ ：第１領域
５２ ：第２領域
５３ ：第３領域
１１２ ：裏面
１１３ ：裏面側凹部
４，４１～４７：開口部
４ａ，４ｂ：部位
１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ：端子部
１２１ ：主面
１２２ ：裏面
１２３ ：端面
２ ：リード
２１ ：パッド部
２１１ ：主面
２１１ａ ：接合領域
２１１ｂ ：非接合領域
２１２ ：裏面
２１３ ：貫通孔
２２ ：端子部
２２１ ：主面
２２２ ：裏面
２２３ ：端面
３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ：リード
３１ ：パッド部
３１１ ：主面
３１２ ：裏面
３２ ：端子部
３２１ ：主面
３２２ ：裏面
３２３ ：端面
６１ ：半導体素子
６１ａ ：素子主面
６１ｂ ：素子裏面
６１ｃ ：素子中心
６１１ ：電極
６２ ：半導体素子
６２ａ ：素子主面
６２ｂ ：素子裏面
６２１ ：第１電極
６２２ ：第２電極
６２３ ：第３電極
６５ ：接合部材
７，７１～７４：ワイヤ
７４ａ，７４ｂ：接合部
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂側面
８３１ ：第１樹脂側面
８３２ ：第２樹脂側面
８３３ ：第３樹脂側面
８３４ ：第４樹脂側面

Claims (11)

  1. ダイパッド部を有する第１リードと、
    前記第１リードから離間して配置された第２リードと、
    前記ダイパッド部に搭載された第１半導体素子と、
    前記第１半導体素子と前記第２リードとに導通接合された複数のワイヤと、
    を備え、
    前記ダイパッド部と、前記第２リードとは、厚さ方向に直交する第１方向に並んで配置され、
    前記厚さ方向に視て、前記複数のワイヤはすべて前記第１方向に対して傾斜している、
    半導体装置。
  2. 前記複数のワイヤの各々は、前記第１半導体素子に接合された第１接合部と、前記第２リードに接合された第２接合部と、を備え、
    前記第１接合部は、前記第２接合部より、前記厚さ方向および前記第１方向に直交する第２方向の第２方向第１側に位置する、
    請求項１に記載の半導体装置。
  3. 前記第２リードは、前記厚さ方向の厚さ方向第１側を向く第２リード主面を備え、
    前記第２リード主面は、前記複数のワイヤが接合される接合領域と、接合されない非接合領域とを備え、
    前記非接合領域は、前記第２方向において前記接合領域の前記第２方向第１側に配置されている、
    請求項２に記載の半導体装置。
  4. 前記第２方向における前記接合領域の第１寸法は、前記第２方向における前記第２リードの第２寸法の４０％以上６０％以下である、
    請求項３に記載の半導体装置。
  5. 前記厚さ方向および前記第１方向に直交する第２方向における前記第２リードの両側には、それぞれダミーリードが配置されている、
    請求項１に記載の半導体装置。
  6. 前記複数のワイヤの各々は、前記厚さ方向および前記第１方向に直交する第２方向に湾曲している、
    請求項１に記載の半導体装置。
  7. 前記第２リードは、前記厚さ方向に貫通する貫通孔を備えている、
    請求項１に記載の半導体装置。
  8. 前記第１半導体素子は、スイッチング素子である、
    請求項１に記載の半導体装置。
  9. 前記第１半導体素子は、ＧａＮを含んでいる、
    請求項８に記載の半導体装置。
  10. 前記ダイパッド部に搭載された第２半導体素子をさらに備え、
    前記ダイパッド部は、前記厚さ方向の厚さ方向第１側を向き、かつ、前記第１半導体素子および前記第２半導体素子が搭載されたダイパッド主面を備え、
    前記第２半導体素子は、前記第１方向において前記第１半導体素子に対して前記第２リードとは反対側である第１方向第１側に配置され、
    前記第２半導体素子は、前記第１半導体素子を駆動させる駆動素子である、
    請求項１に記載の半導体装置。
  11. 前記第１半導体素子と前記ダイパッド主面とに導通接合された第２ワイヤをさらに備え、
    前記ダイパッド主面は、前記第１半導体素子の前記第１方向第１側に位置し、かつ、前記第２ワイヤが接合された第１領域と、前記第１半導体素子が搭載された第２領域と、前記第２半導体素子が搭載された第３領域と、を備え、
    前記ダイパッド部は、前記ダイパッド主面に開口端を有し、かつ、前記第１領域、前記第２領域、および前記第３領域を区画する開口部を備えている、
    請求項１０に記載の半導体装置。
JP2022131066A 2022-08-19 2022-08-19 半導体装置 Pending JP2024027893A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022131066A JP2024027893A (ja) 2022-08-19 2022-08-19 半導体装置
US18/360,470 US20240063097A1 (en) 2022-08-19 2023-07-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022131066A JP2024027893A (ja) 2022-08-19 2022-08-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2024027893A true JP2024027893A (ja) 2024-03-01

Family

ID=89907250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022131066A Pending JP2024027893A (ja) 2022-08-19 2022-08-19 半導体装置

Country Status (2)

Country Link
US (1) US20240063097A1 (ja)
JP (1) JP2024027893A (ja)

Also Published As

Publication number Publication date
US20240063097A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US20040262720A1 (en) Semiconductor device
US11842971B2 (en) Semiconductor device with electrodes having a columnar portion
JP2009231805A (ja) 半導体装置
JP4804497B2 (ja) 半導体装置
US20140159230A1 (en) Semiconductor device
JP2009081198A (ja) 半導体装置
JP2010251374A (ja) 半導体装置およびその製造方法
US20220301965A1 (en) Semiconductor device
WO2022070741A1 (ja) 半導体装置
US20220301966A1 (en) Semiconductor device
WO2024038736A1 (ja) 半導体装置
WO2024038746A1 (ja) 半導体装置
CN110892526B (zh) 半导体装置的制造方法
WO2022080081A1 (ja) 半導体装置
JP2024027893A (ja) 半導体装置
WO2021192384A1 (ja) 半導体装置および半導体装置の製造方法
JP2020077694A (ja) 半導体装置
US20230105834A1 (en) Semiconductor device
WO2021177034A1 (ja) 半導体装置
WO2021002225A1 (ja) 半導体装置
US11948866B2 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
WO2024057876A1 (ja) 半導体装置
WO2022049999A1 (ja) 半導体装置