JP2004153234A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004153234A
JP2004153234A JP2003202130A JP2003202130A JP2004153234A JP 2004153234 A JP2004153234 A JP 2004153234A JP 2003202130 A JP2003202130 A JP 2003202130A JP 2003202130 A JP2003202130 A JP 2003202130A JP 2004153234 A JP2004153234 A JP 2004153234A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
heat sink
lead frame
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003202130A
Other languages
English (en)
Inventor
Akira Yanagisawa
暁 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003202130A priority Critical patent/JP2004153234A/ja
Publication of JP2004153234A publication Critical patent/JP2004153234A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】電気抵抗を低減するとともに、半導体チップから発生する熱を効率よく外部に放出することが可能な半導体装置を提供する。
【解決手段】半導体装置は、第１及び第２の主表面を有する半導体チップ１１を含む。半導体チップ１１は、第１主表面上に第１の電極１１ａを有し、第２主表面上に第２の電極１１ｂを有する。第１のリードフレーム１２は、第１の電極１１ａと接続された第１の接続部１５と第１の端子部１８とを有する。第２のリードフレーム１３は、第２の電極１１ｂと接続された第２の接続部１６と第２の端子部１９とを有する。ハウジング２１は、半導体チップ１１を封止し、第１及び第２の接続部１５，１６の表面の一部を覆わないよう形成されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を含む半導体チップをパッケージに組み込んだ半導体装置に関する。
【０００２】
【従来の技術】
近年、縦型のＭＯＳＦＥＴ等のパワーデバイスでは、小型化が要求されるとともに、オン抵抗等の電気抵抗を低減することが強く求められている。また、大容量化に伴って、熱抵抗を低減し、チップから発生する熱を効率良く外部へ放出する必要がある。
【０００３】
この種のパワーデバイスを搭載した半導体装置は、一般的に次のような構造になっている。半導体チップは、第１主表面及び第２主表面を有しており、それぞれの上に電極が設けられている。これらの電極には、リードフレームが接続されている。このような半導体チップは、樹脂のハウジング内に封入されている。
【０００４】
米国特許第６，０４０，６２６号に記載された半導体装置では、半導体チップの第１主表面上に形成されているゲート電極は、ゲートワイヤを介して第１のリードフレームに接続されている。半導体チップの第１主表面上に形成されているソース電極は、上部プレート部を介して第２のリードフレームに接続されている。半導体チップの第２主表面上に形成されているドレイン電極は、底部プレート部を介して第３のリードフレームに接続されている。このような上部プレート部を設けることによって、低オン抵抗化を実現している。半導体チップ、ゲートワイヤ及び第１乃至第３のリードフレームの一部は、ハウジング内に封入されている。
【０００５】
一方、特開２００１−３５８２５９号公報に記載された半導体装置では、半導体チップ上には、ヒートシンクが設けられている。また、半導体チップは、ハウジング内に封入されている。半導体チップの第１主表面上に形成されているソース電極は、複数のソースワイヤを介して、第１のリードフレームに接続されている。半導体チップの第１主表面上に形成されているゲート電極は、複数または単数のゲートワイヤを介して、第３のリードフレームに接続されている。半導体チップの第２主表面上に形成されているドレイン電極は、第２のリードフレームに接続されている。また、半導体チップの第１主表面上には、ヒートシンクが設けられている。ヒートシンクは、その表面がハウジングの外に露出しているため、外部に放熱が可能である。
【０００６】
【特許文献１】
特開２０００−１１４４４５公報（米国特許第６，０４０，６２６号）（図３）
【特許文献２】
特開２００１−３５８２５９公報（図１）
【０００７】
【発明が解決しようとする課題】
米国特許第６，０４０，６２６号に記載された半導体装置では、特に多くの電流を流す必要のあるソース電極上にリードフレームの上部プレート部が接続されている。したがって、電極からリードフレームまでの電流経路の断面積が大きいため、電気抵抗の低減が可能となる。しかし、プレートがハウジング内に樹脂封止されているため、特に大きな電流を流した場合、半導体チップから発生する熱が放熱することができず、熱による素子の暴走、変形、ショート不良などが発生するという問題があった。
【０００８】
また、特開２００１−３５８２５９号公報に記載された半導体装置では、半導体チップの第１主表面上にヒートシンクが形成されている。したがって、半導体チップから発生する熱を放熱することが可能となる。しかし、特に多くの電流を流す必要のあるソース電極を複数のワイヤによって、リードフレームに接続しているため、電極からリードフレームまでの電流経路の断面積が小さく、電気抵抗が増大するという問題があった。
【０００９】
本発明は、上記した問題点を解決すべくなされたもので、電気抵抗を低減するとともに、半導体チップから発生する熱を効率良く外部に放出することが可能な半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の一形態は、第１主表面及び第２主表面を有し、前記第１主表面上に第１の電極を有し、前記第２主表面上に第２の電極を有する半導体チップと、
前記第１の電極と接続された第１のヒートシンク部と第１の端子部とを有する第１のリードフレームと、
前記第２の電極と接続された第２のヒートシンク部と第２の端子部とを有する第２のリードフレームと、
前記半導体チップを封止し、前記第１及び第２のヒートシンク部の表面の一部を覆わないよう形成されたハウジングとを具備している。
【００１１】
本発明の半導体装置の別の形態は、第１主表面及び第２主表面を有し、前記第１主表面上に第１の電極を有し、前記第２主表面上に第２の電極を有する半導体チップと、
前記第１の電極と接続された導電性のプレート状の第１の接続部と第１の端子部とを有する第１のリードフレームと、
前記第２の電極と接続された導電性のプレート状の第２の接続部と第２の端子部とを有する第２のリードフレームと、
前記半導体チップを封止し、前記第１及び第２の接続部の表面の一部を覆わないよう形成されたハウジングとを具備している。
【００１２】
上記した本発明の半導体装置の一形態によれば、効率良く半導体チップから発生する熱を外部に放出することができ、熱抵抗の低減が可能となるとともに、電気抵抗を低減することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１乃至図３に本発明の第１の実施の形態に係る半導体装置を示す。
【００１４】
図１は、半導体装置の平面図である。図２は、図１に示した半導体装置のＡ−Ａにおける断面図であり、図３は、図１に示した半導体装置のＢ−Ｂにおける断面図である。
【００１５】
半導体チップ１１の第１主表面に設けられたソース電極１１ａ及びゲート電極１１ｃは、第１及び第３のリードフレーム１２，１４に接続されている。半導体チップ１１の第２主表面に設けられたドレイン電極１１ｂは、第２のリードフレーム１３に接続されている。第１及び第２のリードフレーム１２，１３は、第１及び第２のヒートシンク部１５，１６を有している。第３のリードフレーム１４は、上部プレート部１７を有している。また、第１乃至第３のリードフレーム１２，１３，１４は、第１乃至第３の端子部１８，１９，２０をそれぞれ有している。半導体チップには、例えば縦型のＭＯＳＦＥＴが形成されている。
【００１６】
図２に示すように、半導体チップ１１の第１主表面上に形成されているゲート電極１１ｃ上には、ほぼ板状の導電性プレートである上部プレート部１７が接続されている。上部プレート部１７は、第３のリードフレーム１４の一端部（Ａ１）を占める。第３の端子部２０は、第３のリードフレーム１４の他端部（Ａ２）を占める。第３のリードフレーム１４を構成している上部プレート部１７と第３の端子部２０は、一体化されている。第３のリードフレーム１４は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００１７】
半導体チップ１１の第２主表面上に形成されているドレイン電極１１ｂには、表面の一部がハウジングによって覆われていない第２のヒートシンク部１６が接続されている。第２のヒートシンク部１６は、第２のリードフレーム１３の一端部（Ｃ１）を占める。第２の端子部１９は、第２のリードフレーム１３の他端部（Ｃ２）を占める。第２のリードフレーム１３を構成している第２のヒートシンク部１６と第２の端子部１９は、一体化されている。第２のリードフレーム１３は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００１８】
図３に示すように、半導体チップ１１の第１主表面上に形成されているソース電極１１ａ上には、ほぼ板状の導電性プレートである上部プレート部とヒートシンク部を兼ねた第１のヒートシンク部１５が接続されている。第１のヒートシンク部１５は、表面の一部がハウジングによって覆われていない。第１のヒートシンク部１５は、第１のリードフレーム１２の一端部（Ｂ１）を占める。第１の端子部１８は、第１のリードフレーム１２の他端部（Ｂ２）を占める。第１のリードフレーム１２を構成している第１のヒートシンク部１５と第１の端子部１８は、一体化されている。第１のリードフレーム１２は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。ここで、ソース電極等の電極上に、ほぼ板状の導電性プレートを形成し、この導電性プレートを介して電極がリードフレームに接続されている構造を、以下ストラップ構造という。また、このほぼ板状の導電性プレートを以下ストラップという。
【００１９】
第１及び第２のヒートシンク部１５，１６は、ヒートシンクの効果を十分有するように、第１及び第２の端子部１８，１９よりも厚く形成されている。ソース電極１１ａ上に接続されているストラップを兼ねた第１のヒートシンク部１５と、ドレイン電極１１ｂに接続されている第２のヒートシンク部１６は、半導体チップ１１を上下から直接挟み込んでいる。第１及び第２のヒートシンク部１５，１６は、半導体チップ１１の主表面に直接接触させて圧接することによって、ソース電極１１ａ及びドレイン電極１１ｂと接続されている。半導体チップ１１に接続された第１のヒートシンク部１５は上面を露出するよう、また、第２のヒートシンク部１６は下面を露出するよう、周囲にハウジング２１が形成されている。ハウジング２１は、樹脂等を用いて、半導体チップ等を封止している。第１乃至第３のリードフレーム１２，１３，１４は、樹脂の膨張力（または、収縮力）によってハウジング２１に固定されている。
【００２０】
図２に示すように、ゲート電極１１ｃ上に接続されているストラップを兼ねた上部プレート部１７は樹脂等で覆われており、第１のヒートシンク部１５とは、絶縁されている。
【００２１】
第１の実施の形態によれば、第１のヒートシンク部１５の上面と、第２のヒートシンク部１６の下面は、ハウジングの樹脂に覆われておらず、外部に露出しているため、半導体チップ１１から発生する熱を直接外部に放出することができる。したがって、ソース電極１１ａ上に形成される第１のヒートシンク部１５がストラップを兼ねた構成であり、効率良く半導体チップから発生する熱を外部に放出することができるため、熱抵抗を低減するとともに、電気抵抗を低減することが可能となる。また、ゲート電極１１ｃ上にストラップ構造の導電性プレートとして上部プレート部１７が形成されているため、電気抵抗をより低減することができる。
【００２２】
また、第１のヒートシンク部１５の上面と第２のヒートシンク部１６の下面の両方の各主表面側から熱を放出することができるため、放熱効率が良く、各主表面側の温度差等による半導体チップの反りなどの変形を抑制することができる。また、半導体装置の動作範囲をより広く設定することができる。また、外部に露出したヒートシンク部の表面領域を端子の一部として用いることも可能である。
【００２３】
次に、前述した本発明の第１の実施の形態の変形例を説明する。これらの変形例を示す図４乃至図８において、第１の実施の形態と同一部分には、同一符号を付して、それらの詳しい説明を省略する。
【００２４】
図４及び図５に第１の変形例を示す。この変形例では、第１のヒートシンク部１５は、上部プレート部１７の上にまで延長し、樹脂などの封止体（ハウジング２１）を介して上部プレート部１７上に形成している。このように形成することによって、ヒートシンク領域の面積をより大きく形成することができるため、さらに熱抵抗を低減することができる。
【００２５】
また、図６に第２の変形例を示す。この変形例では、図２の上部プレート部１７に代えて、半導体チップ１１の第１主表面上に形成されているゲート電極１１ｃ上に、ボンディングによってゲートワイヤ２２を接続し、このゲートワイヤ２２を介して第３のリードフレーム１４の第３の端子部２０に接続している。ゲートワイヤ２２は例えば金で構成することができる。第３のリードフレーム１４は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００２６】
また、図７に第３の変形例を示す。この変形例では、第１のヒートシンク部１５は、図６の第２の変形例のゲートワイヤ２２の上にまで延長し、樹脂などの封止体２１を介してゲートワイヤ２２上に形成している。このように形成することによって、ヒートシンク領域の面積をより大きく形成することができるため、さらに熱抵抗を低減することができる。
【００２７】
図６及び図７の第２及び第３の変形例では、ゲート電極上にプレートを加工して形成する必要がないため、図２及び図５のように上部プレート部１７を設けた場合と比べて、容易に製造することができる。また、ゲート電極１１ｃは制御電極であり、ソース電極１１ａと比較すると多くの電流を流す必要がないため、ゲートワイヤ２２による電気抵抗の増加は微小である。よって、これらの変形例では、第１の実施の形態において記載した例とほぼ同様に電気抵抗及び熱抵抗を低減することが可能となる。
【００２８】
図８に第４の変形例を示す。この変形例では、図２の上部プレート部１７に代えて、ストラップを兼ねた第３のヒートシンク部２３を形成している。図８において、半導体チップ１１の第１主表面上に形成されているゲート電極１１ｃ上に、ストラップを兼ねた第３のヒートシンク部２３が直接接触することによって接続されている。第３のヒートシンク部２３は、第３のリードフレーム１４の一端部を占める。第３の端子部２０は、第３のリードフレーム１４の他端部を占める。第３のリードフレーム１４を構成している第３のヒートシンク部２３と第３の端子部は、一体化されている。第３のリードフレーム１４は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００２９】
ゲート電極１１ｃ上に接続されているストラップを兼ねた第３のヒートシンク部２３は、半導体チップ１１の主表面に直接接触させて圧接することによって接続されている。第３のヒートシンク部２３は上面をハウジングによって覆われないよう、周囲にハウジング２１が形成されている。ハウジング２１は、樹脂等を用いて、半導体チップ等を封止している。第３のヒートシンク部２３は、周囲を樹脂で覆われており、第１のヒートシンク部１５とは絶縁されている。第１及び第２のヒートシンク部１５，１６は、ヒートシンクの効果を十分有するため、第１及び第２の端子部１８，１９よりも厚く形成されている。
【００３０】
前述した第４の変形例によれば、ゲート電極上にストラップ構造のヒートシンク部が形成されるため、電気抵抗をより低減し、熱抵抗をより低減することができる。
【００３１】
以上、前述した第１の実施の形態及びその第１乃至第４の変形例では、ヒートシンク部または上部プレート部と、半導体チップ上の電極とを接続する方法として、上下からの直接接触による圧接接合を記載したが、半田による接合、導電性接着剤による接合でもよい。直接接触による圧接接合では、半田や接着剤等を用いないため、熱膨張率の違いによって生じる界面付近のクラックなどの劣化を抑止できるという点で好ましい。
【００３２】
さらに、第１の実施の形態及びその第１乃至第４の変形例に記載したリードフレームの配置・形状等を有するパッケージに限定されない。第１乃至第３のリードフレーム１２，１３，１４は、それぞれ３本，４本，１本の端子を有しているが、これらの本数は、半導体装置のアウトプット・インプットの構成や用途等によって決定されるものであり、これに限定されない。
【００３３】
（第２の実施の形態）
図９乃至図１１に本発明の第２の実施の形態に係る半導体装置を示す。図１乃至図３に示す第１の実施の形態と同一部分については、同一符号を示す。
【００３４】
図９は、第２の実施の形態に係る半導体装置の平面図である。図１０は、図９に示した半導体装置のＡ−Ａにおける断面図であり、図１１は、図９に示した半導体装置のＢ−Ｂにおける断面図である。
【００３５】
半導体チップ６１の第１主表面に設けられたソース電極６１ａ及びゲート電極６１ｃは、第１及び第３のリードフレーム６２，６４に接続されている。半導体チップ６１の第２主表面に設けられたドレイン電極６１ｂは、第２のリードフレーム６３に接続されている。第１及び第２のリードフレーム６２，６３は、第１及び第２のヒートシンク部６５，６６を有している。また、第３のリードフレーム６４は、上部プレート部６７を有している。また、第１乃至第３のリードフレーム６２，６３，６４は、第１乃至第３の端子部６８，６９，７０をそれぞれ有している。半導体チップ６１には、例えば縦型のＭＯＳＦＥＴが形成されている。
【００３６】
図１０に示すように、半導体チップ６１の第１主表面上に形成されているゲート電極６１ｃ上には、ほぼ板状の導電性プレートである上部プレート部６７が接続されている。上部プレート部６７は、第３の端子部７０と個別の部品であり、相互に接続されて、第３のリードフレーム６４を構成している。ゲート電極６１ｃ及び上部プレート部６７は、低抵抗なＡｌを含む導電性材料によって構成されている。また、第３の端子部７０は、硬度を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００３７】
半導体チップ６１の第２主表面上に形成されているドレイン電極６１ｂには、表面の一部がハウジングによって覆われていない第２のヒートシンク部６６が接続されている。第２のヒートシンク部６６は、第２のリードフレーム６３の一端部を占める。第２の端子部６９は、第２のリードフレーム６３の他端部を占める。第２のリードフレーム６３を構成している第２のヒートシンク部６６と第２の端子部６９は、一体化されている。第２のリードフレーム６３は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００３８】
図１１に示すように、半導体チップ６１の第１主表面上に形成されているソース電極６１ａ上には、ほぼ板状の導電性プレートである上部プレート部とヒートシンク部を兼ねた第１のヒートシンク部６５が接続されている。第１のヒートシンク部は表面の一部がハウジングによって覆われていない。第１のヒートシンク部６５は、第１の端子部６８と個別の部品であり、相互に接続されて、第１のリードフレーム６２を構成している。ソース電極６１ａ及び第１のヒートシンク部６５は、低抵抗なＡｌを含む導電性材料によって構成されている。また、第１の端子部６８は、硬度を考慮し、例えばＣｕを含む導電性材料によって構成されている。第１のヒートシンク部６５は、アーチ状に形成されていてもよい。
【００３９】
第１及び第２のヒートシンク部６５，６６は、ヒートシンクの効果を十分有するべく、第１及び第２の端子部６８，６９よりも厚く形成されている。ソース電極６１ａ上に接続されているストラップを兼ねた第１のヒートシンク部６５と、ドレイン電極に接続されている第２のヒートシンク部６６は、半導体チップ６１を上下から直接挟み込んでいる構成となっている。
【００４０】
第１のヒートシンク部６５は、半導体チップ６１の主表面に直接接触させて超音波接合することによって、ソース電極６１ａと接続されている。第２のヒートシンク部６６は、半導体チップ６１の主表面に直接接触させて圧接接合することによって、ドレイン電極６１ｂと接続されている。第１のヒートシンク部６５は上面を露出するよう、第２のヒートシンク部６６は下面を露出するよう、周囲にハウジング７１が形成されている。ハウジング７１は、樹脂等を用いて、半導体チップ等を封止している。
【００４１】
図１０に示すように、ゲート電極６１ｃ上に接続されている上部プレート部６７は樹脂等で覆われており、第１のヒートシンク部６５とは絶縁されている。
【００４２】
第２の実施の形態によれば、第１のヒートシンク部６５の上面と、第２のヒートシンク部６６の下面は、ハウジングの樹脂に覆われておらず、外部に露出しているため、半導体チップ６１から発生する熱を直接外部に放出することができる。したがって、ソース電極６１ａ上に形成される第１のヒートシンク部６５がストラップを兼ねた構成であり、効率良く半導体チップから発生する熱を外部に放出することができるため、熱抵抗を低減するとともに、電気抵抗を低減することが可能となる。また、ゲート電極６１ｃ上にストラップ構造の導電性プレートとして上部プレート部６７が形成されているため、電気抵抗をより低減することができる。
【００４３】
また、ヒートシンク部と電極とが同じ導電性材料で構成されているため、接続の界面においても熱抵抗が低く、放熱効率をより一層向上させることができる。
【００４４】
また、第１のヒートシンク部５５の上面と第２のヒートシンク部５６の下面の両方の各主表面側から熱を放出することができるため、放熱効率が良く、各主表面側の温度差等による半導体チップの反りなどの変形を抑制することができる。また、半導体装置の動作範囲をより広く設定することができる。また、外部に露出したヒートシンク部の表面領域を端子の一部として用いることも可能である。
【００４５】
次に、前述した本発明の第２の実施の形態の変形例を説明する。これらの変形例を示す図１２乃至図１６において、第２の実施の形態と同一部分には、同一符号を付して、それらの詳しい説明を省略する。
【００４６】
図１２及び図１３に第１の変形例を示す。この変形例では、第１のヒートシンク部６５は、上部プレート部６７の上にまで延長され、樹脂などの封止体を介して上部プレート部６７上に形成されている。このように形成することによって、ヒートシンク領域の面積をより大きく形成することができるため、さらに熱抵抗を低減することができる。
【００４７】
図１４に第２の変形例を示す。この変形例では、図１０の上部プレート部６７に代えて、半導体チップ６１の第１主表面上に形成されているゲート電極６１ｃ上には、ボンディングによってゲートワイヤ７２を接続し、このゲートワイヤ７２を介して第３のリードフレーム６４の第３の端子部６９に接続している。ゲートワイヤ７２は例えば金で構成することができる。第３の端子部７０は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００４８】
また、図１５に第３の変形例を示す。この変形例では、第１のヒートシンク部６５は、図１４の第２の変形例のゲートワイヤ７２の上にまで延長し、樹脂などの封止体を介してゲートワイヤ７２上に形成している。このように形成することによって、ヒートシンク領域の面積をより大きく形成することができるため、さらに熱抵抗を低減することができる。
【００４９】
図１４及び図１５の第２及び第３の変形例では、ゲート電極上にプレートを加工して形成する必要がないため、図１０及び図１３のように上部プレート部６７を設けた場合と比べて、容易に製造することができる。また、ゲート電極６１ｃは制御電極であり、ソース電極６１ａと比較すると多くの電流を流す必要がないため、ゲートワイヤ７２による電気抵抗の増加は微小である。よって、これらの変形例では、第２の実施の形態において記載した例とほぼ同様に電気抵抗及び熱抵抗を低減することが可能となる。
【００５０】
図１６に第４の変形例を示す。この変形例では、図１０の上部プレート部６７に代えて、ストラップを兼ねた第３のヒートシンク部７３を形成している。図１６において、半導体チップ６１の第１主表面上に形成されているゲート電極６１ｃ上に、ストラップを兼ねた第３のヒートシンク部７３が直接接触することによって接続されている。第３のヒートシンク部７３は、第３の端子部７０と個別の部品であり、相互に接続されて、第３のリードフレーム６４を構成している。ゲート電極６１ｃ及び第３のヒートシンク部７３は、低抵抗なＡｌを含む導電性材料によって構成されている。また、第３の端子部７０は、適度な硬度、抵抗、価格等を考慮し、例えばＣｕを含む導電性材料によって構成されている。
【００５１】
ゲート電極６１ｃ上に接続されているストラップを兼ねた第３のヒートシンク部７３は、半導体チップ６１の主表面に直接接触させて超音波接合することによって接続されている。第３のヒートシンク部７３は上面をハウジングによって覆われないよう、周囲にハウジング７１が形成されている。ハウジング７１は、樹脂等を用いて、半導体チップ等を封止している。第３のヒートシンク部７３は、周囲を樹脂で覆われており、第１のヒートシンク部６５とは絶縁されている。第１及び第２のヒートシンク部６５，６６は、ヒートシンクの効果を十分有するべく、第１及び第２の端子６８，６９よりも厚く形成されている。
【００５２】
前述した第４の変形例によれば、ゲート電極上にストラップ構造のヒートシンク部が形成されるため、電気抵抗をより低減し、熱抵抗をより低減することができる。さらに、第１及び第２のヒートシンク部が、各電極と同じ導電性材料を有するよう形成されているため、放熱効率をより一層向上させることができる。
【００５３】
以上、前述した第２の実施の形態及びその第１乃至第４の変形例では、ヒートシンク部または上部プレート部と、半導体チップ上の電極とを接続する方法として、上下からの直接接触による超音波接合法及び圧接接合法を記載したが、半田による接合、導電性接着剤による接合でもよい。直接接触による接合では、半田や接着剤等を用いないため、熱膨張率の違いによって生じる界面付近のクラックなどの劣化を抑止できるという点で好ましい形態である。
【００５４】
さらに、第２の実施の形態及びその第１乃至第４の変形例に記載したリードフレームの配置・形状等を有するパッケージに限定されない。第１乃至第３のリードフレーム６２，６３，６４は、それぞれ３本，４本，１本の端子を有しているが、これらの本数は、半導体装置のアウトプット・インプットの構成や用途等によって決定されるものであり、これに限定されない。
【００５５】
上述した第１及び第２の実施の形態では、半導体パッケージに組み込む半導体素子として、縦型のＭＯＳＦＥＴを例に説明したが、第１及び第２の主表面を有し、各主表面に電極を設けたダイオードについても適用することができる。この場合、図１及び図９において、ゲート電極１１ｃ，６１ｃと第３のリードフレーム１４，６４を除いた構造が考えられる。半導体素子は、ＭＯＳＦＥＴに限定されず、ダイオードの他、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ），ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ），ＭＣＴ（ＭＯＳ制御型サイリスタ），ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）などでもかまわない。
【００５６】
（第３の実施の形態）
図１７に本発明の第３の実施の形態に係る半導体装置を示す。図１７は、半導体装置の平面図である。
【００５７】
半導体チップ８１ｔ，８１ｄに、縦型のトランジスタ及びダイオードがそれぞれ形成されている。半導体チップ８１ｔ，８１ｄの第１主表面に設けられた電極８１ｔ−ａ，８１ｄ−ａは、第１のリードフレーム８２に接続されている。半導体チップ８１ｔ，８１ｄの第２主表面に設けられた電極８１ｔ−ｂ，８１ｄ−ｂは、第２のリードフレーム８３に接続されている。半導体チップ８１ｔの第１主表面に設けられた電極８１ｔ−ｃは、第３のリードフレーム８４に接続されている。第１及び第２のリードフレーム８２，８３は、第１及び第２のヒートシンク部８５，８６を有している。第３のリードフレーム８４は、上部プレート部８７を有している。また、第１乃至第３のリードフレーム８２，８３，８４は、第１乃至第３の端子部８８，８９，９０をそれぞれ有している。半導体素子の組み合わせは、縦型のトランジスタとダイオードに限定されない。ＭＯＳＦＥＴ，ＩＧＢＴ，ＩＥＧＴ，ＭＣＴ，ＧＴＯ，ダイオードなどから素子を任意に選択して組み合わせることができる。よって、複数の半導体チップが半導体パッケージ内に搭載されている場合にも適用することもできる。
【００５８】
以上、上述した第１乃至第３の実施の形態とその変形例に示した形態では、第１乃至第３のリードフレームは、それぞれ３本，４本，１本の端子を有しているが、これらの本数は、半導体装置のアウトプット・インプットの構成や用途等によって決定されるものであり、これに限定されない。図１８に示すように、３本，４本，１本の端子を有している図１の第１乃至第３の端子部１８，１９，２０に代えて、それぞれ１本の端子を有している第１乃至第３の端子部９２，９３，９４を形成してもよい。さらに、図１９に示すように、複数の端子を有している第１及び第２のリードフレーム１２，１３の第１及び第２の端子部１８，１９の付け根部分が、ハウジング２１の外部に形成されていてもよい。
【００５９】
また、ソース電極等の電極上に、ストラップを兼ねたヒートシンク部を形成し、このヒートシンク部を介して電極がリードフレームに接続されているようなストラップ構造を例に説明した。しかし、本発明は、ストラップ構造に限定されない。また、ヒートシンク部に代えて、ソース電極等の電極上に、表面の一部がハウジングによって覆われていないような熱抵抗の低いプレート状の接続部を形成してもよい。プレート状の接続部の平面形状は、特に限定されない。また、プレート状の接続部は、露出した接続部の表面に凸部などが一部形成されているような場合や、露出した接続部の表面に他の電極と接続する配線が一部形成されているような場合でもよい。また、ヒートシンク部または接続部の上面（または下面）の一部がハウジングによって覆われていてもよい。ハウジングに覆われていないヒートシンク部または接続部の表面の一部は、上面（または下面）に限定されず、側面を含んでいてもよい。
【００６０】
また、一端にヒートシンク部が設けられ、他端に端子部が設けられているリードフレームの構造を例に説明したがこれに限定されない。ヒートシンク部から複数の端子部が延びるようなリードフレームの構造の半導体パッケージに適用してもよい。
【００６１】
【発明の効果】
以上詳述したように、本発明によれば、効率良く半導体チップから発生する熱を外部に放出することができ、熱抵抗の低減が可能となるとともに、電気抵抗を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す平面図である。
【図２】図１の半導体装置のＡ−Ａにおける断面図である。
【図３】図１の半導体装置のＢ−Ｂにおける断面図である。
【図４】本発明の第１の実施の形態の第１の変形例に係る半導体装置を示す平面図である。
【図５】図４の半導体装置のＡ−Ａにおける断面図である。
【図６】本発明の第１の実施の形態の第２の変形例に係る半導体装置の断面図である。
【図７】本発明の第１の実施の形態の第３の変形例に係る半導体装置の断面図である。
【図８】本発明の第１の実施の形態の第４の変形例に係る半導体装置の断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置を示す平面図である。
【図１０】図９の半導体装置のＡ−Ａにおける断面図である。
【図１１】図９の半導体装置のＢ−Ｂにおける断面図である。
【図１２】本発明の第２の実施の形態の第１の変形例に係る半導体装置を示す平面図である。
【図１３】図１２の半導体装置のＡ−Ａにおける断面図である。
【図１４】本発明の第２の実施の形態の第２の変形例に係る半導体装置の断面図である。
【図１５】本発明の第２の実施の形態の第３の変形例に係る半導体装置の断面図である。
【図１６】本発明の第２の実施の形態の第４の変形例に係る半導体装置の断面図である。
【図１７】本発明の第３の実施の形態に係る半導体装置を示す平面図である
【図１８】本発明の第１乃至第３の実施の形態の他の変形例に係る半導体装置を示す平面図である。
【図１９】本発明の第１乃至第３の実施の形態の他の変形例に係る半導体装置を示す平面図である。
【符号の説明】
１１，６１，８１ｄ，８１ｔ，１２１，１４１・・・半導体チップ
１１ａ，６１ａ・・・ソース電極
１１ｂ，６１ｂ・・・ドレイン電極
１１ｃ，６１ｃ・・・ゲート電極
１２，６２，８２，１２２，１４２・・・第１のリードフレーム
１３，６３，８３，１２３，１４３・・・第２のリードフレーム
１４，６４，８４，１２４，１４４・・・第３のリードフレーム
１５，６５，８５・・・第１のヒートシンク部
１６，６６，８６・・・第２のヒートシンク部
１７，６７，８７，１２７・・・上部プレート部
１８，６８，８８，９２・・・第１の端子部
１９，６９，８９，９３・・・第２の端子部
２０，７０，９０，９４・・・第３の端子部
２１，７１，９１，１２６，１４８・・・ハウジング
２２，７２，１２５，１４７・・・ゲートワイヤ
２３，７３・・・第３のヒートシンク部
８０ａ・・・トランジスタ
８０ｂ・・・ダイオード
８１ｔ−ａ，８１ｄ−ａ，８１ｔ−ｂ，８１ｄ−ｂ，８１ｔ−ｃ・・・電極
１２８・・・底部プレート部
１４５・・・ヒートシンク
１４６・・・ソースワイヤ
Ａ１・・・第３のリードフレームの一端部（第１の実施の形態）
Ａ２・・・第３のリードフレームの他端部（第１の実施の形態）
Ｂ１・・・第１のリードフレームの一端部（第１の実施の形態）
Ｂ２・・・第１のリードフレームの他端部（第１の実施の形態）
Ｃ１・・・第２のリードフレームの一端部（第１の実施の形態）
Ｃ２・・・第２のリードフレームの他端部（第１の実施の形態）

Claims (33)

  1. 第１主表面及び第２主表面を有し、前記第１主表面上に第１の電極を有し、前記第２主表面上に第２の電極を有する半導体チップと、
    前記第１の電極と接続された第１のヒートシンク部と第１の端子部とを有する第１のリードフレームと、
    前記第２の電極と接続された第２のヒートシンク部と第２の端子部とを有する第２のリードフレームと、
    前記半導体チップを封止し、前記第１及び第２のヒートシンク部の表面の一部を覆わないよう形成されたハウジングとを具備した半導体装置。
  2. 前記第１及び第２の端子部は、それぞれ、前記第１及び第２のヒートシンク部と一体化して形成されており、かつ、前記第１及び第２のヒートシンク部から延びるように形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のヒートシンク部と前記第１の端子部は、個別の部品であり、相互に接続されることによって、第１のリードフレームを構成し、前記第２のヒートシンク部と前記第２の端子部は、個別の部品であり、相互に接続されることによって、第２のリードフレームを構成していることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の電極及び前記第２の電極は、前記第１のヒートシンク部及び前記第２のヒートシンク部にそれぞれ直接接続されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記第１及び第２のヒートシンク部は、導電性のプレートによって構成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第１のヒートシンク部及び前記第２のヒートシンク部の厚さは、それぞれ前記第１の端子部及び前記第２の端子部の厚さよりも厚いことを特徴とする請求項１に記載の半導体装置。
  7. 前記第１及び第２のヒートシンク部と前記第１及び第２の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記第１及び第２のヒートシンク部は、Ａｌを含む導電性材料によって構成され、前記第１及び第２の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項１に記載の半導体装置。
  9. 前記第１の電極は、Ａｌを含む導電性材料によって構成され、前記第１のヒートシンク部は、超音波接合によって前記第１の電極と接続されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第１の主表面上にさらに第３の電極を有し、この第３の電極が、ワイヤを介して第３のリードフレームに接続されていることを特徴とする請求項１に記載の半導体装置。
  11. 前記第１のリードフレームは、前記第３の電極上の領域にも、延在して形成されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第１の主表面上にさらに第３の電極を有し、
    前記第３の電極と接続された上部プレート部と第３の端子部とを有する第３のリードフレームをさらに具備することを特徴とする請求項１に記載の半導体装置。
  13. 前記第１のリードフレームは、前記第３の電極上の領域にも、延在して形成されていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記ハウジングは、前記上部プレート部の表面の一部が露出するよう形成されていることを特徴とする請求項１２に記載の半導体装置。
  15. 前記上部プレート部及び前記第３の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項１２に記載の半導体装置。
  16. 前記上部プレート部は、Ａｌを含む導電性材料によって構成され、前記第３の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項１２に記載の半導体装置。
  17. 前記第３の電極は、Ａｌを含む導電性材料によって構成され、前記上部プレート部は、超音波接合によって前記第３の電極と接続されていることを特徴とする請求項１６に記載の半導体装置。
  18. 第１主表面及び第２主表面を有し、前記第１主表面上に第１の電極を有し、前記第２主表面上に第２の電極を有する半導体チップと、
    前記第１の電極と接続された導電性のプレート状の第１の接続部と第１の端子部とを有する第１のリードフレームと、
    前記第２の電極と接続された導電性のプレート状の第２の接続部と第２の端子部とを有する第２のリードフレームと、
    前記半導体チップを封止し、前記第１及び第２の接続部の表面の一部を覆わないよう形成されたハウジングとを具備した半導体装置。
  19. 前記第１及び第２の端子部は、それぞれ、前記第１及び第２の接続部と一体化して形成されており、かつ、前記第１及び第２の接続部から延びるように形成されていることを特徴とする請求項１８に記載の半導体装置。
  20. 前記第１の接続部と前記第１の端子部は、個別の部品であり、相互に接続されることによって、第１のリードフレームを構成し、前記第２の接続部と前記第２の端子部は、個別の部品であり、相互に接続されることによって、第２のリードフレームを構成していることを特徴とする請求項１８に記載の半導体装置。
  21. 前記第１の電極及び前記第２の電極は、前記第１の接続部及び前記第２の接続部にそれぞれ直接接続されていることを特徴とする請求項１８に記載の半導体装置。
  22. 前記第１の接続部及び前記第２の接続部の厚さは前記第１の端子部及び前記第２の端子部の厚さよりも厚いことを特徴とする請求項１８に記載の半導体装置。
  23. 前記第１及び第２の接続部と前記第１及び第２の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項１８に記載の半導体装置。
  24. 前記第１及び第２の接続部は、Ａｌを含む導電性材料によって構成され、前記第１及び第２の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項１８に記載の半導体装置。
  25. 前記第１の電極は、Ａｌを含む導電性材料によって構成され、前記第１の接続部は、超音波接合によって前記第１の電極と接続されていることを特徴とする請求項２４に記載の半導体装置。
  26. 前記第１の主表面上にさらに第３の電極を有し、この第３の電極が、ワイヤを介して第３のリードフレームに接続されていることを特徴とする請求項１８に記載の半導体装置。
  27. 前記第１のリードフレームは、前記第３の電極上の領域にも、延在して形成されていることを特徴とする請求項２６に記載の半導体装置。
  28. 前記第１の主表面上にさらに第３の電極を有し、
    前記第３の電極と接続された上部プレート部と第３の端子部とを有する第３のリードフレームをさらに具備することを特徴とする請求項１８に記載の半導体装置。
  29. 前記第１のリードフレームは、前記第３の電極上の領域にも、延在して形成されていることを特徴とする請求項２８に記載の半導体装置。
  30. 前記ハウジングは、前記上部プレート部の表面の一部が露出するよう形成されていることを特徴とする請求項２８に記載の半導体装置。
  31. 前記上部プレート部及び前記第３の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項２８に記載の半導体装置。
  32. 前記上部プレート部は、Ａｌを含む導電性材料によって構成され、前記第３の端子部は、Ｃｕを含む導電性材料によって構成されていることを特徴とする請求項２８に記載の半導体装置。
  33. 前記第３の電極は、Ａｌを含む導電性材料によって構成され、前記上部プレート部は、超音波接合によって前記第３の電極と接続されていることを特徴とする請求項３２に記載の半導体装置。
JP2003202130A 2002-09-05 2003-07-25 半導体装置 Pending JP2004153234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003202130A JP2004153234A (ja) 2002-09-05 2003-07-25 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002259601 2002-09-05
JP2003202130A JP2004153234A (ja) 2002-09-05 2003-07-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2004153234A true JP2004153234A (ja) 2004-05-27

Family

ID=32472966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003202130A Pending JP2004153234A (ja) 2002-09-05 2003-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2004153234A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317850A (ja) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd 半導体スイッチ
US7462887B2 (en) 2005-08-16 2008-12-09 Renesas Technology Corp. Semiconductor connection component
JP2010034350A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2016129254A (ja) * 2012-10-01 2016-07-14 富士電機株式会社 半導体装置
JP2016532297A (ja) * 2013-09-26 2016-10-13 杰群電子技術（東莞）有限公司 半導体パッケージ構造及びその成形方法
CN109904135A (zh) * 2019-02-28 2019-06-18 北京燕东微电子有限公司 一种碳化硅器件的封装结构
CN113113379A (zh) * 2021-04-13 2021-07-13 马鞍山市槟城电子有限公司 芯片封装结构

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462887B2 (en) 2005-08-16 2008-12-09 Renesas Technology Corp. Semiconductor connection component
US7968370B2 (en) 2005-08-16 2011-06-28 Renesas Electronics Corporation Semiconductor connection component
US8298859B2 (en) 2005-08-16 2012-10-30 Renesas Electronics Corporation Semiconductor connection component
JP2007317850A (ja) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd 半導体スイッチ
JP2010034350A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JPWO2014054212A1 (ja) * 2012-10-01 2016-08-25 富士電機株式会社 半導体装置とその製造方法
JP2016129254A (ja) * 2012-10-01 2016-07-14 富士電機株式会社 半導体装置
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016532297A (ja) * 2013-09-26 2016-10-13 杰群電子技術（東莞）有限公司 半導体パッケージ構造及びその成形方法
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
CN109904135A (zh) * 2019-02-28 2019-06-18 北京燕东微电子有限公司 一种碳化硅器件的封装结构
CN113113379A (zh) * 2021-04-13 2021-07-13 马鞍山市槟城电子有限公司 芯片封装结构

Similar Documents

Publication Publication Date Title
US7554210B2 (en) Semiconductor device with semiconductor chip mounted in package
US8629467B2 (en) Semiconductor device
JP5558714B2 (ja) 半導体パッケージ
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
US10056309B2 (en) Electronic device
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP7391957B2 (ja) 半導体装置
JPS61166051A (ja) 樹脂封止型半導体装置
JP7443359B2 (ja) 半導体装置
JP2004153234A (ja) 半導体装置
JP6354674B2 (ja) 半導体装置
JP4096741B2 (ja) 半導体装置
WO2020241239A1 (ja) 半導体装置
WO2021235020A1 (ja) パワー半導体素子
JP2016115727A (ja) 半導体装置
JP7294540B2 (ja) 半導体モジュール
US11984387B2 (en) Plurality of stacked transistors attached by solder balls
US11749620B2 (en) Semiconductor module
WO2024029336A1 (ja) 半導体装置
US20230081850A1 (en) Semiconductor device
JP7154202B2 (ja) 非絶縁型パワーモジュール
US11462504B2 (en) Semiconductor apparatus
US20230230940A1 (en) Semiconductor device
WO2023120353A1 (ja) 半導体装置
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070323