CN113113379A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN113113379A
CN113113379A CN202110394522.4A CN202110394522A CN113113379A CN 113113379 A CN113113379 A CN 113113379A CN 202110394522 A CN202110394522 A CN 202110394522A CN 113113379 A CN113113379 A CN 113113379A
Authority
CN
China
Prior art keywords
chip
main body
chips
outer frame
body part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110394522.4A
Other languages
English (en)
Inventor
蔡锦波
张取
黎永阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maanshan Penang Electronics Co ltd
Original Assignee
Maanshan Penang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maanshan Penang Electronics Co ltd filed Critical Maanshan Penang Electronics Co ltd
Priority to CN202110394522.4A priority Critical patent/CN113113379A/zh
Publication of CN113113379A publication Critical patent/CN113113379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明属于半导体封装技术领域，具体涉及一种芯片封装结构。该芯片封装结构包括第一外框架、第二外框架、至少两个芯片以及至少一个中间框架。至少两个芯片沿着第一方向分布，且夹设在第一外框架与第二外框架之间，芯片具有金属连接部。中间框架包括第一主体部、第二主体部以及连接第一主体部与第二主体部的折弯部，每个中间框架的第一主体部以及至少部分折弯部夹设在相邻的两个芯片之间。第一主体部与金属连接部连接，折弯部至少部分厚度小于第一主体部的厚度，以使得相邻的两个芯片与折弯部之间均形成间隙。本发明的芯片封装结构适应多层芯片的封装且适应多种不同的芯片，适用性好，解决了不同结构的芯片能够实现多层芯片叠层封装的技术难题。

Description

芯片封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种芯片封装结构。
背景技术
目前分立器件芯片结构分为平面结构、内台面结构以及外台面结构三种。
平面芯片：一般使用氧化层对PN结进行保护，对封装要求较高，要求框架有凸台结构，以与平面芯片的金属焊接面进行焊接，且焊锡不能溢出至氧化层。
内台面芯片：使用玻璃粉对PN结进行保护，对封装要求较高，要求框架有凸台结构，以与内台面芯片的金属焊接面进行焊接，且焊锡不能溢出至PN结位置。
外台面芯片：使用玻璃粉对PN结进行保护，对封装要求不高，PN结与外台面芯片的金属焊接面具有高度差，受焊锡影响不大。行业内可使用带凸台框架或平面框架对外台面芯片进行封装。
具体地，如图1所示，对于平面芯片1(单面或双面电性)，只能使用带凸台框架4与平面芯片1的金属焊接面进行焊接封装，凸台41的尺寸比平面芯片1的金属焊接面的尺寸小。
如图2所示，对于内台面芯片2(单面或双面电性)，只能使用带凸台框架4与内台面芯片2的金属焊接面进行焊接封装，凸台41的尺寸比内台面芯片2的金属焊接面的尺寸小。
如图3和图4所示，对于外台面芯片3(单面或双面电性)，可使用平面框架5或带凸台框架4进行焊接封装。
针对多层芯片的封装，比如，常规的两层芯片的封装，现有的中间框架一般为平面框架5，上、下框架可以为平面框架5或者带凸台框架4。由于现有的中间框架的结构局限性，不适用于平面芯片1(双面电性)和内台面芯片2(双面电性)的封装。
综上所述，需要提供一种新的中间框架，以适用于多种多层芯片的封装。
发明内容
本发明的目的在于提供一种芯片封装结构，以适用于多种多层芯片的封装。
为达此目的，本发明采用以下技术方案：
一种芯片封装结构，包括：
第一外框架；
第二外框架；
至少两个芯片，沿着第一方向分布，且夹设在所述第一外框架与所述第二外框架之间，所述芯片具有金属连接部；
至少一个中间框架，所述中间框架包括第一主体部、第二主体部以及连接所述第一主体部与所述第二主体部的折弯部，每个所述中间框架的所述第一主体部以及至少部分所述折弯部夹设在相邻的两个所述芯片之间；所述第一主体部与所述金属连接部连接，所述折弯部至少部分厚度小于所述第一主体部的厚度，以使得相邻的两个所述芯片与所述折弯部之间均形成间隙。
优选地，在上述的芯片封装结构中，所述折弯部为打扁结构。
优选地，在上述的芯片封装结构中，所述折弯部为双面打扁结构。
优选地，在上述的芯片封装结构中，所述第一外框架朝向所述芯片的面具有第一凸台和/或所述第二外框架朝向所述芯片的面具有第二凸台。
优选地，在上述的芯片封装结构中，所述第一外框架朝向所述芯片的面为平面和/或所述第二外框架朝向所述芯片的面为平面。
优选地，在上述的芯片封装结构中，所述折弯部整体厚度均小于所述第一主体部的厚度。
优选地，在上述的芯片封装结构中，所述芯片是电性能为单面的平面芯片或者双面的平面芯片。
优选地，在上述的芯片封装结构中，所述芯片是电性能为单面的内台面芯片或者双面的内台面芯片。
优选地，在上述的芯片封装结构中，所述芯片是电性能为单面的外台面芯片或者双面的外台面芯片。
本发明的芯片封装结构的有益效果在于：通过将折弯部至少部分厚度设置的小于第一主体部的厚度，以使得相邻的两个芯片与折弯部之间均形成间隙，从而能够同时适应多种芯片，解决了不同结构的芯片能够实现多层芯片叠层封装的技术难题。
附图说明
图1是现有的单层平面芯片、带凸台框架的封装结构；
图2是现有的单层内台面芯片、带凸台框架的封装结构；
图3是现有的单层外台面芯片、平面框架的封装结构；
图4是现有的单层外台面芯片、带凸台框架的封装结构；
图5是本发明实施例一平面芯片叠层封装结构；
图6是本发明实施例二内台面芯片叠层封装结构；
图7是本发明实施例三外台面芯片叠层封装结构；
图8是本发明实施例四三层以上的芯片叠层封装结构。
本实施例的图中部件名称和标号如下：
第一外框架10、第一凸台11、第二外框架20、第二凸台21、中间框架30、第一主体部31、第二主体部32、折弯部33、间隙34、封装体40、平面芯片50、内台面芯片60、外台面芯片70、第一方向101。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本实施例的描述中，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅仅用于在描述上加以区分，并没有特殊的含义。
实施例一
如图5所示，本实施例公开了一种芯片封装结构。该芯片封装结构包括第一外框架10、第二外框架20、两个芯片以及至少一个中间框架30。本实施例的芯片是电性能为双面的平面芯片50。在其它可替换的实施例中，本实施例还适用于电性能为单面的平面芯片50。
两个平面芯片50沿着第一方向101分布，且夹设在第一外框架10与第二外框架20之间，平面芯片50具有金属连接部。本实施例的第一方向101也可以称为上下方向。
中间框架30包括第一主体部31、第二主体部32以及连接第一主体部31与第二主体部32的折弯部33，每个中间框架30的第一主体部31以及靠近第一主体部31的至少部分折弯部33夹设在相邻的两个平面芯片50之间。第一主体部31与金属连接部焊接连接，折弯部33靠近第一主体部31的至少部分厚度小于第一主体部31的厚度，以使得相邻的两个平面芯片50与折弯部33之间均形成间隙34。
对于半导体器件而言，零件之间的连接为焊料(锡膏、焊片、银浆等)。本实施例可有效防止焊锡或FLUX溢流至平面芯片50的PN结区域、碎弱区域或敏感区域，保证焊接后的平面芯片50的质量。
本实施例通过将折弯部33至少部分厚度设置的小于第一主体部31的厚度，以使得相邻的两个芯片与折弯部33之间均形成间隙34，从而能够适应多种芯片。总体而言，本实施例的芯片封装结构适应多层芯片的封装且适应多种不同的芯片，适用性好，解决了不同结构的芯片能够实现多层芯片叠层封装的技术难题。此外也降低了针对不同芯片而开发中间框架30的成本。
本实施例中，折弯部33为打扁结构，即通过打扁的方式将折弯部33的厚度打薄，折弯部33的成型方式简单。本实施例中，折弯部33为双面打扁结构，使得整个中间框架30的结构对称，使得第一主体部31的上下两侧均凸出折弯部33，形成双凸台结构。在其它可替换的实施例中，折弯部33还可以通过其它的方式，使得厚度小于第一主体部31。
本实施例中，折弯部33整体厚度均小于第一主体部31的厚度。在其它可替换的实施例中，折弯部33靠近第一主体部31的部分的厚度小于第一主体部31，其余部分的厚度可以大于第一主体部31，只要使得折弯部33与两个平面芯片50之间形成间隙34即可。
本实施例中，第一外框架10朝向芯片的面具有第一凸台11和第二外框架20朝向芯片的面具有第二凸台21。第一凸台11、第二凸台21以及第一主体部31的面积比平面芯片50的金属连接部的面积小。对于电性能为单面的平面芯片50，第一主体部31的面积可以略大于第一凸台11以及第二凸台21的面积。对于电性能为双面的平面芯片50，第一主体部31的面积一般与第一凸台11以及第二凸台21的面积相等。
本实施例的芯片通过封装体40封装保护，封装体的形状可以不同，脚型也可以不同。例如，封装的脚型可以不同，可以为弯脚封装、平脚封装、海鸥脚封装、无引脚封装等。
实施例二
如图6所示，本实施例公开了一种芯片封装结构。该芯片封装结构包括第一外框架10、第二外框架20、两个芯片以及至少一个中间框架30。本实施例的芯片是电性能为双面的内台面芯片60。在其它可替换的实施例中，本实施例还适用于电性能为单面的内台面芯片60。
两个内台面芯片60沿着第一方向101分布，且夹设在第一外框架10与第二外框架20之间，内台面芯片60具有金属连接部。本实施例的第一方向101也可以称为上下方向。
中间框架30包括第一主体部31、第二主体部32以及连接第一主体部31与第二主体部32的折弯部33，每个中间框架30的第一主体部31以及靠近第一主体部31的至少部分折弯部33夹设在相邻的两个内台面芯片60之间。第一主体部31与金属连接部焊接连接，折弯部33靠近第一主体部31的至少部分厚度小于第一主体部31的厚度，以使得相邻的两个内台面芯片60与折弯部33之间均形成间隙34。
对于半导体器件而言，零件之间的连接为焊料(锡膏、焊片、银浆等)。本实施例可有效防止焊锡或FLUX溢流至内台面芯片60的PN结区域、碎弱区域或敏感区域，保证焊接后的内台面芯片60的质量。
本实施例通过将折弯部33至少部分厚度设置的小于第一主体部31的厚度，以使得相邻的两个芯片与折弯部33之间均形成间隙34，从而能够适应多种芯片。总体而言，本实施例的芯片封装结构适应多层芯片的封装且适应多种不同的芯片，适用性好，解决了不同结构的芯片能够实现多层芯片叠层封装的技术难题。此外也降低了针对不同芯片而开发中间框架30的成本。
本实施例中，折弯部33为打扁结构，即通过打扁的方式将折弯部33的厚度打薄，折弯部33的成型方式简单。本实施例中，折弯部33为双面打扁结构，使得整个中间框架30的结构对称，使得第一主体部31的上下两侧均凸出折弯部33，形成双凸台结构。在其它可替换的实施例中，折弯部33还可以通过其它的方式，使得厚度小于第一主体部31。
本实施例中，折弯部33整体厚度均小于第一主体部31的厚度。在其它可替换的实施例中，折弯部33靠近第一主体部31的部分的厚度小于第一主体部31，其余部分的厚度可以大于第一主体部31，只要使得折弯部33与两个内台面芯片60之间形成间隙34即可。
本实施例中，第一外框架10朝向芯片的面具有第一凸台11和第二外框架20朝向芯片的面具有第二凸台21。第一凸台11、第二凸台21以及第一主体部31的面积比内台面芯片60的金属连接部的面积小。对于电性能为单面的内台面芯片60，第一主体部31的面积可以略大于第一凸台11以及第二凸台21的面积。对于电性能为双面的内台面芯片60，第一主体部31的面积一般与第一凸台11以及第二凸台21的面积相等。
本实施例的芯片通过封装体40封装保护，封装体的形状可以不同，脚型也可以不同。例如，封装的脚型可以不同，可以为弯脚封装、平脚封装、海鸥脚封装、无引脚封装等。
实施例三
如图7所示，本实施例公开了一种芯片封装结构。该芯片封装结构包括第一外框架10、第二外框架20、两个芯片以及至少一个中间框架30。本实施例的芯片是电性能为双面的外台面芯片70。在其它可替换的实施例中，本实施例还适用于电性能为单面的外台面芯片70。
两个外台面芯片70沿着第一方向101分布，且夹设在第一外框架10与第二外框架20之间，外台面芯片70具有金属连接部。本实施例的第一方向101也可以称为上下方向。
中间框架30包括第一主体部31、第二主体部32以及连接第一主体部31与第二主体部32的折弯部33，每个中间框架30的第一主体部31以及靠近第一主体部31的至少部分折弯部33夹设在相邻的两个外台面芯片70之间。第一主体部31与金属连接部焊接连接，折弯部33靠近第一主体部31的至少部分厚度小于第一主体部31的厚度，以使得相邻的两个外台面芯片70与折弯部33之间均形成间隙34。
对于半导体器件而言，零件之间的连接为焊料(锡膏、焊片、银浆等)。本实施例可有效防止焊锡或FLUX溢流至外台面芯片70的PN结区域、碎弱区域或敏感区域，保证焊接后的外台面芯片70的质量。
本实施例通过将折弯部33至少部分厚度设置的小于第一主体部31的厚度，以使得相邻的两个芯片与折弯部33之间均形成间隙34，从而能够适应多种芯片。总体而言，本实施例的芯片封装结构适应多层芯片的封装且适应多种不同的芯片，适用性好，解决了不同结构的芯片能够实现多层芯片叠层封装的技术难题。此外也降低了针对不同芯片而开发中间框架30的成本。
本实施例中，折弯部33为打扁结构，即通过打扁的方式将折弯部33的厚度打薄，折弯部33的成型方式简单。本实施例中，折弯部33为双面打扁结构，使得整个中间框架30的结构对称，使得第一主体部31的上下两侧均凸出折弯部33，形成双凸台结构。在其它可替换的实施例中，折弯部33还可以通过其它的方式，使得厚度小于第一主体部31。
本实施例中，折弯部33整体厚度均小于第一主体部31的厚度。在其它可替换的实施例中，折弯部33靠近第一主体部31的部分的厚度小于第一主体部31，其余部分的厚度可以大于第一主体部31，只要使得折弯部33与两个外台面芯片70之间形成间隙34即可。
本实施例中，第一外框架10朝向芯片的面具有第一凸台11和第二外框架20朝向芯片的面具有第二凸台21。第一凸台11、第二凸台21以及第一主体部31的面积比外台面芯片70的金属连接部的面积小。对于电性能为单面的外台面芯片70，第一主体部31的面积可以略大于第一凸台11以及第二凸台21的面积。对于电性能为双面的外台面芯片70，第一主体部31的面积一般与第一凸台11以及第二凸台21的面积相等。
第一外框架10朝向芯片的面以及第二外框架20朝向芯片的面还可以为平面。
本实施例的芯片通过封装体40封装保护，封装体的形状可以不同，脚型也可以不同。例如，封装的脚型可以不同，可以为弯脚封装、平脚封装、海鸥脚封装、无引脚封装等。
实施例四
如图8所示，本实施例的芯片也为平面芯片50。本实施例与实施例一不同的是：芯片的数量为三个。此时，中间框架30的数量为两个。两个中间框架30为独立的结构，两个中间框架30分别具有各自的第二主体部32和折弯部33。
在其它可替换的实施例中，芯片的数量为四个、五个等。相应地，中间框架30的数量为三个、四个等。
在其它可替换的实施例中，封装的三个以上的芯片还可以为三个以上的内台面芯片60或者三个以上的外台面芯片70，甚至是三个以上不同结构芯片的组合。
显然，本发明的上述实施例仅仅是为了清楚说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种芯片封装结构，其特征在于，包括：
第一外框架(10)；
第二外框架(20)；
至少两个芯片，沿着第一方向(101)分布，且夹设在所述第一外框架(10)与所述第二外框架(20)之间，所述芯片具有金属连接部；
至少一个中间框架(30)，所述中间框架(30)包括第一主体部(31)、第二主体部(32)以及连接所述第一主体部(31)与所述第二主体部(32)的折弯部(33)，每个所述中间框架(30)的所述第一主体部(31)以及至少部分所述折弯部(33)夹设在相邻的两个所述芯片之间；所述第一主体部(31)与所述金属连接部连接，所述折弯部(33)至少部分厚度小于所述第一主体部(31)的厚度，以使得相邻的两个所述芯片与所述折弯部(33)之间均形成间隙(34)。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述折弯部(33)为打扁结构。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述折弯部(33)为双面打扁结构。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一外框架(10)朝向所述芯片的面具有第一凸台(11)和/或所述第二外框架(20)朝向所述芯片的面具有第二凸台(21)。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一外框架(10)朝向所述芯片的面为平面和/或所述第二外框架(20)朝向所述芯片的面为平面。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述折弯部(33)整体厚度均小于所述第一主体部(31)的厚度。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片是电性能为单面的平面芯片(50)或者双面的平面芯片(50)。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片是电性能为单面的内台面芯片(60)或者双面的内台面芯片(60)。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片是电性能为单面的外台面芯片(70)或者双面的外台面芯片(70)。
CN202110394522.4A 2021-04-13 2021-04-13 芯片封装结构 Pending CN113113379A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110394522.4A CN113113379A (zh) 2021-04-13 2021-04-13 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110394522.4A CN113113379A (zh) 2021-04-13 2021-04-13 芯片封装结构

Publications (1)

Publication Number Publication Date
CN113113379A true CN113113379A (zh) 2021-07-13

Family

ID=76716452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110394522.4A Pending CN113113379A (zh) 2021-04-13 2021-04-13 芯片封装结构

Country Status (1)

Country Link
CN (1) CN113113379A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274124A (ja) * 1995-03-30 1996-10-18 Sharp Corp 樹脂封止型半導体装置
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
JP2005085897A (ja) * 2003-09-05 2005-03-31 Oki Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
JP2008300672A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
TW201232758A (en) * 2011-01-18 2012-08-01 Delta Electronics Inc Power semiconductor package structure and manufacturing method thereof
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP2015053403A (ja) * 2013-09-06 2015-03-19 株式会社東芝 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置
CN204991698U (zh) * 2015-08-12 2016-01-20 深圳市槟城电子有限公司 一种半导体芯片集成元件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274124A (ja) * 1995-03-30 1996-10-18 Sharp Corp 樹脂封止型半導体装置
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
JP2005085897A (ja) * 2003-09-05 2005-03-31 Oki Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
JP2008300672A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
TW201232758A (en) * 2011-01-18 2012-08-01 Delta Electronics Inc Power semiconductor package structure and manufacturing method thereof
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP2015053403A (ja) * 2013-09-06 2015-03-19 株式会社東芝 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置
CN204991698U (zh) * 2015-08-12 2016-01-20 深圳市槟城电子有限公司 一种半导体芯片集成元件

Similar Documents

Publication Publication Date Title
US7368811B2 (en) Multi-chip package and method for manufacturing the same
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20060125113A1 (en) Flip chip package with anti-floating structure
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JPH07153903A (ja) 半導体装置パッケージ
US7821132B2 (en) Contact pad and method of forming a contact pad for an integrated circuit
US7642662B2 (en) Semiconductor device and method of manufacturing the same
US5373111A (en) Bond pad having a patterned bonding surface
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
TW200901410A (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
CN113113379A (zh) 芯片封装结构
KR20110055985A (ko) 스택 패키지
JP2008270303A (ja) 積層型半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
TWI387090B (zh) Reverse staggered stack structure of integrated circuit module
US8416576B2 (en) Integrated circuit card
JP5489860B2 (ja) 積層型半導体モジュール
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
JP4654971B2 (ja) 積層型半導体装置
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
US11810889B2 (en) External contact element for a power semiconductor module and power semiconductor module
JP2012227320A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210713

RJ01 Rejection of invention patent application after publication