CN117012500A - 电感结构、晶圆、裸片、芯片及电子设备 - Google Patents

电感结构、晶圆、裸片、芯片及电子设备 Download PDF

Info

Publication number
CN117012500A
CN117012500A CN202210474660.8A CN202210474660A CN117012500A CN 117012500 A CN117012500 A CN 117012500A CN 202210474660 A CN202210474660 A CN 202210474660A CN 117012500 A CN117012500 A CN 117012500A
Authority
CN
China
Prior art keywords
magnetic core
substrate
sub
present application
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210474660.8A
Other languages
English (en)
Inventor
黄文韬
王佳雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210474660.8A priority Critical patent/CN117012500A/zh
Priority to PCT/CN2023/075739 priority patent/WO2023207259A1/zh
Publication of CN117012500A publication Critical patent/CN117012500A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/26—Fastening parts of the core together; Fastening or mounting the core on casing or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本申请涉及终端技术领域，公开了一种电感结构、晶圆、裸片、芯片及电子设备。其中，电感结构包括基板、多个金属化孔和布线，其中，每个金属化孔穿过基板，并贯穿基板的两个相对设置的板面。布线分为两组分别布局于基板的两个相对设置的板面上，布线的端部与金属化孔的端部相接。布线与多个金属化孔共同构成螺旋管型结构。同时，在螺旋管型结构的内部或外部增设磁芯，以提高螺旋管型结构的磁导率。上述电感结构，增大了电感结构的磁导率，进而能够在不增加电感结构的占据的板面面积的情况下，提高电感结构的电感感值和Q值，扩大电感结构的应用场景。

Description

电感结构、晶圆、裸片、芯片及电子设备
技术领域
本申请涉及终端领域，特别涉及一种电感结构、晶圆、裸片、芯片及电子设备。
背景技术
在无线系统中，滤波器、电容器、电感器、巴伦、双工器等无源器件占据了无线系统中60％～70％的单板面积。因此，无源器件的小型化及集成化对整个无线系统的小型化及集成化至关重要。
目前，可通过集成无源器件(Integrated Passive Device，IPD)实现无源器件的小型化及集成化。其中，本申请中的IPD是利用晶圆工艺将电感器、电容器和电阻器等无源器件集成在同一个晶圆上的集成器件。由于低成本及体积小的特点，IPD具有极大的应用潜力。
然而，由于现有尺寸限制，导致IPD电感感值及品质因子(也即Q值)均较低，极大地限制了IPD的应用场景。其中，Q值是指电感器在某一频率的交流电压下工作时，所呈现的感抗与等效损耗电阻之间的比值。电感器的Q值越高，损耗越小，效率越高。基于此，如何有效提高IPD的电感感值和Q值成为IPD技术领域亟待解决的技术问题。
发明内容
有鉴于此，本申请实施例提供了一种电感结构、晶圆、裸片、芯片及电子设备。其中，电感结构包括基板、多个金属化孔和布线，其中，每个金属化孔穿过基板，并贯穿基板的两个相对设置的板面。布线分为两组分别布局于基板的两个相对设置的板面上，布线的端部与金属化孔的端部相接。布线与多个金属化孔共同构成螺旋管型结构。同时，在螺旋管型结构的内部或外部增设磁芯，以提高螺旋管型结构的磁导率。上述电感结构，聚合磁力线，增大了电感结构的磁导率，进而能够在不增加电感结构的占据的板面面积的情况下，提高电感结构的电感感值和Q值，扩大电感结构的应用场景。
本申请的第一方面提供了一种电感结构，该电感结构包括基板、多个金属化孔、布线和磁芯，其中，每个金属化孔穿过基板，并贯穿基板的两个相对设置的板面。布线分为两组分别布局于基板的两个相对设置的板面上，布线的端部与金属化孔的端部相接。布线与多个金属化孔共同构成螺旋管型结构。磁芯设于螺旋管型结构的内部或外部，以提高螺旋管型结构的磁导率。其中，金属化孔的端部是指金属化孔的孔口的部分。
即在本申请的实现方式中，通过在螺旋管型结构附近增设高磁导率的磁芯，增大了电感结构的磁导率，进而能够在不增加电感结构的占据的板面面积的情况下，提高电感结构的电感感值和Q值，扩大电感结构的应用场景。
上述第一方面一些可能的实现方式中，多个金属化孔排布成两排，且每排金属化孔中的金属化孔两两相互间隔设置。其中，每排金属化孔中的金属化孔依次排布的方向定义为金属化孔的排布方向。布线分为两组分别设置于基板的第一板面和第二板面上。每组布线中的布线相互独立设置，两组布线将两排金属化孔沿着金属化孔的排布方向、依次错位连接，以形成螺旋管型结构。
上述电感结构具有小型化、可集成化的优点。同时，上述电感结构的电感感值和Q值能够有效上升。例如，在一些应用场景中，电感结构占据的板面面积能够减小80％，电感结构的电感感值能够提升20％，电感感值最大可达1μH。
上述第一方面一些可能的实现方式中，每排金属化孔中的金属化孔两两相互等间距设置，则每组布线中的布线相互平行设置。
上述第一方面一些可能的实现方式中，基板的材质可以是玻璃、硅、砷化镓、碳化硅、氮化镓中的至少一种，本申请对此不作具体限定。
上述第一方面一些可能的实现方式中，金属化孔的材质可以是铜、银、铝和金中的至少一种，本申请对此不作具体限定。
上述第一方面一些可能的实现方式中，布线的材质可以是铜、银、铝和金中的至少一种，本申请对此不作具体限定。
上述第一方面一些可能的实现方式中，磁芯可以是任一种磁性材料，本申请对此不作具体限定。
上述第一方面一些可能的实现方式中，该电感结构中，磁芯包括第一磁芯，且第一磁芯设于螺旋管型结构的内部。
即在本申请的实现方式中，第一磁芯设于螺旋管型结构的内部，以提高电感结构中螺旋管型结构内部的磁导率，进而提高电感结构的电感感值和Q值。可以理解，本申请中第一磁芯的数量为一个或者多个，本申请对此不作具体限定。
上述电感结构，第一磁芯设于螺旋管型结构的内部，无需在螺旋管型结构的外部占用额外的空间，在保证电感结构小型化和集成化的前提下，能够有效提高电感结构的电感感值和Q值，进一步扩大电感结构的应用场景。
上述第一方面一些可能的实现方式中，第一磁芯的数量为多个，且多个第一磁芯相对于螺旋管型结构的中心线对称地设置于螺旋管型结构的内部。可以理解，本申请中，对称设置并非绝对地对称设置，在一定范围内的偏差方案也在本申请的保护范围之内，本申请对此不作具体限定。
上述第一方面一些可能的实现方式中，第一磁芯的数量为偶数，且偶数个第一磁芯的形状及尺寸相同。偶数个第一磁芯相对于螺旋管型结构的中心线成对对称地设置于螺旋管型结构的内部。
上述第一方面一些可能的实现方式中，该电感结构中，第一磁芯包括第一子磁芯，且第一子磁芯位于布线与基板之间。即在本申请的实现方式中，电感结构中的第一磁芯沿着基板的板面延伸。
上述电感结构中，第一子磁芯设于布线与基板之间，使得在成型或者装配第一子磁芯的过程中，无需在基板上提前加工安装结构，简化电感结构的成型步骤，降低电感结构的成型难度。同时还能够尽可能保护基板的原始结构，提高基板和电感结构的结构强度。
上述第一方面一些可能的实现方式中，该电感结构中，第一子磁芯设于基板的板面上。
上述电感结构，将第一子磁芯设置于基板中相对设置的两个相对设置的板面上，不需要破坏基板的整体结构，提高基板的可靠性。一方面降低电感结构的装配难度，另一方面提高电感结构整体结构的均衡性，也即提高电感结构中磁导率的均衡性，进而提高电感结构的均衡性。
上述第一方面一些可能的实现方式中，第一子磁芯为板形结构，且第一子磁芯设置于基板中相对设置的板面上。
上述第一方面其他一些实现方式中，第一子磁芯部分地嵌入基板内。上述电感结构，一方面，能够在电感结构的成型过程中，实现第一子磁芯在基板上的快速定位，降低电感结构成型过程的定位难度和成型难度，提高电感结构的成型效率。另一方面，能够增大第一子磁芯和基板之间的接触面积，便于提高第一子磁芯和基板之间的结合强度，进而能够提高电感结构的结构强度。
上述第一方面其他一些实现方式中，第一子磁芯完全地嵌入基板内，且第一子磁芯的外表面与基板的板面平齐。上述电感结构，由于第一子磁芯完全地嵌入基板内，合理布置第一子磁芯的位置，无需占用额外的厚度，进一步实现电感结构的轻薄化、小型化和集成化。
上述第一方面其他一些实现方式中，第一子磁芯的数量为多对，且多对第一子磁芯的形状、尺寸相同。多对第一子磁芯成对地、对称地分布于基板相对设置的第一板面和第二板面上。上述电感结构，合理设置第一子磁芯的数量和位置，便于保证电感结构性能的均衡性。
上述第一方面一些可能的实现方式中，该电感结构中，电感结构还包括第一绝缘层。第一绝缘层设于第一子磁芯和与第一子磁芯位于基板同一侧的螺旋管型结构之间。
上述电感结构，通过第一绝缘层将第一子磁芯和螺旋管型结构(包括布线和金属化孔)隔开，进一步避免使用过程中螺旋管型结构中的电信号流通至第一子磁芯中，提高螺旋管型结构性能的稳定性。
即在本申请的实现方式中，第一绝缘层设于螺旋管型结构内部，并位于第一子磁芯和螺旋管型结构中该第一子磁芯相邻的部分之间。
其中，第一绝缘层的材质可以是聚酰亚胺(Polyimide，PI)、苯并环丁烯(Benzocyclobutene，BCB)、聚对苯撑苯并双噁唑(Poly(p-phenylene-2,6-benzoxazole)，PBO)、氧化硅(Silica)(例如，二氧化硅(Silicon dioxide，SiO2))和氮化硅(SiliconNitride，SiN)中的任一种，本申请对此不作具体限定。
上述第一方面其他一些实现方式中，第一绝缘层不仅设于螺旋管型结构内部，并位于第一子磁芯和螺旋管型结构中该第一子磁芯相邻的部分之间。第一绝缘层还能够沿着基板的板面由螺旋管型结构内部延伸至外部。为了降低第一绝缘层的成型难度。
上述第一方面一些可能的实现方式中，该电感结构中，第一磁芯包括第二子磁芯，第二子磁芯穿过基板，并贯穿基板的两个相对设置的板面。
即在本申请的实现方式中，螺旋管型结构内部的基板上开设有与板面垂直的安装槽，第二子磁芯设置于基板上的安装槽内。第二子磁芯沿着垂直于基板的板面的平面延伸。
上述电感结构，第二子磁芯贯穿基板的两个相对设置的板面，合理布置第二子磁芯，使得第二子磁芯无需占用额外的厚度(也即z轴方向上的尺寸)空间，进一步实现电感结构的轻薄化、小型化和集成化。
上述第一方面其他一些实现方式中，基板上的安装槽贯穿基板的至少一个板面。例如，安装槽为开设于其中一个板面上的盲槽，再例如，安装槽为贯穿基板的两个相对设置的板面的通槽，本申请对此不作具体限定。
上述第一方面一些可能的实现方式中，该电感结构中，磁芯还包括第二磁芯，且第二磁芯设于螺旋管型结构的外部。
上述电感结构，通过在螺旋管型结构的外部设置第二磁芯，在稍微增加电感结构占用空间的条件下，进一步提高螺旋管型结构的电感感值和Q值。同时，降低磁芯的布局难度，降低电感结构的成型难度。
上述第一方面一些可能的实现方式中，该电感结构中，第二磁芯包括第三子磁芯，第三子磁芯位于基板外部。
即在本申请的实现方式中，第三子磁芯位于螺旋管型结构的外部，同时还位于基板的外部。即在本申请实现方式中，第三子磁芯设于布线背向基板的一侧。
上述第一方面一些可能的实现方式中，该电感结构中，电感结构还包括第二绝缘层，第二绝缘层设于第三子磁芯和与第三子磁芯位于基板同一侧的螺旋管型结构之间。
其中，第二绝缘层和第一绝缘层的材质及成型方式相同，在此不作重复描述。
上述电感结构，通过第二绝缘层将第三子磁芯和螺旋管型结构(包括布线和金属化孔)隔开，进一步避免使用过程中螺旋管型结构中的电信号流通至第三子磁芯中，提高螺旋管型结构性能的稳定性。
上述第一方面一些可能的实现方式中，该电感结构中，第二磁芯包括第四子磁芯，第四子磁芯穿过基板，并贯穿基板的两个相对设置的板面。
即在本申请的实现方式中，螺旋管型结构外部的基板上开设有与板面垂直的安装槽，第四子磁芯设置于基板上的安装槽内。
上述电感结构，第四子磁芯贯穿基板的两个相对设置的板面，使得在略微增加电感结构占用的板面面积的情况下，合理布置第四子磁芯，进一步实现电感结构的轻薄化、小型化和集成化。
本申请的第二方面提供了一种晶圆，晶圆包括至少一个待切割区，至少一个待切割区中的至少部分待切割区包括上述第一方面和第一方面的可能的实现方式中的任意一种电感结构。
本申请的第三方面提供了一种裸片，裸片包括至少一个分区，至少一个分区中的至少部分分区包括上述第一方面和第一方面的可能的实现方式中的任意一种电感结构。
本申请的第四方面提供了一种芯片，芯片包括至少一个裸片，至少一个裸片中的至少部分裸片为上述第二方面和第二方面的可能的实现方式中的任意一种裸片。
上述第四方面一些可能的实现方式中，该芯片中，至少一个裸片具体包括至少两个裸片，至少两个裸片层式叠合分布。
上述第四方面一些可能的实现方式中，该芯片中，至少一个裸片具体包括至少两个裸片，至少两个裸片并列分布。
本申请的第五方面提供了一种电子设备，电子设备包括上述第四方面和第四方面的可能的实现方式中的任意一种芯片。
附图说明
图1示出了本申请一些实施例中IPD 1'的布局示意图；
图2示出了本申请一些实施例中IPD 1'在不同Q值下的损耗随频率变化的示意图；
图3(a)示出了本申请一些实施例中电感结构10”的立体图；
图3(b)示出了本申请一些实施例中电感结构10”的俯视图；
图3(c)示出了本申请一些实施例中电感结构10”沿着图3(b)中A-A剖面的剖视图；
图4(a)示出了本申请一些实施例中电感结构10的立体图；
图4(b)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图；
图5(a)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图；
图5(b)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图；
图5(c)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图；
图6(a)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图；
图6(b)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图；
图7(a)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了一些第一磁芯410的分布区域S2；
图7(b)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了另外一些第一磁芯410的分布区域S2；
图8(a)示出了本申请一些实施例中图4(b)中SM区域的局部放大图；
图8(b)示出了本申请另外一些实施例中图4(b)中SM区域的局部放大图；
图9(a)示出了本申请其他一些实施例中电感结构10的立体图；
图9(b)示出了本申请其他一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图；
图10(a)示出了本申请一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图；
图10(b)示出了本申请一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图；
图10(c)示出了本申请一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图；
图11(a)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了一些第二磁芯420的分布区域S3；
图11(b)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了另外一些第二磁芯420的分布区域S3；
图12示出了本申请一些实施例中电感结构10成型方法的流程图；
图13(a)示出了本申请一些实施例中电感结构10对应于框S1201的结构示意图；
图13(b)示出了本申请一些实施例中电感结构10对应于框S1202的结构示意图；
图13(c)示出了本申请一些实施例中电感结构10对应于框S1203的结构示意图；
图13(d)示出了本申请一些实施例中电感结构10对应于框S1204的结构示意图；
图13(e)示出了本申请一些实施例中电感结构10对应于框S1205的结构示意图；
图14示出了本申请另外一些实施例中电感结构10成型方法的流程图；
图15(a)示出了本申请一些实施例中电感结构10对应于框S1406的结构示意图；
图15(b)示出了本申请一些实施例中电感结构10对应于框S1407的结构示意图；
图16(a)示出了本申请一些实施例中晶圆2的结构示意图；
图16(b)示出了图15(a)中SN区域的局部放大图；
图17(a)示出了本申请一些实施例中裸片3的结构示意图；
图17(b)示出了本申请另外一些实施例中裸片3的结构示意图；
图17(c)示出了本申请一些实施例中IPD 1的原理图；
图17(d)示出了本申请一些实施例中IPD 1的立体图；
图17(e)示出了本申请一些实施例中IPD 1的俯视图；
图18(a)示出了本申请一些实施例中芯片4的结构示意图；
图18(b)示出了本申请另外一些实施例中芯片4的结构示意图；
图18(c)示出了本申请其他一些实施例中芯片4的结构示意图。
附图标记说明：
1'-IPD；
10'-电感结构；
20'-电容结构；
1”-IPD；
100”-基板；
200”-金属化孔；
300”-布线；
1-IPD；
10-电感结构；
100-基板；101-第一板面；102-第二板面；
200-金属化孔；
300-布线；
400-磁芯；
410-第一磁芯；411-第一子磁芯；412-第二子磁芯；
420-第二磁芯；421-第三子磁芯；422-第四子磁芯；
500-第一绝缘层；
600-第二绝缘层；
2-晶圆；21-待切割区；
3-第一裸片；31-分区；
3'-第二裸片；
4-芯片。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
图1示出了本申请一些实施例中IPD 1'的布局示意图。如图1所示，本申请提供一种IPD 1'，该IPD 1'中包括电感结构10'和电容结构20'。其中，电感结构10'可以包括平面螺旋电感器，电容结构20'可以包括平面金属-绝缘体-金属(Metal Insulator Metal，MIM)电容器，本申请对此不作具体限定。由于IPD 1'具有面积小、成本低以及一致性好等特点，因此IPD 1'被广泛用于射频电路中的匹配模块和滤波模块。
然而，当IPD 1'中的电感结构10'为在高阻硅、硅、砷化镓晶圆上制作平面电感器(例如上文提及的平面螺旋电感器)时，电感结构10'的电感感值和Q值均较低。例如，一般情况下，电感结构10'的电感感值不超过20nH，Q值不超过30。而在实际应用中，IPD 1'应用到低频段(例如频率低于2GHz)时，为了保持传输形式的有效性，电感结构10'需要保持较大的电感感值(例如电感感值超过100nH)。综上，电感结构10'的电感感值会限制IPD 1'所适用的应用场景。
除此之外，在射频电路中，电路的插损、带外抑制等指标都与Q值相关。图2示出了本申请一些实施例中IPD 1'在不同Q值下的损耗随频率变化的示意图。在本申请一些实施例中，射频电路为滤波器电路。如图2所示，当滤波器电路中的Q值为20时，滤波器的带内插损约为5dB，而当滤波器电路中的Q值为60时，滤波器的带内插损约为2dB。也即当滤波器电路中Q值由20提升到60时，滤波器的带内插损降低了3dB。综上，电感结构10'的Q值也会限制IPD 1'所适用的应用场景。
基于此，为了解决上述IPD 1'所适用的应用场景较为局限的问题，可通过提升IPD中电感结构的电感感值与Q值，来扩大IPD所适用的应用场景。在本申请一些实施例中，通过玻璃通孔(Through Glass VIA，TGV)工艺成型IPD中的电感结构。其中，TGV工艺是指，在玻璃基板上打出贯穿两个相对设置的板面的通孔，并使用金属材料金属化这些通孔，得到金属化孔，随后在玻璃基板的两个相对设置的板面上制作布线，进而通过布线将金属化孔依次错位连接在一起，形成螺旋管型的电感结构。
下面将结合附图详细描述上文中的TGV工艺成型的电感结构。图3(a)示出了本申请一些实施例中电感结构10”的立体图。图3(b)示出了本申请一些实施例中电感结构10”的俯视图。图3(c)示出了本申请一些实施例中电感结构10”沿着图3(b)中A-A剖面的剖视图。
结合图3(a)、图3(b)和图3(c)可知，本申请提供一种电感结构10”，该电感结构10”包括基板100”、多个金属化孔200”和两组布线300”。其中，基板100”具有两个相对设置的板面(未标示)。多个金属化孔200”中的每个金属化孔200”贯穿基板100”的两个相对设置的板面，并多个金属化孔200”排布成两排，且每排中的金属化孔200”间隔设置。每组布线300”设置于基板100”的其中一个板面上，并每组布线300”包括若干根独立设置的布线300”，两组布线300”将两排金属化孔200”沿着金属化孔200”的排布方向、依次错位相连，以形成螺旋管型结构。
为便于描述，现对电感结构10”对应的方向进行定义。结合图3(a)、图3(b)和图3(c)可知，将两排金属化孔200”并列布置的方向定义为x轴，将每排金属化孔200”依次布局的方向定义为y轴，将每个金属化孔200”延伸的方向定义为z轴，且x轴、y轴和z轴相互相交。可以理解，下文中的电感结构10对应的方向与电感结构10”对应的方向相同，后文将不作赘述。电感结构10中的厚度是指电感结构10中各部分结构沿着z方向的尺寸。
在本申请一些实施例中，x轴、y轴和z轴相互垂直。可以理解，本申请中的相互垂直并非绝对的垂直，由于加工误差、测量误差等导致在一定范围内的偏差，均在本申请的保护范围之内，本申请对此不作具体限定。同理，本申请中的相互平行并非绝对的平行，由于加工误差等导致在一定范围内的偏差，也均在本申请的保护范围之内，本申请对此不作具体限定。
为了便于介绍本申请中电感结构的电感感值的计算，下面将结合附图介绍螺形管型结构的各个尺寸。结合图3(a)、图3(b)和图3(c)可知，N为螺旋管型中的线圈总匝数，例如，可以是单组布线300”中的布线300”的数量。螺旋管型结构在y轴方向上的尺寸为线圈纵向长度l。两排金属化孔200”在x轴方向上的最小距离为线圈宽度a，两组布线300”在z方向上的最小距离为线圈高度b，线圈宽度a和线圈高度b的乘积为线圈横截面积S。
在介绍完螺形管型结构的各个尺寸以后，下面将描述TGV工艺下电感结构的电感感值的计算方案。在本申请一些实施例中，TGV工艺下电感结构的电感感值可通过公式(1)近似计算：
L＝(μN2S)/l(1)
其中，L为电感结构的电感感值，单位为H；μ为磁导率，等于电感结构的磁感应强度B的微分与磁场强度H的微分之比，单位为H/m；N为电感结构的线圈总匝数；S为电感结构的线圈横截面积，单位为m2；l为电感结构的线圈纵向长度，单位为m。
基于此，根据公式(1)可知，可通过磁导率μ、线圈匝数N、线圈横截面积S与线圈纵向长度l等参数能够确定电感结构的电感感值。也即，通过调整电感结构的磁导率μ、线圈匝数N、线圈横截面积S与线圈纵向长度l能够调整电感结构的电感感值。
对于图3(a)中示出的电感结构10”而言，电感感值与螺旋管型结构的物理尺寸相关，但由于晶圆尺寸、晶圆工艺和可靠性的限制，使得晶圆上的电感结构的电感感值一般较低。例如，经检测可知，当占据面积的尺寸小于2000μm*1680μm时，电感结构10”能够达到的最大感值为68nH，最大Q值为68，也即晶圆上的电感结构10”的电感感值很难超过100nH。
除此之外，增大螺旋管型结构中线圈尺寸虽然可以提升电感感值，但随着螺旋管型结构中线圈总匝数变多，线圈横截面积变大，螺旋管型结构的线圈绕线长度也会增大，也即等效电阻变大，使得电感结构10”的Q值降低。同时，此时电感结构10”尺寸可能已经超过分立器件，IPD1”中电感结构10”的面积和成本与分立器件对比并无优势。例如，当想要电感结构10”的电感感值为100nH时，电感结构10”的尺寸需增大至3000μm*2500μm。
基于此，当前的TGV工艺下的电感结构10”的无法满足在较低频率下的使用需求。
为了解决当前的TGV工艺下的电感结构10”的电感感值低和Q值低的问题，本申请提供一种电感结构，该电感结构相较于图3(a)中的电感结构10”，通过在螺旋管型结构附近增设高磁导率的磁芯，增大了电感结构10的磁导率，进而能够在不增加电感结构的占据面积的情况下，提高电感结构的电感感值和Q值，扩大电感结构和IPD的应用场景。
相较于图3(a)中的电感结构10”，上述电感结构具有小型化、可集成化的优点。同时，上述电感结构的电感感值和Q值能够有效上升。例如，在一些应用场景中，电感结构占据的板面面积能够减小80％，电感结构的电感感值能够提升20％，电感感值最大可达1μH。
下面将结合附图详细描述几种应用场景下的电感结构10。
应用场景1
图4(a)示出了本申请一些实施例中电感结构10的立体图。图4(b)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图。
如图4(a)和图4(b)所示，本申请提供一种电感结构10，该电感结构10包括基板100、多个金属化孔200、布线300和磁芯400。其中，基板100具有相对设置的第一板面101和第二板面102。每个金属化孔200贯穿基板100，并贯穿基板100的第一板面101和第二板面102。布线300分为两组分别布局于基板100的第一板面101和第二板面102上。布线300的端部与金属化孔200的端部相接，以与金属化孔200共同构成螺旋管型结构(未标示)。磁芯400设于螺旋管型结构的内部或外部，以提高螺旋管型结构内的磁导率。
如图4(a)所示，在本申请一些实施例中，多个金属化孔200排布成两排，且每排金属化孔200中的金属化孔200两两相互间隔设置。其中，每排金属化孔200中的金属化孔200依次排布的方向定义为金属化孔200的排布方向，例如图4(a)中的da。布线300分为两组分别设置于基板100的第一板面101和第二板面102上，并且每组布线300中的布线300相互独立设置，两组布线300将两排金属化孔200沿着金属化孔200的排布方向、依次错位连接，以形成螺旋管型结构。
在本申请一些实现方式中，每排金属化孔200中的金属化孔200两两相互等间距设置，则每组布线300中的布线300相互平行设置。
在本申请一些实施例中，基板100的材质可以是玻璃、硅、砷化镓、碳化硅、氮化镓中的至少一种，本申请对此不作具体限定。
在本申请一些实施例中，金属化孔200的材质可以是铜、银、铝和金中的至少一种，本申请对此不作具体限定。
在本申请一些实施例中，布线300的材质可以是铜、银、铝和金中的至少一种，本申请对此不作具体限定。
在本申请一些实施例中，磁芯400可以是任一种磁性材料，本申请对此不作具体限定。
可以理解，上述实施例仅是示出了本申请中基板100、金属化孔200、布线300和磁芯400这4个结构的材质的部分示例，任何能够实现基板100、金属化孔200、布线300和磁芯400对应功能的这4个结构的材质均在本申请的保护范围之内，本申请对此不作具体限定。同时，当基板100、金属化孔200、布线300和磁芯400这4个结构的材质发生改变时，对应结构的具体成型方式略有不同，且该具体成型方式将在下文结合具体材质详细描述，在此将不作赘述。
为了实现电感结构10内磁导率的均衡，进而实现对电感结构10电感感值的均衡调节，在本申请一些实施例中，磁芯400相对于螺旋管型结构的中心线对称设置。其中，螺旋管型结构的中心线可以认为是螺旋管型结构的螺旋中轴线，也即螺旋管型结构不同横截面内中心点的连线。
本申请中，磁芯400相对于螺旋管型结构的中心线对称设置，并非磁芯400相对于螺旋管型结构的中心线绝对对称设置，可以理解，由于成型工艺偏差及测量误差，导致磁芯400相对于螺旋管型结构的中心线略微偏差对称的设置方式，也在本申请的保护范围之内，本申请对此不作具体限定。
在本申请一些实施例中，磁芯400相对于螺旋管型结构的中心面对称设置。其中，螺旋管型结构的中心面可以是经过螺旋管型结构的螺旋中轴线的平面。
在本申请一些实现方式中，基板100的两个相对设置的板面相互平行，螺旋管型结构的中心面与基板100的板面平行。
在本申请可替换的其他一些实现方式中，基板100的两个相对设置的板面相互平行，螺旋管型结构的中心面与基板100的板面垂直。
下面将结合附图详细描述电感结构10中的磁芯400。
继续参阅图4(a)和图4(b)，在本申请一些实施例中，磁芯400包括第一磁芯410。第一磁芯410设于螺旋管型结构的内部，以提高电感结构10中螺旋管型结构内部的磁导率，进而提高电感结构10的电感感值和Q值。可以理解，本申请中第一磁芯410的数量为一个或者多个，本申请对此不作具体限定。
上述电感结构10，第一磁芯410设于螺旋管型结构的内部，在保证电感结构10小型化和集成化的前提下，能够有效提高电感结构10的电感感值和Q值。
下面将进一步描述第一磁芯410在螺旋管型结构内部的布局方式。
继续参阅图4(a)和图4(b)，在本申请一些实施例中，第一磁芯410的数量为多个，且多个第一磁芯410相对于螺旋管型结构的中心线对称地设置于螺旋管型结构的内部。可以理解，本申请中，多个第一磁芯410相对于中心线对称设置是指多个第一磁芯410大致相对于螺旋管型结构的中心线对称设置，并非多个第一磁芯410相对于螺旋管型结构的中心线绝对地对称设置，只要能够保证螺旋管型结构内的磁导率均衡的多个第一磁芯410的设置方式，均在本申请的保护范围之内，本申请对此不作具体限定。
在本申请一些实现方式中，第一磁芯410的数量为偶数(例如2N，且N≥1)，且偶数(例如2N，且N≥1)个第一磁芯410的形状及尺寸相同。偶数(例如2N，且N≥1)个第一磁芯410相对于螺旋管型结构的中心线成对对称地设置于螺旋管型结构的内部。
上述电感结构10，第一磁芯410的形状及尺寸相同，且第一磁芯410的设置位置相对于螺旋管型结构的中心线成对对称地设置，电感结构10中各部分的成型参数合理，成型参数调整难度较低，因此降低了电感结构10中第一磁芯410的设置难度，降低了电感结构10的生产成本。
在本申请一些实施例中，电感结构10中的第一磁芯410沿着基板100的板面延伸。继续参阅图4(b)可知，在本申请一些实施例中，第一磁芯410包括第一子磁芯411，该第一子磁芯411位于布线300与基板100之间，并沿着基板100的板面延伸。
继续参阅图4(b)，在本申请一些实施例中，第一子磁芯411为板形结构，且第一子磁芯411设置于基板100中两个相对设置的板面上。
上述电感结构10，将第一子磁芯411设置于基板100中两个相对设置的板面上，不需要破坏基板100的整体结构，提高基板100的可靠性。一方面降低电感结构10的装配难度，另一方面提高电感结构10整体结构的均衡性，也即提高电感结构10中磁导率的均衡性，进而提高电感结构10的均衡性。
在本申请一些实现方式中，如图4(b)所示，第一子磁芯411包括2个尺寸、形状相同的板形结构，其中一个第一子磁芯411设置于基板100的第一板面101上，另一个第一子磁芯411设置于基板100的第二板面102上。
可以理解，为了保证螺旋管型结构内磁导率的均衡，2个第一子磁芯411可以在基板100的两个相对设置的板面上对称设置。例如，2个第一子磁芯411在基板100的同一板面内的正投影相互重合。
上述电感结构10，将尺寸、形状相同的第一子磁芯411对称地设置于基板100中相对设置的两个相对设置的板面上，装配难度较低，便于提高电感结构10整体结构的均衡性。
图5(a)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图。如图5(a)所示，图5(a)中示出的电感结构10与图4(b)中示出的电感结构10的不同之处在于，第一子磁芯411部分地嵌入基板100内。
上述电感结构10，一方面，能够在电感结构10的成型过程中，实现第一子磁芯411在基板100上的快速定位，降低电感结构10成型过程的定位难度和成型难度，提高电感结构10的成型效率。另一方面，能够增大第一子磁芯411和基板100之间的接触面积，便于提高第一子磁芯411和基板100之间的结合强度，进而能够提高电感结构10的结构强度。
图5(b)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图。如图5(b)所示，图5(b)中示出的电感结构10与图4(b)中示出的电感结构10的不同之处在于，第一子磁芯411完全地嵌入基板100内，且第一子磁芯411的外表面与基板100的板面平齐。其中，第一子磁芯411的外表面是指第一子磁芯411相对于基板100裸露在外的表面。
上述电感结构10，由于第一子磁芯411完全地嵌入基板100内，合理布置第一子磁芯411的位置，无需占用额外的厚度，进一步实现电感结构10的轻薄化、小型化和集成化。
图5(c)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图。如图5(c)所示，图5(c)中示出的电感结构10与图4(b)中示出的电感结构10的不同之处在于，第一子磁芯411的数量为多对，且多对第一子磁芯411的形状、尺寸相同。
在本申请一些实现方式中，多对第一子磁芯411成对地、对称地分布于基板100相对设置的第一板面101和第二板面102上。上述电感结构10，合理设置第一子磁芯411的数量和位置，便于保证电感结构10性能的均衡性。
在可替换的其他一些实现方式中，多对第一子磁芯411大致均衡地分布于基板100相对设置的第一板面101和第二板面102上，本申请对此不作具体限定。
在本申请其他一些实施例中，第一磁芯410包括第二子磁芯412。第二子磁芯412穿过基板100，并贯穿基板100的板面。螺旋管型结构内部的基板100上开设有与板面垂直的安装槽，第二子磁芯412设置于基板100上的安装槽内。图6(a)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图。如图6(a)所示，图6(a)中示出的电感结构10与图4(b)中示出的电感结构10的不同之处在于，第二子磁芯412相对于基板100的布局方式与第一子磁芯411相对于基板100的布局方式不同：第一子磁芯411沿着基板100的板面延伸，第二子磁芯412沿着垂直于基板100的板面的平面延伸。
在本申请一些实现方式中，如图6(a)所示，基板100上的安装槽贯穿基板100的至少一个板面。例如，安装槽为开设于其中一个板面上的盲槽，再例如，安装槽为贯穿基板100的两个相对设置的板面的通槽，本申请对此不作具体限定。可以理解，任何能够稳定安装第二子磁芯412的安装槽均在本申请的保护范围之内，本申请对此不作具体限定。
上述电感结构10，第二子磁芯412贯穿基板100的两个相对设置的板面，合理布置第二子磁芯412，使得第二子磁芯412无需占用额外的厚度(也即z轴方向上的尺寸)空间，进一步实现电感结构10的轻薄化、小型化和集成化。
图6(b)示出了本申请一些实施例中电感结构10沿着图4(a)中B-B剖面的剖视图。如图6(b)所示，在本申请一些实施例中，电感结构10中的第一磁芯410可以是第一子磁芯411和第二子磁芯412的组合。其中，第一子磁芯411可以是前述第一子磁芯411中的至少一种，第二子磁芯412可以是前述第二子磁芯412中的至少一种，也即前述至少一种第一子磁芯411和前述至少一种第二子磁芯412的组合均在本申请的保护范围之内，本申请对此不作具体限定。
可以理解，图4(b)至图6(b)仅示出了本申请部分实施例中的第一磁芯410，以上各种实施例及各种实现方式的拆分、删减与组合也在本申请的保护范围之内，对此不作具体限定。
可以理解，图4(b)至图6(b)示出了本申请一些实施例中，在螺旋管型结构的横截面视角内的第一磁芯410。为了更清楚地显示第一磁芯410与螺旋管型结构的相对尺寸和相对位置，下面将结合其他视角的附图进一步描述电感结构10中的第一磁芯410。
为了保证第一磁芯410对螺旋管型结构的磁导率的均衡调整，在本申请一些实施例中，第一磁芯410从螺旋管型结构的两端穿出。图7(a)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了一些第一磁芯410的分布区域S2。如图7(a)所示，浅灰色矩形区域表征的是螺旋管型结构的长度区域S1。其中，第一边界线l11和第二边界线l12表征的是长度区域S1在线圈长度方向上的边界。深灰色矩形区域表征的是第一磁芯410的投影区域S2。其中，第一端部线l21和第二端部线l22表征的是投影区域S2在线圈长度方向上的边界。如图7(a)所示，第一端部线l21凸出于第一边界线l11，第二端部线l22凸出于第二边界线l12。
如图7(a)所示，第一磁芯410的投影区域避开金属化孔200的投影区域。在本申请一些实现方式中，图7(a)中的第一磁芯410可以是图4(b)中的第一子磁芯411，或者，图7(a)中的第一磁芯410可以是图5(b)中的第一子磁芯411。
图7(b)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了另外一些第一磁芯410的分布区域S2。与图7(a)中的第一磁芯410的不同之处在于，图7(b)中的第一磁芯410的数量为多个，且至少两个第一磁芯410沿着基板100的板面依次并列分布。且对于每个第一磁芯410而言，第一端部线l21凸出于第一边界线l11，第二端部线l22凸出于第二边界线l12。
在本申请一些实现方式中，图7(b)中的第一磁芯410可以是图5(c)中的第一子磁芯411。在本申请其他一些实现方式中，图7(b)中的第一磁芯410可以是图6(a)中的第二子磁芯412，或者，图7(b)中的第一磁芯410可以是图6(b)中的第一子磁芯411和第二子磁芯412，本申请对此不作具体限定。在此将不展开描述。
在本申请一些实施例中，第一磁芯410平行于第一平面布置，其中，第二平面为经过螺旋管型结构的中心线的平面。
在本申请一些实施例中，第一平面平行于基板100的板面。
在本申请一些实施例中，第一磁芯410在第一平面上的正投影相互重合。
继续参阅图5(a)和图5(b)可知，在本申请一些实施例中，电感结构10还包括第一绝缘层500。其中，第一绝缘层500位于第一子磁芯411和与第一子磁芯411位于基板100同一侧的螺旋管型结构之间。也即，第一绝缘层500设于螺旋管型结构内部，并位于第一子磁芯411和螺旋管型结构中该第一子磁芯411相邻的部分之间。
为了降低第一绝缘层500的成型难度，在其他一些实现方式中，第一绝缘层500不仅设于螺旋管型结构内部，并位于第一子磁芯411和螺旋管型结构中该第一子磁芯411相邻的部分之间。第一绝缘层500还能够沿着基板100的板面由螺旋管型结构内部延伸至外部。
在本申请一些实施例中，第一绝缘层500的材质可以是聚酰亚胺(Polyimide，PI)、苯并环丁烯(Benzocyclobutene，BCB)、聚对苯撑苯并双噁唑(Poly(p-phenylene-2,6-benzoxazole)，PBO)、氧化硅(Silica)(例如，二氧化硅(Silicon dioxide，SiO2))和氮化硅(Silicon Nitride，SiN)中的任一种，本申请对此不作具体限定。
图8(a)示出了本申请一些实施例中图4(b)中SM区域的局部放大图。图8(b)示出了本申请另外一些实施例中图4(b)中SM区域的局部放大图。下面将结合图8(a)和图8(b)对两种可能的金属化孔200进行描述。
如图8(a)所示，在本申请一些实现方式中，当电感结构10中包括第一绝缘层500时，金属孔200的端部与第一绝缘层500背向基板100的表面平齐，布线300的端部与金属化孔200的端部相接。不难理解，当电感结构10中不包括第一绝缘层500时，金属孔200的端部与基板100的板面平齐，布线300的端部与金属化孔200的端部相接。
如图8(b)所示，在本申请一些实现方式中，当电感结构10中包括第一绝缘层500时，金属孔200的端部凸出于第一绝缘层500背向基板100的表面，布线300的端部与金属化孔200的端部相接。不难理解，当电感结构10中不包括第一绝缘层500时，金属孔200的端部凸出于基板100的板面，布线300的端部与金属化孔200的端部相接。
在描述电感结构10的具体结构以后，下面将结合应用场景1中的电感结构10的仿真结果描述本申请提供的电感结构10的性能，其中，表1对应的电感结构10占据的板面尺寸分别为500μm*700μm、600μm*1080μm、1200μm*1440μm和2000μm*1680μm。
表1电感结构10的性能一
尺寸(μm*μm) 电感感值(nH) Q值
500*700 16@50MHz 195@500MHz
600*1080 68@50MHz 81@350MHz
1200*1440 180@25MHz 62@100MHz
2000*1680 330@25MHz 46@100MHz
如表1所示，在电感结构10占据的板面尺寸为2000μm*1680μm时，应用频率为25MHz时，电感结构10的电感感值可达330nH(高于100nH)。在电感结构10占据的板面尺寸为500*700时，应用频率为500MHz时，Q值可达195(高于100)。
应用场景2
在其他一些应用场景中，为了进一步提高本申请中的电感结构10的电感感值和Q值。本申请所提供的电感结构10中的磁芯400除了包括位于螺旋管型结构内部的第一磁芯410以外，还包括位于螺旋管型结构外的第二磁芯420。
图9(a)示出了本申请另外一些实施例中电感结构10的立体图。图9(b)示出了本申请另外一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图。如图9(a)和图9(b)所示，在本申请一些实施例中，磁芯400除了包括第一磁芯410以外，还包括第二磁芯420，且第二磁芯420螺旋管型结构设于螺旋管型结构的外部。
继续参阅图9(b)，在本申请一些实施例中，第二磁芯420包括第三子磁芯421。其中，第三子磁芯421位于螺旋管型结构的外部，同时还位于基板100的外部。例如，第三子磁芯421设于布线300上。
继续参阅图9(a)和图9(b)，在本申请一些实施例中，电感结构10还包括第二绝缘层600。其中，第二绝缘层600设于第三子磁芯421和螺旋管型结构中与该第三子磁芯421相邻的部分之间。其中，第二绝缘层600和第一绝缘层500的材质及成型方式相同，在此不作重复描述。
在本申请一些实施例中，第三子磁芯421为平行于板面的板形结构。则每个第二绝缘层600分别设置于布线300与第三子磁芯421之间。
在本申请一些实施例中，第二磁芯420相对于螺旋管型结构的中心线成对对称地设于螺旋管型结构的外部。
图10(a)示出了本申请一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图。如图10(a)所示，图10(a)中示出的电感结构10与图9(b)中示出的电感结构10的不同之处在于，第三子磁芯421的数量为多对，且多对第三子磁芯421的形状、尺寸相同。
在本申请一些实现方式中，多对第三子磁芯421成对地、对称地分布于基板100相对设置的第一板面101和第二板面102上的布线300上。上述电感结构10，合理设置第三子磁芯421的数量和位置，便于保证电感结构10性能的均衡性。
在可替换的其他一些实现方式中，多对第三子磁芯421大致均衡地分布于基板100相对设置的第一板面101和第二板面102上，本申请对此不作具体限定。
在本申请其他一些实施例中，第二磁芯420包括第四子磁芯422。螺旋管型结构外部的基板100上开设有与板面垂直的安装槽，第四子磁芯422设置于基板100上的安装槽内。图10(b)示出了本申请一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图。图10(c)示出了本申请一些实施例中电感结构10沿着图9(a)中C-C剖面的剖视图。
如图10(b)和图10(c)所示，图10(b)中示出的电感结构10与图9(b)中示出的电感结构10的不同之处在于，第四子磁芯422相对于基板100的布局方式与第三子磁芯421相对于基板100的布局方式不同：第一子磁芯411沿着基板100的板面延伸，第二子磁芯412沿着垂直于基板100的板面的平面延伸。图10(b)中示出的电感结构10与图6(a)中示出的电感结构10的不同之处在于，第四子磁芯422相对于基板100的布局方式与第二子磁芯412相对于基板100的布局位置不同：第四子磁芯422布局于螺旋管型结构外部的基板100上，第二子磁芯412布局于螺旋管型结构内部的基板100上。
在本申请一些实现方式中，基板100上的安装槽贯穿基板100的至少一个板面。例如，如图10(c)所示，安装槽为开设于其中一个板面上的盲槽，再例如，如图10(b)所示，安装槽为贯穿基板100的两个相对设置的板面的通槽，本申请对此不作具体限定。可以理解，任何能够稳定安装第四子磁芯422的安装槽均在本申请的保护范围之内，本申请对此不作具体限定。
上述电感结构10，第四子磁芯422贯穿基板100的两个相对设置的板面，合理布置第四子磁芯422，使得第四子磁芯422无需占用额外的厚度(也即z轴方向上的尺寸)空间，进一步实现电感结构10的轻薄化、小型化和集成化。
为了保证第二磁芯420对螺旋管型结构的磁导率的均衡调整，在本申请一些实施例中，第二磁芯420的两端凸出于螺旋管型结构的两端。图11(a)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了一些第二磁芯420的分布区域S3。如图11(a)所示，浅灰色矩形区域表征的是螺旋管型结构的长度区域S1。其中，第一边界线l11和第二边界线l12表征的是长度区域S1在线圈长度方向上的边界。深灰色矩形区域表征的是第二磁芯420的投影区域S3。其中，第三端部线l31和第四端部线l32表征的是投影区域S3在线圈长度方向上的边界。如图11(a)所示，第三端部线l31凸出于第一边界线l11，第四端部线l32凸出于第二边界线l12。
如图11(a)所示，第二磁芯420的投影区域避开金属化孔200的投影区域。在本申请一些实现方式中，图11(a)中的第二磁芯420可以是图9(b)中的第三子磁芯421，或者，图11(a)中的第二磁芯420可以是图10(b)中的第四子磁芯422，再或者，图11(a)中的第二磁芯420可以是图10(c)中的第四子磁芯422。在此将不展开描述。
图11(b)示出了本申请一些实施例中电感结构10中螺旋管型结构的俯视图，其中还示出了另外一些第二磁芯420的分布区域S3。与图11(a)中的第二磁芯420的不同之处在于，图11(b)中的第二磁芯420投影区域覆盖了至少部分金属化孔200的投影区域。
结合图10(a)至图11(b)不难发现，第二磁芯420相对于螺旋管型结构的相对尺寸和设置方式可参考第一磁芯410相对于螺旋管型结构的设置方式，其区别为第二磁芯420位于螺旋管型结构的外部，第一磁芯410位于螺旋管型结构的内部，在此将不做一一描述。
在本申请一些实施例中，第二磁芯420平行于第二平面布置，其中，第二平面为经过螺旋管型结构的中心线的平面。
在本申请一些实施例中，第二平面平行于基板100的板面。
在本申请一些实施例中，第二磁芯420在第二平面上的正投影相互重合。
在描述电感结构10的具体结构以后，下面将结合电感结构10的仿真结果描述本申请提供的电感结构10的性能，其中，表1对应的电感结构10占据的板面尺寸分别为900μm*720μm、600μm*1680μm、1000μm*1680μm、1700μm*1560μm和2000μm*1680μm。
表2电感结构10的性能二
尺寸(μm*μm) 电感感值(nH) Q值
900*720 68@50MHz 48@350MHz
600*1680 330@25MHz 34@100MHz
1000*1680 640@25MHz 32@100MHz
1700*1560 840@25MHz 26@100MHz
2000*1680 1300@7.9MHz 22@50MHz
如表2所示，在电感结构10占据的板面尺寸为2000μm*1680μm时，应用频率为7.9MHz时，电感结构的电感感值可达1300nH(高于100nH)。在电感结构10占据的板面尺寸为900*720时，应用频率为350MHz时，Q值可达48。由此可见，图9(a)和图9(b)示出的电感结构10在晶圆级工艺上实现了μH级的电感感值，但Q值相对较低，适用于对Q值要求不高，但需要较高感值的应用场景。
应用场景3
在其他一些应用场景中，为了提高本申请中的电感结构10的电感感值和Q值。本申请所提供的电感结构10中的磁芯400包括位于螺旋管型结构外的第二磁芯420。可以理解，该应用场景中的第二磁芯420与前个应用场景中的第二磁芯420相同，在此将不作赘述。上述电感结构10不需要破坏晶圆衬底的整体结构，提高晶圆衬底的可靠性。
可以理解，本申请中的电感结构(包括但不限于应用场景1、应用场景2和应用场景3)能够运用于各种应用场景。在一些应用场景中，本申请中的电感结构可与其他集成无源器件组成电路，作为集成电路。在其他一些应用场景中，本申请中的电感结构可通过晶片键合(Wafer Bonding，WB)技术与其他功能的有源芯片集成，作为有源芯片的匹配电路或外围电路。在另外一些应用场景中，本申请中的电感结构还可应用于手机、电脑、可穿戴设备等具有电感需求及小型化需求的电子设备。在另外一些应用场景中，本申请中的电感结构还可应用于无线产品的匹配或滤波等场景，以满足多种电路设计的需求。在另外一些应用场景中，由于具有极高的一致性和精度，本申请中的电感结构也可以作为单独的分立电感器使用。可以理解，上述应用场景仅为本申请中电感结构所适用的应用场景的部分示例，本申请中的电感结构还可以适用于其他应用场景，本申请对此不作具体限定。
在描述完应用场景1、应用场景2和应用场景3对应的电感结构10以后，下文将简要描述本申请中电感结构10的成型方法。
图12示出了本申请适用于应用场景1的一些实施例中电感结构10的成型方法的流程图。下面将结合图12介绍本申请提供的图4(b)中的电感结构10的成型方案。具体地，如图12所示，本申请提供的电感结构10的成型方案包括以下步骤：
框S1201：在基板100的第一板面101和第二板面102上成型第一磁芯410。
在本申请一些实施例中，在基板100的第一板面101和第二板面102上制作预设厚度的磁性层，并通过刻蚀磁性层，以去除不需要的磁性材料，进而得到预设形状的第一磁芯410。其中，磁性层的成型方式包括在基板100的第一板面101和第二板面102上沉积、粘贴和涂覆磁性材料，以形成磁性层。其中，磁性层的预设厚度的尺寸范围为20μm～30μm。第一磁芯410的预设形状可以是矩形，条形或者格栅形中的任意一种，本申请对此不作具体限定。
在本申请其他一些实施例中，在基板100的第一板面101和第二板面102上设置光刻膜，随后在光刻膜和板面上沉积、粘贴和涂覆磁性材料，形成磁性层。随后撕除光刻膜，以去除不需要的磁性材料，进而得到第一磁芯410。其中光刻膜可以是通过刻蚀得到的，与第一磁芯410形状互补的防护膜。
图13(a)示出了本申请一些实施例中电感结构10对应于框S1201的结构示意图。其中，基板100的厚度范围为350μm～400μm，例如，基板100的厚度尺寸为380μm。第一磁芯410的厚度范围为25μm～50μm，例如，第一磁芯410的厚度尺寸为30μm。在本申请一些实施例中，第一磁芯410的相对磁导率大于1000。其中相对磁导率的基准磁导率为结构尺寸相同且不包括磁芯400的电感结构10”的磁导率。
框S1202：在第一磁芯410和第一磁芯410周围的基板100的第一板面101和第二板面102上成型第一绝缘层500，得到第一预制品。
在本申请一些实施例中，第一绝缘层500的成型方式可以是在第一磁芯410和第一磁芯410周围的基板100的第一板面101和第二板面102上成型第一绝缘层500。其中，第一绝缘层500的材质可以是PI、BCB、PBO、SiC和SiN中的任意一种，本申请对此不作具体限定。
在本申请一些实施例中，当第一绝缘层500的材质为PI、BCB和PBO等有机材料时，采用旋涂的方式在第一磁芯410和第一磁芯410周围的基板100的第一板面101和第二板面102上成型第一绝缘层500。
在本申请一些实施例中，当第一绝缘层500的材质为SiC和SiN等无机材料时，采用沉积的方式在第一磁芯410和第一磁芯410周围的基板100的第一板面101和第二板面102上成型第一绝缘层500。
图13(b)示出了本申请一些实施例中电感结构10对应于框S1202的结构示意图。在本申请一些实现方式中，第一绝缘层500的厚度范围为2μm～20μm。例如，第一绝缘层500的厚度为5μm。
框S1203：在第一预制品上打出穿过基板100和第一绝缘层500的通孔201，且通孔201分为两排，并分布于第一磁芯410相对的两侧。
图13(c)示出了本申请一些实施例中电感结构10对应于框S1203的结构示意图。在本申请一些实现方式中，通孔201孔径范围为45μm～55μm。例如，通孔201孔径为50μm。在本申请一些实现方式中，同一排通孔201中相邻两通孔201中心线之间的间距范围为55μm～60μm。在本申请其他可替换的一些实现方式中，同一排通孔201中相邻两通孔201中心线之间的间距范围为55μm～90μm。例如，同一排中相邻两通孔201中心线之间的间距为70μm。
框S1204：金属化通孔201，得到金属化孔200。
在本申请一些实施例中，通孔201的金属化工艺可以是电镀、溅射和蒸镀等方式中的任一种，本申请对此不作具体限定。在本申请一些实现方式中，可通过金属材料将整个通孔201填充满，在本申请可替换的其他一些实现方式中，可通过金属材料涂满整个通孔201的孔壁。
图13(d)示出了本申请一些实施例中电感结构10对应于框S1204的结构示意图。由于结构与上文中的描述相同，在此将不作赘述。
框S1205：成型两组布线300。
具体地，两组布线300位于基板100相对的两侧的第一绝缘层500上，且两组布线300中的布线300交错连接两排金属化孔200的两端，以使得金属化孔200和两组布线300共同形成螺旋管型结构。
在本申请一些实施例中，在第一磁芯410背向基板100的表面成型电镀层，随后通过光刻电镀层，去除不需要的电镀材料，成型布线300。
图13(e)示出了本申请一些实施例中电感结构10对应于框S1205的结构示意图。在本申请一些实现方式中，布线300的厚度范围为2μm～10μm。例如，布线300的厚度为5μm。
图14示出了本申请适用于应用场景2的一些实施例中电感结构10的成型方法的流程图。下面将结合图14介绍本申请提供的图9(b)中电感结构10的成型方案。具体地，如图14所示，本申请提供的电感结构10的成型方案包括以下步骤：
框S1401：在基板100的第一板面101和第二板面102上成型第一磁芯410。框S1401与框S1201相同，在此将不作赘述。
框S1402：在第一磁芯410和第一磁芯410周围的基板100的第一板面101和第二板面102上成型第一绝缘层500，得到第一预制品。框S1402与框S1202相同，在此将不作赘述。
框S1403：在第一预制品上的打出穿过基板100和第一绝缘层500的通孔201，且通孔201分为两排，并分布于第一磁芯410相对的两侧。框S1403与框S1203相同，在此将不作赘述。
框S1404：金属化通孔201，得到金属化孔200。框S1404与框S1204相同，在此将不作赘述。
框S1405：成型两组布线300。框S1405与框S1205相同，在此将不作赘述。
框S1406：在布线300和第一绝缘层500上成型第二绝缘层600。可以理解，第二绝缘层600和第一绝缘层500的成型方式相同，具体可参考框S1402，在此将不作赘述。
图15(a)示出了本申请一些实施例中电感结构10对应于框S1406的结构示意图。
框S1407：在第二绝缘层600上成型第二磁芯420。可以理解，第二磁芯420和第一磁芯410的成型方式相同，具体可参考框S1401，在此将不作赘述。
图15(b)示出了本申请一些实施例中电感结构10对应于框S1202的结构示意图。在本申请一些实施例中，在第二绝缘层600上制作预设厚度的磁性层，并通过刻蚀得到预设形状的第二磁芯420。其中，第二磁芯420的预设厚度的尺寸范围可以为20μm～30μm。第二磁芯420的预设形状可是的矩形，条形或者格栅形中的任意一种，本申请对此不作具体限定。
除此之外，本申请还提供了一种晶圆。其中，晶圆是指硅半导体集成电路制作所用的硅晶片。晶圆包括若干个待切割区，待切割区上可加工制作成各种电路元件结构，而成为有特定电性功能的芯片。
图16(a)示出了本申请一些实施例中晶圆2的结构示意图。图16(b)示出了图16(a)中SN区域的局部放大图。结合图16(a)和图16(b)可知，在本申请一些实施例中，晶圆2包括至少一个待切割区21。至少一个待切割区21中的至少部分待切割区21包括前述任意一种电感结构10，在将不作赘述。可以理解，前述任意一种指的是适应于应用场景1、应用场景2和应用场景3中的任意一种电感结构10，后文将不作一一赘述。
本申请一些实现方式中，晶圆2中的部分待切割区21中包括电感结构10。本申请其他一些实现方式中，晶圆2中的全部待切割区21中包括前述任意一种电感结构10。
除此之外，本申请还提供了一种第一裸片。其中，第一裸片是指沿着待切割区的边界从晶圆上切割下来的部分硅晶片。可以理解，第一裸片为从晶圆上切割下的，包括有集成电路的硅晶片。
图17(a)示出了本申请一些实施例中第一裸片3的结构示意图。图17(b)示出了本申请另外一些实施例中第一裸片3的结构示意图。结合图17(a)和图17(b)可知，在本申请一些实施例中，第一裸片3包括至少一个分区31，至少一个分区31中的至少部分分区31包括前述任意一种电感结构10，在将不作赘述。
本申请一些实现方式中，如图17(a)所示，第一裸片3中的每个分区31中都包括前述任意一种电感结构10。
本申请其他可替换的一些实现方式中，第一裸片3包括多个分区31，其中部分分区31中包括前述任意一种电感结构10，其他分区31中可以集成电容器等其他结构，本申请对此不作展开描述。
本申请其他可替换的一些实现方式中，如图17(b)所示，第一裸片3包括多个分区31，其中部分分区31中包括前述任意一种电感结构10，其他分区31用于设置其他元器件，例如电容器等，本申请对此不作具体限定。
除此之外，本申请还提供了一种芯片，且芯片包括至少一个第一裸片。可以理解，当芯片中包括多个第一裸片3时，多个第一裸片3的结构可以不尽相同，本申请对此不作具体限定。
其中，裸片可以是IPD结构。图17(c)示出了本申请一些实施例中IPD 1的原理图。如图17(c)所示，本申请提供一种无源低通滤波器，该无源低通滤波器的电路包括两个电感结构10和两个电容结构20。图17(d)示出了本申请一些实施例中IPD 1的立体图。图17(e)示出了本申请一些实施例中IPD 1的俯视图。如图17(d)所示，在本申请一些实施例中，IPD 1中包括2个电感结构10和两个电容结构20，且整个IPD 1占据的板面尺寸约为2000μm*1500μm。其中，IPD 1占据的板面尺寸是指IPD 1在板面内的投影所占据的矩形轮廓的尺寸，板面与xoy平面平行。同时根据图17(e)不难发现，IPD 1中不仅包括2个电感结构10和两个电容结构20，还包括若干个空白区域30。基于此，IPD 1中的空白区域30可以布置其他功能的器件，以使得电感结构10和电容结构20可通过晶片键合技术与其他功能的有源芯片进行集成。
图18(a)示出了本申请一些实施例中芯片4的结构示意图。图18(b)示出了本申请另外一些实施例中芯片4的结构示意图。图18(c)示出了本申请其他一些实施例中芯片4的结构示意图。结合图18(a)、图18(b)和图18(c)可知，在本申请一些实施例中，芯片4包括至少一个裸片，至少一个裸片中的至少部分裸片为前述任意一种裸片3。
芯片4中的所有裸片均为第一裸片3。如图18(a)所示，在本申请一些实施例中，芯片4中包括至少一个前述的任意一种第一裸片3。可以理解，本申请对第一裸片3的数量不作具体限定。
在本申请一些实施例中，芯片4中的部分裸片为第一裸片3，其他裸片为第二裸片3'，且第二裸片3'中不包括电感结构10。
在本申请一些实现方式中，芯片4中的第一裸片3和第二裸片3'并列分布于同一平面内。如图18(b)所示，芯片4中包括一个第一裸片3，和三个第二裸片3'，且一个第一裸片3和三个第二裸片3'并列分布于同一平面内。
在本申请一些实现方式中，芯片中的第一裸片和第二裸片层式叠合分布。如图18(c)所示，芯片4中包括一个第一裸片3，和三个第二裸片3'，且一个第一裸片3和三个第二裸片3'层式叠合分布。可以理解，本申请对第一裸片3和第二裸片3'的叠合顺序不作具体限定。
除此之外，本申请还提供一种SIP(System In a Package，系统级封装)器件。其中，SIP器件是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。SIP器件是采用不同芯片进行并排或叠加的封装方式封装后得到的芯片组。
除此之外，本申请还提供了一种电子设备。电子设备包括上述任意一种芯片，本申请对此不作展开描述。
需要说明的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上由特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。虽然本申请的描述将结合一些实施例一起介绍，但这并不代表此申请的特征仅限于该实施方式。恰恰相反，结合实施方式作申请介绍的目的是为了覆盖基于本申请的权利要求而有可能延伸出的其它选择或改造。为了提供对本申请的深度了解，以下描述中将包含许多具体的细节。本申请也可以不使用这些细节实施。此外，为了避免混乱或模糊本申请的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“外侧”、“内侧”、“周向”、“径向”、“轴向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连接”、“贴合”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (16)

1.一种电感结构(10)，其特征在于，所述电感结构(10)包括：
基板(100)；
多个金属化孔(200)，每个所述金属化孔(200)穿过所述基板(100)，并贯穿所述基板(100)的两个相对设置的板面；
布线(300)，所述布线(300)分为两组分别布局于所述基板(100)的两个相对设置的板面上，所述布线(300)的端部与所述金属化孔(200)的端部相接，以与所述金属化孔(200)共同构成螺旋管型结构；
磁芯(400)，所述磁芯(400)设于所述螺旋管型结构的内部或外部。
2.根据权利要求1所述的电感结构(10)，其特征在于，所述磁芯(400)包括第一磁芯(410)，且所述第一磁芯(410)设于所述螺旋管型结构的内部。
3.根据权利要求2所述的电感结构(10)，其特征在于，所述第一磁芯(410)包括第一子磁芯(411)，且所述第一子磁芯(411)位于所述布线(300)与所述基板(100)之间。
4.根据权利要求3所述的电感结构(10)，其特征在于，所述第一子磁芯(411)设于所述基板(100)的板面上。
5.根据权利要求3或4所述的电感结构(10)，其特征在于，所述电感结构(10)还包括：
第一绝缘层(500)，所述第一绝缘层(500)设于所述第一子磁芯(411)和与所述第一子磁芯(411)位于所述基板(100)同一侧的所述螺旋管型结构之间。
6.根据权利要求2至5中任一项所述的电感结构(10)，其特征在于，所述第一磁芯(410)包括第二子磁芯(412)，所述第二子磁芯(412)穿过所述基板(100)，并贯穿所述基板(100)的两个相对设置的板面。
7.根据权利要求1至6中任一项所述的电感结构(10)，其特征在于，所述磁芯(400)还包括第二磁芯(420)，且所述第二磁芯(420)设于所述螺旋管型结构的外部。
8.根据权利要求7所述的电感结构(10)，其特征在于，所述第二磁芯(420)包括第三子磁芯(421)，所述第三子磁芯(421)位于所述基板(100)外部。
9.根据权利要求8所述的电感结构(10)，其特征在于，所述电感结构(10)还包括：
第二绝缘层(600)，所述第二绝缘层(600)设于所述第三子磁芯(421)和与所述第三子磁芯(421)位于所述基板(100)同一侧的所述螺旋管型结构之间。
10.根据权利要求7至9中任一项所述的电感结构(10)，其特征在于，所述第二磁芯(420)包括第四子磁芯(422)，所述第四子磁芯(422)穿过所述基板(100)，并贯穿所述基板(100)的两个相对设置的板面。
11.一种晶圆，其特征在于，所述晶圆包括至少一个待切割区，至少一个所述待切割区中的至少部分所述待切割区包括如权利要求1至10中任一项所述的电感结构(10)。
12.一种裸片，其特征在于，所述裸片包括至少一个分区，至少一个所述分区中的至少部分所述分区包括如权利要求1至10中任一项所述的电感结构(10)。
13.一种芯片，其特征在于，所述芯片包括至少一个裸片，至少一个所述裸片中的至少部分所述裸片为权利要求12中所述的裸片。
14.根据权利要求13所述的芯片，其特征在于，至少一个所述裸片具体包括至少两个所述裸片，至少两个所述裸片层式叠合分布。
15.根据权利要求14所述的芯片，其特征在于，至少一个所述裸片具体包括至少两个所述裸片，至少两个所述裸片并列分布。
16.一种电子设备，其特征在于，所述电子设备包括至少一个如权利要求13至15中任一项所述的芯片。
CN202210474660.8A 2022-04-29 2022-04-29 电感结构、晶圆、裸片、芯片及电子设备 Pending CN117012500A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210474660.8A CN117012500A (zh) 2022-04-29 2022-04-29 电感结构、晶圆、裸片、芯片及电子设备
PCT/CN2023/075739 WO2023207259A1 (zh) 2022-04-29 2023-02-13 电感结构、晶圆、裸片、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210474660.8A CN117012500A (zh) 2022-04-29 2022-04-29 电感结构、晶圆、裸片、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN117012500A true CN117012500A (zh) 2023-11-07

Family

ID=88517202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210474660.8A Pending CN117012500A (zh) 2022-04-29 2022-04-29 电感结构、晶圆、裸片、芯片及电子设备

Country Status (2)

Country Link
CN (1) CN117012500A (zh)
WO (1) WO2023207259A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088215B1 (en) * 2005-02-07 2006-08-08 Northrop Grumman Corporation Embedded duo-planar printed inductor
JP4867698B2 (ja) * 2007-02-20 2012-02-01 Ｔｄｋ株式会社 薄膜磁気デバイス及びこれを有する電子部品モジュール
US10064277B2 (en) * 2016-03-29 2018-08-28 Ferric, Inc. Integrated passive devices and assemblies including same
US10867740B2 (en) * 2017-11-30 2020-12-15 Qualcomm Incorporated Inductor apparatus and method of fabricating
CN110571025B (zh) * 2019-08-23 2021-02-12 西安理工大学 一种基于tsv垂直开关的可调磁芯tsv电感器
CN111584458B (zh) * 2020-04-02 2024-02-23 西安理工大学 一种结构紧凑的可调三维电感器

Also Published As

Publication number Publication date
WO2023207259A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
US8564382B2 (en) Miniaturized wide-band baluns for RF applications
CN111480229B (zh) 三维电感器-电容器装置和制备方法
US11290078B2 (en) Filter element
EP0932255A2 (en) MCM with high Q overlapping resonator
KR101492268B1 (ko) 반도체 디바이스용 인덕터와 그 제조 방법 및 반도체 디바이스의 형성 방법
US8143968B2 (en) Thin film balun
CN110959197B (zh) 分布式lc滤波器结构
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
US9147513B2 (en) Series inductor array implemented as a single winding and filter including the same
CN108631036B (zh) 单芯片正交3dB定向耦合器
US7893795B2 (en) Circuit device having inductor and capacitor in parallel connection
CN107710605B (zh) 互感耦合滤波器及无线保真WiFi模组
US9350316B1 (en) Wideband baluns and methods of their manufacture
KR100904594B1 (ko) 반도체 소자용 인덕터 및 그 제조 방법
CN117012500A (zh) 电感结构、晶圆、裸片、芯片及电子设备
CN205647456U (zh) 一种ipd低通滤波器
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
CN109361042B (zh) 一种频分器
JP4507508B2 (ja) インダクタ装置およびその製造方法
JP5374808B2 (ja) 可変受動デバイス及びこれを用いた半導体装置
CN109981067B (zh) 一种基于同轴硅通孔的三维集成无源滤波器
CN111446528B (zh) 基于立体电感的双层硅基滤波器
KR100593894B1 (ko) 튜닝 가능한 집적 수동 소자
JP2003283284A (ja) 平面化フィルタ
KR102213561B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication