KR100593894B1

KR100593894B1 - 튜닝 가능한 집적 수동 소자

Info

Publication number: KR100593894B1
Application number: KR1020040108028A
Authority: KR
Inventors: 김영훈; 김기중; 허대헌
Original assignee: 삼성전기주식회사
Priority date: 2004-12-17
Filing date: 2004-12-17
Publication date: 2006-06-28
Also published as: KR20060069036A

Abstract

본 발명은 수동소자를 집적시킨 집적 수동소자(IPD)에 관한 것이다. 본 발명은, 기판; 상기 기판 상면에 형성된 절연층; 상기 절연층 상에 형성된 하부금속층; 상기 하부금속층 상에 서로 분리되어 형성된 복수개의 유전체층; 상기 복수개의 유전체층 상에 각각 형성된 복수개의 상부금속층; 및 상기 복수개의 상부금속층 각각에 전기적으로 연결된 복수개의 본딩패드를 포함하여, 상기 복수개의 유전체층과 상기 복수개의 상부금속층은 각각 상기 하부금속층을 공통 전극으로 하는 복수개의 캐패시터를 형성하는 것을 특징으로 하는 튜닝 가능한 IPD를 제공한다. 본 발명에 따르면, IPD를 제작한 이후 IPD에 집적된 캐패시터의 캐패시턴스값을 재조정(튜닝)할 수 있는 효과가 있다.

집적 수동 소자(IPD), 캐패시터, 튜닝

Description

튜닝 가능한 집적 수동 소자{TUNABLE INTEGRATED PASSIVE DEVICE}

도 1은 종래의 IPD의 문제점을 설명하기 위한 매칭회로의 일례를 도시한 회로도이다.

도 2는 본 발명의 일실시형태에 따른 IPD의 평면도이다.

도 3은 도 2의 'A'영역을 X-X'선을 따라 절개한 단면도이다.

도 4는 도 2의 'A'영역을 Y-Y'선을 따라 절개한 단면도이다.

*도면의 주요부분에 대한 부호의 설명*

20 : IPD 21 : 기판

22 : 절연층 23a : 하부금속층

24 : 인덕터 25a-25e, 26a-26d : 상부금속층

27a-27i : 본딩패드 31a-31e : 캐패시터

32a-32e : 유전체층

본 발명은 수동소자를 집적시킨 집적 수동소자에 관한 것으로, 보다 상세하게는 집적 수동소자가 인쇄회로기판에 실장되는 경우 인쇄회로기판의 환경이나 와이어 본딩에 의하여 특성이 변화되는 캐패시터를 원하는 특성을 갖도록 튜닝할 수 있는 집적 수동소자에 관한 것이다.

최근 들어 전자제품의 경박 단소화와 전기적 고성능화를 위하여 수동소자에 대한 관심이 점차 증가하고 있다. 그 이유는 전자제품에 사용되는 수동소자의 수가 능동소자의 수에 비해 훨씬 더 많기 때문인데, 예를 들어 휴대용 이동통신 기기의 경우 능동소자의 개수에 대한 수동소자의 개수의 비가 20을 넘고 있다고 한다. 이와 같이 많은 수의 수동소자들이 현재는 대부분 개별형 부품(discrete component)의 형태로 기판의 표면에 실장되고 있어서 기판의 많은 면적을 차지할 뿐만 아니라 특히 고주파를 사용하는 전자제품의 경우 소자 간의 접속거리가 길어서 인덕턴스(inductance) 성분을 유발시킴으로써 전기적 성능을 저하시킨다. 또한, 납땜을 통해 접속해야 하는 수가 많아짐에 따라 제품의 신뢰성에 악영향을 끼칠 수 있는 것으로 알려져 있다.

이러한 단점을 해결하기 위해 최근 반도체 IC 공정을 이용하여 개별 수동소자를 집적시킨 형태의 집적 수동 소자(Integrated Passive Device : IPD, 이하 IPD라 약칭함)가 개발되어 활발하게 적용되고 있다. 상기 IPD는 일반적으로 알려진 반도체 IC 공정을 이용하여 복수의 수동소자를 집적시켜 소정 회로를 하나의 칩형태 로 제작한 것으로, 종래의 개별 소자 실장 방식의 수동소자에 비해 실장면적을 줄일 수 있고 공정 오차를 감소시킬 수 있는 장점이 있다.

그러나 상기 IPD는 집적된 수동소자의 값이 회로의 설계시 모두 결정되어 칩형태로 제작되므로, 이후 이 칩을 인쇄회로기판 등에 실장하는 경우 수동소자의 특성 변화가 발생하면 IPD의 설계부터 다시 진행되어야 하는 문제점이 있다.

예를 들어, 도 1에 도시된 것과 같은 저역 통과 필터 기능의 정합회로를 IPD로 제작하는 경우, 실리콘 기판 상에 상기 수동소자(C1 내지 C3 및 L1)가 도전형 패턴으로 제작된다. 이 때 IPD로 제작된 캐패시터(C1, C2)는 그라운드와 연결하기 위해 본딩패드와 IPD 외부의 그라운드 패턴을 와이어 본딩 방식으로 연결하게 된다.

상기 인덕터(L1)와 캐패시터(C3)는 IPD 내부에서 도전형 패턴으로 연결되므로 정확한 설계만 이루어진다면 IPD로 제작한 이후에도 크게 그 특성이 변하지 않고 원하는 값을 얻을 수 있다. 그러나 상기 캐패시터(C1, C2)는 IPD 외부의 그라운드 패턴과 와이어 본딩 방식을 이용하여 연결이 되므로 와이어의 인덕턴스, 그라운드 패턴 등에 의해 영향을 받아 그 특성이 설계시와 비교하여 비교적 크게 변동된다. 이러한 경우 상기 캐패시터(C1, C2)의 캐패시턴스값을 변경시켜야 하는데, 이미 제작된 IPD는 그 값을 변동시킬 수 없기 때문에 IPD의 설계부터 다시 진행되어야 한다.

따라서 당 기술분야에서는 IPD를 제작한 이후 발생할 수 있는 수동소자의 특성 변화, 특히 캐패시터의 특성변화에 따라 캐패시턴스값을 재조정(튜닝)할 수 있음으로써 IPD 설계의 자유도를 높일 수 있는 기술이 요구되고 있다.

본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출된 것으로, 그 목적은 IPD의 제작 이후에 와이어본딩 등을 통해 그 특성이 변경되는 캐패시터의 캐패시턴스값을 설계의 변경을 통해 다시 IPD를 제작하지 않고 원하는 캐패시턴스값으로 재조정할 수 있는 튜닝 가능한 집적 수동 소자를 제공하는데 있다.

상기 목적을 달성하기 위한 기술적 구성으로서, 본 발명은,

기판;

상기 기판 상면에 형성된 절연층;

상기 절연층 상에 형성된 하부금속층;

상기 하부금속층 상에 서로 분리되어 형성된 복수개의 유전체층;

상기 복수개의 유전체층 상에 각각 형성된 복수개의 상부금속층; 및

상기 복수개의 상부금속층 각각에 전기적으로 연결된 복수개의 본딩패드를 포함하여,

상기 복수개의 유전체층과 상기 복수개의 상부금속층은 각각 상기 하부금속 층을 공통 전극으로 하는 복수개의 캐패시터를 형성하는 것을 특징으로 하는 튜닝 가능한 집적 수동소자를 제공한다.

본 발명의 바람직한 실시형태에서, 상기 유전체층 서로 상이한 면적을 가지도록 형성함으로써 각 캐패시터의 캐패시턴스값을 서로 다르게 형성할 수 있다.

본 발명에 따른 집적 수동소자는 캐패시터에 관한 것으로, 이 캐패시터가 형성된 집적 수동소자에 함께 형성되는 인덕터와 같은 타 수동소자와 상기 하부금속층이 전기적으로 연결됨으로써 다양한 수동소자의 집적화를 이룰 수 있다.

본 명세서에서, '집적 수동소자(IPD)'라는 용어는 복수개의 수동소자를 집적하여 칩형태로 제작한 것을 지칭하며, '수동소자'라는 용어는 상기 IPD에 집적되는 캐패시터 또는 인덕터와 같은 개별 수동소자를 지칭한다.

이하, 첨부된 도면을 참조하여, 본 발명의 일실시형태에 따른 IPD를 보다 상세하게 설명한다. 본 발명에 대한 설명에서 참조되는 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.

도 2는 본 발명의 일실시형태에 따른 IPD를 도시한 평면도이다. 본 발명에 따른 IPD는 특히 캐패시터에 관한 것으로, 도 2의 참조부호 'A'로서 지시된 부분에 관한 것이다. 도 2를 참조하면, 본 발명의 일실시형태에 따른 IPD(20)는 기판(21); 상기 기판(21) 상면에 형성된 절연층(22); 상기 절연층(22) 상에 형성된 하부금속층(23a); 상기 하부금속층(23a) 상에 서로 분리되어 형성된 복수개의 유전체층(미도시); 상기 복수개의 유전체층 상에 각각 형성된 복수개의 상부금속층(25a-25e, 26a-26d); 및 상기 복수개의 상부금속층(25a-25e, 26a-26d) 각각에 전기적으로 연결된 복수개의 본딩패드(27a-27i)를 포함하여 구성된다.

이상과 같이 구성된 IPD(20)에서 상기 복수개의 유전체층과 상기 복수개의 상부금속층(25a-25e, 26a-26d)은 각각 상기 하부금속층(23a)을 공통 전극으로 하는 복수개의 캐패시터를 형성하게 된다. 즉, 상기 캐패시터는 각각의 상부금속층(25a-25e, 26a-26d)을 각각 전극으로 하고 하부금속층(23a)을 공통의 전극으로 하며, 상기 상부금속층(25a-25e, 26a-26d)과 하부금속층(23a) 사이에 각각 유전체층이 형성된 구조를 갖는 MIM(Metal-Insulator-Metal) 캐패시터이다.

상기 기판(21)은 Si가 주로 사용되며, Si 대신 반도체 공정에서 기판으로 사용되는 사파이어 또는 갈륨비소 등을 사용할 수도 있다. IPD의 제작공정에서 상기 기판은 웨이퍼 형태로 제작되며, 상기 웨이퍼 상에 복수개의 IPD를 형성한 후 개별 칩으로 분할된다.

상기 절연층(22)은 상기 기판(21) 상면 전체에 형성될 수 있다. 상기 절연층(22)은, IPD(20)에 형성된 수동소자(인덕터, 캐패시터) 및 그 연결 패턴으로부터 신호가 상기 기판(21)으로 누설되는 것을 방지하기 위한 것으로, 높은 저항을 갖는 절연물질로 이루어지는 것이 바람직하다.

상기 절연층(22) 상에 수동소자들이 형성된다. 본 발명은 특히 캐패시터에 관한 것으로, 상기 절연층(22) 상에 캐패시터의 일전극을 형성하는 하부금속층(23a)이 형성된다. 상기 절연층(22) 상에는 캐패시터를 형성하는 하부금속층(23a) 이외에 인덕터(24) 등이 형성될 수 있으며, 캐패시터의 하부금속층(23a)과 인덕터(24)는 도전성 연결패턴(23b)으로 전기적 연결이 이루어진다. 실제 IPD(20)의 제조공정에서, 상기 하부금속층(23a)과 인덕터(24) 및 연결패턴(23b)은 별도로 형성되는 것이 아니라, 상기 절연층(22) 상에 도전물질을 원하는 패턴으로 인쇄하여 한 번에 일체형으로 형성할 수 있다.

상기 하부금속층(23a)은 그 상면에 복수개의 유전체층과 이 유전체층 상에 형성된 상부금속층(25a-25e, 26a-26d)과 함께 복수개의 캐패시터를 형성하며, 상기 캐패시터의 공통전극이 된다. 즉 상기 하부금속층(23a)은 상기 복수개의 캐패시터의 일단을 하나의 노드에 전기적으로 연결한 형태로 구현한다.

상기 복수개의 유전체층은 상기 하부금속층(23a) 상에 서로 분리되어 형성된다. 상기 유전체층은 상기 하부금속층(23a) 및 상부금속층(25a-25e, 26a-26d) 사이에 형성된 것으로, 사용되는 재료의 유전율에 따라 캐패시터의 용량을 결정할 수 있다. 또한 복수개의 유전체층은 서로 그 면적이 상이하게 형성됨으로써 각 유전체층이 구성하는 복수개의 캐패시터의 캐패시턴스값을 서로 다르게 형성하는 것이 바 람직하다. 이 서로 다른 캐패시턴스값을 갖는 캐패시터를 선택적으로 사용함으로써 IPD에 사용되는 캐패시턴스값을 원하는 값으로 용이하게 조정할 수 있게 된다.

상기 복수개의 상부금속층(25a-25e, 26a-26d)은 상기 복수개의 유전체층 상에 각각 형성되는 것으로 각 캐패시터의 일전극을 형성한다. 상기 상부금속층(25a-25e, 26a-26d)은 유전체층의 상면으로부터 연장되어 본딩패드(27a-27i)와 전기적으로 연결될 수 있다.

이와 같이, 본 발명에 따른 IPD에서 캐패시터는 상기 하부금속층(23a)과 유전체층과 상부금속층(25a-25e, 26a-26d)이 순차적으로 적층된 형태를 갖는 MIM(Metal-Insulator-Metal) 캐패시터로 형성된다.

상기 본딩패드(27a-27i)는 상기 상부금속층(25a-25e, 26a-26d)과 전기적으로 연결된다. 본 발명에 따른 IPD(20)는 인쇄회로기판에 실장되어 사용되며, 이 때 상기 본딩패드(27a-27i)는 인쇄회로기판의 그라운드 패턴과 와이어 본딩 방식으로 연결됨으로써, 캐패시터의 일단을 그라운드에 전기적으로 연결하게 된다. 상기 본딩패드(27a-27b)는 와이어본딩 시 본딩 특성이 우수한 금속재료를 사용하여 형성될 수 있으며, 본딩 특성을 향상시키기 위해 둘이상의 다중층 구조로 형성될 수도 있다.

이상과 같이 구성된 본 발명의 일실시형태에 따른 IPD를 도 3 및 도 4를 참조하여 보다 상세하게 그 구조를 설명한다.

도 3은 도 2에서 'A'로 표시된 영역을 X-X'선을 따라 절개한 단면도이다. 도 3을 참조하면, 기판(21)의 상면 전면에 절연층(22)이 형성되고, 상기 절연층(22)의 상면에 하부금속층(23a)이 형성된다. 상기 하부금속층(23a)의 상부에 복수개의 유전체층(32a-32e)이 서로 분리되어 형성되며, 상기 복수개의 유전체층(32a-32e) 상에 각각 복수개의 상부금속층(25a-25e)이 형성된다. 이와 같은 구조에서, 하부금속층(23a)을 일전극으로 하고 상기 상부금속층(25a-25e)을 다른 하나의 전극으로 하는 복수개의 MIM(Metal-Insulator-Metal) 캐패시터(31a-31e)가 구현된다.

상기 복수개의 캐패시터(31a-31e)는 하부금속층(23a)을 공통전극으로 사용하므로 그 일단이 하나의 노드에 연결된 형태를 가지며, 상기 하부금속층(23a)이 IPD 내의 타 수동소자와 연결됨으로써 타 수동소자와 전기적으로 연결된다. 또한 상기 복수개의 캐패시터(31a-31e)는 상부금속층(25a-25e)을 각각의 개별 전극으로 사용하며, 상기 상부금속층(25a-25e)이 본딩패드와 전기적으로 연결되고 상기 본딩패드가 그라운드 패턴과 와이어본딩 됨으로써 타단이 그라운드에 연결될 수 있다. 각 캐패시터(31a-31e)는 그라운드와 연결되는 전극으로 각각 상부금속층(25a-25e)을 개별적으로 가지므로 선택적으로 그라운드와 연결될 수 있다. 예를 들어, 캐패시터(31a)의 상부금속층(25a)과 캐패시터(31b)의 상부금속층(25b)이 그라운드와 연결되면, 상기 캐패시터(31a)와 캐패시터(31b)는 병렬로 연결된 형태로 그라운드에 연결 된다. 타 캐패시터(31c-31e)는 그라운드와 연결되지 않으므로 회로에서 전기적인 영향을 끼치지 않는다.

특히 본 발명에 따른 IPD에서는, 각 유전체층(32a-32e)의 면적을 서로 상이하게 형성함으로써 각 캐패시터(31a-31e)의 캐패시턴스값을 서로 다르게 형성할 수 있다. 이와 같이, 각 캐패시터(31a-31e)를 서로 다른 캐패시턴스값을 갖도록 형성함으로써, 복수개의 캐패시터(31a-31e)를 선택적으로 사용하여 원하는 회로에서 필요한 적절한 캐패시턴스값을 조정할 수 있게 된다. 예를 들어, 상기 복수개의 캐패시터(31a-31e)의 캐패시턴스값을 1㎊, 2㎊, 3㎊, 4㎊, 5㎊을 갖도록 형성하면, 각 캐패시턴스값을 갖는 캐패시터를 선택적으로 그라운드에 연결함으로써 1㎊ 내지 15㎊의 범위에서 다양한 캐패시턴스값을 갖도록 조정할 수 있다. 본 발명의 이러한 특징은 IPD를 제작한 이후 캐패시턴스값을 변경하여야 하는 경우에 적절한 값의 캐패시터를 선택하여 그라운드에 연결함으로써 캐패시턴스값을 용이하게 변경할 수 있게 한다.

도 4는 도 2의 'A'영역을 Y-Y'선을 따라 절개한 단면도이다. 도 4는 하나의 캐패시터의 구조와 이 캐패시터가 와이어본딩을 위한 본딩패드에 연결된 구조를 도시한다. 도 4를 참조하면, 기판(21)의 상면 전면에 절연층(22)이 형성되고, 상기 절연층(22)의 상면에 하부금속층(23a)이 형성된다. 상기 하부금속층(23a)의 상부에 유전체층(32a)이 형성되며, 상기 유전체층(32a) 상에 상부금속층(25a)이 형성됨으로써 캐패시터(31a)가 형성된다.

본 발명의 일실시형태에서, 상기 캐패시터(31a)의 상부금속층(25a)을 본딩패드(27a)와 전기적으로 연결하기 위해, 상기 상부금속층(25a)은 상기 유전체층(32a) 상면에서 본딩패드(27a) 측으로 연장되도록 형성할 수 있다. 상기 연장된 상부금속층(25a)을 상기 절연층(22) 상에 형성된 별도의 금속층(49)의 상면 일부에 접촉시키고, 상기 금속층(49) 상면의 나머지 영역에 본딩패드(27a)를 형성함으로써 상기 상부금속층(25a)과 상기 본딩패드(27a)는 전기적으로 연결될 수 있다.

이상에서 설명한 상부금속층(25a)과 본딩패드(27a)를 전기적으로 연결시키는 구조는 본 발명에 채택될 수 있는 하나의 예시로서 설명된 것으로 본 발명은 이 연결구조에 의해 한정되지 않는다.

전술한 바와 같이 본 발명에 따른 IPD는 와이어본딩을 통해 그라운드로 연결되는 캐패시터를 일단이 공통으로 연결된 복수개의 캐패시터로 형성하는데 특징이 있다. 상기 복수개의 캐패시터의 캐패시턴스값을 서로 상이하게 형성하고 서로 다른 캐패시턴스값을 갖는 캐패시터를 선택적으로 그라운드에 연결함으로써, IPD를 제작한 이후 캐패시터의 캐패시턴스값을 변경하여야 하는 경우 IPD의 설계를 변경하여 다시 제작하지 않고서도 원하는 캐패시턴스값으로 재조정(튜닝)할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면, IPD의 제작 이후에 IPD에 집적된 캐패시터의 특성이 변경되는 경우, 설계의 변경을 통해 다시 IPD를 제작하지 않고서도 원하는 캐패시턴스값으로 조정할 수 있는 효과가 있다.

또한 본 발명에 따르면, 설계 변경을 통해 IPD를 제작하지 않고서 캐패시턴스값을 조정할 수 있으므로, IPD 설계자의 설계 자유도를 향상시키는 효과가 있다.

Claims

기판;

상기 기판 상면에 형성된 절연층;

상기 절연층 상에 형성된 하부금속층;

상기 하부금속층 상에 서로 분리되어 형성된 복수개의 유전체층;

상기 복수개의 유전체층 상에 각각 형성된 복수개의 상부금속층; 및

상기 복수개의 상부금속층 각각에 전기적으로 연결된 복수개의 본딩패드를 포함하여,

상기 복수개의 유전체층과 상기 복수개의 상부금속층은 각각 상기 하부금속층을 공통 전극으로 하는 복수개의 캐패시터를 형성하는 것을 특징으로 하는 튜닝 가능한 집적 수동소자.
제1항에 있어서,

상기 복수개의 유전체층은 그 면적이 서로 상이한 것을 특징으로 하는 튜닝 가능한 집적 수동소자.
제1항에 있어서,

상기 하부금속층은 상기 IPD에 형성된 타 수동소자와 연결된 것을 특징으로 하는 튜닝 가능한 집적 수동소자.