JP6158532B2 - 演算増幅回路 - Google Patents
演算増幅回路 Download PDFInfo
- Publication number
- JP6158532B2 JP6158532B2 JP2013036211A JP2013036211A JP6158532B2 JP 6158532 B2 JP6158532 B2 JP 6158532B2 JP 2013036211 A JP2013036211 A JP 2013036211A JP 2013036211 A JP2013036211 A JP 2013036211A JP 6158532 B2 JP6158532 B2 JP 6158532B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output terminal
- amplification stage
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 53
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 53
- 230000001360 synchronised effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
入力端子Vinn及びVinpに信号電圧が入力されると、チョッピング回路81により信号電圧が高周波に変調される。変調された信号電圧は、増幅段82に入力され増幅される。このとき、変調された信号電圧と共に増幅段82の入力オフセット電圧も同時に増幅される。増幅段82の出力電圧は、チョッピング回路83に入力され、信号電圧の復調と増幅段82の入力オフセット電圧の高周波への変調が行われる。このオフセット電圧の変調電圧は、チョッピング雑音となる。チョッピング回路83の出力する信号電圧は、増幅段84と容量85及び86で構成される積分回路で積分されて三角波となる。積分回路の出力は、スイッチトキャパシタ型ノッチフィルタ87に入力される。スイッチトキャパシタ型ノッチフィルタ87は、スイッチ93〜100と容量101〜103とで構成される。スイッチ93〜94及び99〜100の制御クロックとスイッチ95〜98の制御クロックは、周波数がチョッピング回路81及び83の制御クロックと同じで、波形が反転した関係にある。
本発明は、上記課題に鑑みてなされ、積分回路による三角波を生成することなく入力オフセット電圧低減可能な演算増幅回路を提供する。
増幅段とFIRフィルタとサンプルアンドホールド回路を直列に接続することにより、積分回路を用いることなく入力オフセット電圧の低減と入力信号電圧の増幅が可能な演算増幅回路。
まず、演算増幅回路の構成について説明する。図1は、本実施形態の演算増幅回路を示すブロック図である。
本発明の実施形態の演算増幅回路は、増幅段10、チョッピング回路11、増幅段12、遅延回路14と重み付け回路15と重み付け回路16と加算回路17とで構成されるFIRフィルタ13、サンプルアンドホールド回路18、増幅段19、増幅段20、位相補償容量21、位相補償容量22、位相補償容量23を備える。
なお、遅延回路14と重み付け回路15と重み付け回路16と加算回路17とはFIRフィルタ13を構成する。
入力信号電圧Vin=0の場合における、増幅段12の入力オフセット電圧Vosの除去について説明する。増幅段12の増幅率はA12である。
11 チョッピング回路
13 FIRフィルタ
14 遅延回路
15、16 重み付け回路
17 加算回路
18 サンプルアンドホールド回路
21、22,23 位相補償容量
Claims (1)
- 入力端子に入力された信号を増幅して出力端子に出力する演算増幅回路であって、
前記演算増幅回路の入力端子に接続される第一増幅段と、
前記演算増幅回路の入力端子に接続され、第一クロックで制御され、入力信号を変調する機能を有するチョッピング回路と、
前記チョッピング回路の出力端子に接続される第二増幅段と、
前記第二増幅段の出力端子に接続されるFIRフィルタと、
前記FIRフィルタに接続され、前記第一クロックと同期した第二クロックで制御されるサンプルアンドホールド回路と、
前記サンプルアンドホールド回路の出力端子に接続される第三増幅段と、
前記第一増幅段の出力端子及び前記第三増幅段の出力端子に接続され、出力端子が前記演算増幅回路の出力端子に接続される第四増幅段と、
を備え、
前記FIRフィルタは、
前記FIRフィルタの入力端子に接続され、一定の増幅率を有する第一重み付け回路と、
前記FIRフィルタの入力端子に接続され、入力信号を一定時間遅延させて出力する機能を有する遅延回路と、
前記遅延回路の出力端子に接続され、一定の増幅率を有する第二重み付け回路と、
前記第一重み付け回路の出力端子及び前記第二重み付け回路の出力端子に接続され、入力信号を加算する機能を有する加算回路と、
を備えることを特徴とする演算増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036211A JP6158532B2 (ja) | 2013-02-26 | 2013-02-26 | 演算増幅回路 |
US14/189,580 US9219451B2 (en) | 2013-02-26 | 2014-02-25 | Operational amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036211A JP6158532B2 (ja) | 2013-02-26 | 2013-02-26 | 演算増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014165759A JP2014165759A (ja) | 2014-09-08 |
JP6158532B2 true JP6158532B2 (ja) | 2017-07-05 |
Family
ID=51387536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013036211A Expired - Fee Related JP6158532B2 (ja) | 2013-02-26 | 2013-02-26 | 演算増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9219451B2 (ja) |
JP (1) | JP6158532B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6610013B2 (ja) * | 2015-06-10 | 2019-11-27 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
JP6796953B2 (ja) * | 2016-06-02 | 2020-12-09 | エイブリック株式会社 | 増幅回路、及びマルチパスネステッドミラー増幅回路 |
JP6899686B2 (ja) * | 2017-03-31 | 2021-07-07 | エイブリック株式会社 | 差動増幅装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663680A (en) * | 1996-04-04 | 1997-09-02 | Nordeng; Arnold E. | Chopper stabilized amplifier having an additional differential amplifier stage for improved noise reduction |
JP2008512968A (ja) * | 2004-09-10 | 2008-04-24 | クァンタム・アプライド・サイエンス・アンド・リサーチ・インコーポレーテッド | 電圧雑音と電流雑音を減少させる増幅器回路とその方法 |
JP4963356B2 (ja) * | 2005-12-21 | 2012-06-27 | 学校法人千葉工業大学 | フィルタの設計方法 |
JP2007214613A (ja) * | 2006-02-07 | 2007-08-23 | Seiko Instruments Inc | 増幅回路 |
US7535295B1 (en) * | 2006-09-15 | 2009-05-19 | Maxim Integrated Products, Inc. | Chopper stabilized amplifiers combining low chopper noise and linear frequency characteristics |
US7733169B2 (en) * | 2008-05-07 | 2010-06-08 | Texas Instruments Incorporated | Slew rate and settling time improvement circuitry and method for 3-stage amplifier |
US7724080B2 (en) * | 2008-06-11 | 2010-05-25 | Intersil Americas Inc. | Chopper stabilized amplifier |
US7764118B2 (en) * | 2008-09-11 | 2010-07-27 | Analog Devices, Inc. | Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier |
US7973596B2 (en) * | 2009-05-12 | 2011-07-05 | Number 14 B.V. | Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers |
US8072262B1 (en) * | 2010-06-28 | 2011-12-06 | Texas Instruments Incorporated | Low input bias current chopping switch circuit and method |
-
2013
- 2013-02-26 JP JP2013036211A patent/JP6158532B2/ja not_active Expired - Fee Related
-
2014
- 2014-02-25 US US14/189,580 patent/US9219451B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9219451B2 (en) | 2015-12-22 |
JP2014165759A (ja) | 2014-09-08 |
US20140240041A1 (en) | 2014-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6158521B2 (ja) | 演算増幅回路 | |
US7292095B2 (en) | Notch filter for ripple reduction in chopper stabilized amplifiers | |
US7508258B2 (en) | Amplifier circuit | |
WO2009136198A3 (en) | Capacitive transducer circuit and method | |
JP2013504920A (ja) | スイッチトキャパシタ回路 | |
JP2017509959A5 (ja) | ||
JP4965511B2 (ja) | 相関二重サンプリング回路 | |
JP6158532B2 (ja) | 演算増幅回路 | |
KR20210090166A (ko) | 초핑 삼각파 pwm 양자화기 및 제어가능한 아날로그 게인을 갖고 그리고 다중-비이상적 게인에 영향을 미치는 특성에 대해 교정 가능한 양자화기를 구비하는 pwm 변조기 | |
JP6899686B2 (ja) | 差動増幅装置 | |
JP2008219404A (ja) | 増幅回路 | |
JP2013223202A (ja) | パルス幅変調回路 | |
JP2013101494A (ja) | スイッチドキャパシタ積分器 | |
KR102424468B1 (ko) | 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 | |
TWI527366B (zh) | Eliminating Memory Effects of Separating Operational Amplifier Sharing Technology Circuits | |
JP7450362B2 (ja) | 増幅器 | |
JP2017125783A (ja) | 信号処理回路および信号処理方法 | |
WO2022155802A1 (zh) | 仪表放大器及相关芯片及电子装置 | |
JP5002964B2 (ja) | 遅延回路及びそれを備えたアナログ/デジタルコンバータ回路 | |
JP2005508589A5 (ja) | ||
JP5492488B2 (ja) | D級増幅器 | |
TWI297566B (en) | Methods for reducing switching interference in switching amplifiers | |
JP2014011763A (ja) | D級増幅回路及びd級増幅方法 | |
JP2009105664A (ja) | D級増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6158532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |