JP2003198293A - Ａｇｃ回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＧＣ回路のＡＧＣループの時定数が入力信
号の周期よりも十分に大きくないときでも、安定した回
路動作をするＡＧＣ回路の提供。 【解決手段】 このＡＧＣ回路は、可変利得アンプ１、
エンベロープ検出器１２、制御信号発生回路１３、基準
電圧発生回路４からなる。Ｇｍアンプ７Ａは、エンベロ
ープ検出器１２の検出するピーク電圧Ｖｐを基準電圧発
生回路４の発生する基準電圧Ｖｒｅｆを比較し、その差
に応じてコンデンサＣ２を充電または放電する双方向に
流れる出力電流ｉｃを出力するとともに、その出力電流
ｉｃとカレントミラーの関係にある双方向の出力電流ｉ
ｃ’を出力する。ドループ加速電流発生回路１４は、そ
の出力電流ｉｃ’のうち、Ｇｍアンプ７Ａから供給され
る側の電流に基づいて、ドループ加速電流Ｉａｃを発生
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、振幅の変動を伴う
入力信号の振幅を一定値に制御して出力するＡＧＣ（Au
tomatic Gain Control）回路に関し、例えばディスク状
の記録媒体からの読み取り信号を再生するデータ再生装
置において、その読み取った信号の振幅を一定に保つＡ
ＧＣ回路に関するものである。

【０００２】

【従来の技術】従来、この種のＡＧＣ回路の一例として
は、図１０に示すようなものが知られている。このＡＧ
Ｃ回路は、図１０に示すように、可変利得アンプ１と、
エンベロープ検出器２と、制御信号発生回路３と、基準
電圧発生回路４とを備えている。可変利得アンプ１は、
入力信号を増幅するとともに、制御信号発生回路３から
の制御信号に応じて利得が可変できるようになってい
る。

【０００３】エンベロープ検出器２は、オペアンプから
なるコンパレータ５、Ｐ型のＭＯＳトランジスタＱ１、
コンデンサＣ１、および電流源６からなる。このエンベ
ロープ検出器２は、図１１（Ａ）に示すように、可変利
得アンプ１の出力信号のピーク値やボトム値を検出して
出力するようになっている。制御信号発生回路３は、Ｇ
ｍアンプ（Ｖ−Ｉ変換器）７およびコンデンサＣ２から
なる。Ｇｍアンプ７は、エンベロープ検出器２の検出し
たピーク電圧Ｖｐを基準電圧発生回路４の発生する基準
電圧を比較し、その差（オフセット）に応じてコンデン
サＣ２を充電または放電する出力電流ｉｃを生成するよ
うになっている。

【０００４】例えば、Ｇｍアンプ７は、そのピーク電圧
Ｖｐが基準電圧発生回路４が発生する基準電圧Ｖｒｅｆ
よりも大きな場合には、可変利得アンプ１の利得を下げ
るような制御信号を生成し、これを可変利得アンプ１に
出力する。これにより、可変利得アンプ１は、その利得
を下げるので、可変利得アンプ１の出力信号の振幅は一
定となる。ところで、エンベロープ検出器２では、可変
利得アンプ１の出力信号がピーク電圧Ｖｐよりも大きな
場合には、コンパレータ５によりＭＯＳトランジスタＱ
１が導通状態となり、コンデンサＣ１に電荷が充電され
る。また、可変利得アンプ１の出力信号の変動（振幅が
小さくなる方向）に対応してコンデンサＣ１の電荷を放
電させるために、電流源６によりドループ電流（放電電
流）Ｉｄを流している。

【０００５】このような動作により、エンベロープ検出
器２は、図１１（Ｂ）に示すように、可変利得アンプ１
の出力信号の振幅に対応した値をピーク電圧Ｖｐとして
出力する。

【０００６】

【発明が解決しようとする課題】ところで、ＡＧＣ回路
のループの時定数が、可変利得アンプ１の入力信号の周
期よりも十分に大きくない場合には、以下のような不都
合があった。すなわち、図１２（Ａ）に示すように、可
変利得アンプ１の入力信号の振幅が小から大に変動する
ときに、エンベロープ検出器２が可変利得アンプ１の出
力信号のピークをとらえることができず、正常な動作を
しなくなる。この結果、可変利得アンプ１の出力信号
と、このピーク電圧Ｖｐの関係は、図１２（Ｂ）に示す
ようになる。

【０００７】この結果、エンベロープ検出器２で検出さ
れたピーク電圧Ｖｐと、実際の可変利得アンプ１の出力
信号との間に大きな差が発生するので、その出力信号の
振幅が定常状態になるまでの時間（アタックタイム）が
長くなってしまう。これらの不具合を解決するために
は、エンベロープ検出器２における電流源６のドループ
電流Ｉｄを大きくすれば良い。しかし、このようにする
と、定常状態時に、図１３に示すように、エンベロープ
検出器２が可変利得アンプ１の出力信号の振幅のピーク
を正確にとらえることができないという、新たな不都合
が生じてしまう。

【０００８】そこで、本発明の目的は、上記の点に鑑
み、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周
期よりも十分に大きくないときでも、安定した回路動作
をするＡＧＣ回路を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決して本発
明の目的を達成するために、請求項１〜請求項４に記載
の各発明は、以下のように構成した。すなわち、請求項
１に記載の発明は、入力信号を増幅するとともに利得を
可変自在な可変利得アンプと、前記可変利得アンプの出
力信号の振幅を検出するエンベロープ検出器と、前記エ
ンベロープ検出器が検出した出力信号の振幅と基準信号
に基づいて前記可変利得アンプの利得を制御する制御信
号を発生する制御信号発生回路と、を備えたＡＧＣ回路
であって、前記エンベロープ検出器は、前記可変利得ア
ンプの出力信号のピーク値を保持するコンデンサと、こ
のコンデンサから所定のドループ電流を流す電流源と、
前記コンデンサが保持するピーク値が前記基準信号より
大きな場合に、前記ピーク値と前記基準信号の差に応じ
たドループ加速電流を前記コンデンサから流す可変電流
源と、を含むことを特徴とするものである。

【００１０】請求項２に記載の発明は、請求項１に記載
のＡＧＣ回路において、前記制御信号発生回路は、前記
エンベロープ検出器のコンデンサで保持されるピーク値
と前記基準信号とを入力し、これらの差に応じた電流を
出力するＧｍアンプを含み、前記可変電流源は、前記Ｇ
ｍアンプの出力電流に比例したドループ加速電流を生成
するドループ加速電流発生回路を含むことを特徴とする
ものである。請求項３に記載の発明は、請求項２に記載
のＡＧＣ回路において、前記Ｇｍアンプは、前記エンベ
ロープ検出器のコンデンサに保持されるピーク値と前記
基準信号とをそれぞれ入力する差動対と、この差動対の
出力に基づいて入出力する第１の出力電流を発生すると
ともに、前記第１の出力電流とカレントミラーの関係に
ある第２の出力電流を発生する出力段とを含み、前記ド
ループ加速電流発生回路は、前記第２の出力電流に比例
する前記ドループ加速電流を発生するカントミラー回路
からなること特徴とするものである。

【００１１】請求項４に記載の発明は、請求項１乃至請
求項３のいずれかに記載のＡＧＣ回路において、前記ド
ループ加速電流を発生する際の前記基準信号の基準レベ
ルは、オフセットを有していることを特徴とするもので
ある。このように本発明では、エンベープ検出器のコン
デンサが保持するピーク値が基準信号より大きな場合
に、一定のドループ電流の他に、そのピーク値とその基
準信号の差に応じたドループ加速電流をコンデンサから
流すようにした。

【００１２】このため、本発明によれば、ＡＧＣ回路の
ＡＧＣループの時定数が入力信号の周期よりも十分に大
きくないときでも、安定した回路動作をするＡＧＣ回路
を提供することができる。

【００１３】

【発明の実施の形態】以下、本発明のＡＧＣ回路の実施
形態について、図面を参照して説明する。まず、実施形
態の説明に先立って、本発明の基本的な考え方につい
て、図１を参照して説明する。図１は、本発明に係るエ
ンベロープ検出器の基本的な考え方を説明する回路図で
ある。本発明に係るエンベロープ検出器は、図１０に示
す従来のエンベロープ検出器２の電流源６を、図１に示
すように、電流源８および可変電流源９に置き換えるよ
うにしたものである。

【００１４】電流源８は、所定の電流値からなるドルー
プ電流Ｉｄ’を発生するものである。また、可変電流源
９は、コンデンサＣ１が保持するピーク電圧Ｖｐが基準
電圧発生回路４が発生する基準電圧Ｖｒｅｆよりも大き
な場合に、そのピーク電圧Ｖｐとその基準電圧Ｖｒｅｆ
との差に応じたドループ加速電流Ｉａｃを発生するもの
である。すなわち、このエンベロープ検出器では、図２
に示すように、ピーク電圧Ｖｐが基準電圧Ｖｒｅｆ以下
の場合には、可変電流源９は、ドループ加速電流Ｉａｃ
を発生せずにＩａｃ＝０とし、ドループ電流Ｉｄとして
電流源８が発生するドループ電流Ｉｄ’のみを流すよう
にした。

【００１５】これは、図３（Ａ）に示すように、可変利
得アンプ１の入力信号の振幅が、大きな状態から小さな
状態に変動するときに、可変利得アンプ１の出力信号が
定常状態になるまでの時間（ディケイタイム）ｔ１が長
くなるのを防ぐためである（図３（Ｂ）参照）。すなわ
ち、図３（Ｂ）の破線ａで示すように、可変利得アンプ
１の出力信号のピーク電圧Ｖｐを正確にとらえるように
するためであり、これは従来と同様である。このとき、
ドループ電流ＩｄがＩｄ’よりも小さいと、図３（Ｂ）
の実線ｂで示すように、可変利得アンプ１の出力信号の
ピーク電圧Ｖｐを正確にとらえることができない。

【００１６】これに対して、コンデンサＣ１の、ピーク
電圧Ｖｐが基準電圧Ｖｒｅｆ以上の場合には、可変電流
源９は、そのピーク電圧Ｖｐの値に比例するドループ加
速電流Ｉａｃを発生し、ドループ電流Ｉｄとしてドルー
プ電流Ｉｄ’にそのドループ加速電流Ｉａｃを加算した
電流を流すようにした（図２参照）。このため、ＡＧＣ
回路のループの時定数が、可変利得アンプ１の入力信号
の周期よりも十分に大きくない場合であっても、可変利
得アンプ１の入力信号の振幅が小から大に変動するとき
に、エンベロープ検出器は、可変利得アンプ１の出力信
号のピークをとらえることができ、安定な動作をする
（図４参照）。

【００１７】次に、本発明のＡＧＣ回路の実施形態につ
いて、図５を参照して説明する。この実施形態に係るＡ
ＧＣ回路は、図５に示すように、可変利得アンプ１と、
エンベロープ検出器１２と、制御信号発生回路１３と、
基準電圧発生回路４とを備えている。可変利得アンプ１
は、入力信号を増幅するとともに、制御信号発生回路１
３から出力される制御電圧Ｖｃに応じて利得が可変でき
るようになっている。

【００１８】エンベロープ検出器１２は、可変利得アン
プ１の出力信号のピーク値Ｖｐを検出して出力するよう
になっている。このために、エンベロープ検出器１２
は、オペアンプからなるコンパレータ（比較器）５と、
Ｐ型のＭＯＳトランジスタＱ１と、コンデンサＣ１と、
電流源８と、ドループ加速電流発生回路１４とを備えて
いる。コンパレータ５は、可変利得アンプ１の出力信号
とエンベロープ検出器１２の検出するピーク電圧Ｖｐを
比較し、その出力信号がピーク電圧Ｖｐを上回る場合
に、ＭＯＳトランジスタＱ１をオンにしてコンデンサＣ
１を充電するようになっている。

【００１９】電流源８は、所定の電流値からなるドルー
プ電流Ｉｄ’を発生するものである。ドループ加速電流
発生回路１４は、制御信号発生回路１３のＧｍアンプ７
Ａから後述のように出力される双方向に流れる出力電流
ｉｃ’のうち、Ｇｍアンプ７Ａから供給される側の電流
に基づいて、ドループ加速電流Ｉａｃを発生する回路で
ある。制御信号発生回路１３は、Ｇｍアンプ７Ａおよび
コンデンサＣ２からなる。Ｇｍアンプ７Ａは、エンベロ
ープ検出器１２の検出したピーク電圧Ｖｐを基準電圧発
生回路４の発生する基準電圧Ｖｒｅｆを比較し、その差
（オフセット）に応じてコンデンサＣ２を充電または放
電する双方向に流れる出力電流ｉｃを出力するととも
に、その出力電流ｉｃとカレントミラーの関係にある双
方向の出力電流ｉｃ’を出力するようになっている。

【００２０】このために、Ｇｍアンプ７Ａは、エンベロ
ープ検出器１２のコンデンサＣ１に保持されるピーク電
圧Ｖｐと基準電圧Ｖｒｅｆとをそれぞれ入力する差動対
の他に、この差動対の出力に基づいて生成する出力電流
ｉｃを発生するとともに、その出力電流ｉｃとカレント
ミラーの関係にある出力電流ｉｃ’を発生する出力段と
を含んでいる。次に、図５に示すＧｍアンプ７Ａの具体
的な回路構成について、図６を参照して説明する。

【００２１】このＧｍアンプ７Ａは、図１０に示すＧｍ
アンプ７を基本にし、そのＧｍアンプ７のＭＯＳトラン
ジスタＱ１１、Ｑ１２からなる出力段に、図６に示すよ
うに、ＭＯＳトランジスタＱ１３、Ｑ１４を追加するよ
うにしたものである。すなわち、Ｇｍアンプ７Ａは、Ｍ
ＯＳトランジスタＱ１１〜Ｑ１４でカレントミラー回路
を構成し、コンデンサＣ２を充放電させる本来の出力電
流ｉｃの他に、この出力電流ｉｃとカレントミラーの関
係にあり、ドループ加速電流発生回路１４がドループ加
速電流Ｉａｃを発生するための出力電流ｉｃ’を発生す
るようにしたものである。

【００２２】Ｇｍアンプ７Ａの構成をさらに具体的に説
明すると、ＭＯＳトランジスタＱ１１、Ｑ１２は、電源
とアースとの間に直列に接続され、その共通接続部から
出力電流ｉｃを取り出すようにしている。ＭＯＳトラン
ジスタＱ１３、Ｑ１４は、電源とアースとの間に直列に
接続されている。また、ＭＯＳトランジスタＱ１３、１
４の各ゲートが、ＭＯＳトランジスタＱ１１、Ｑ１２の
対応する各ゲートに接続されている。そして、ＭＯＳト
ランジスタＱ１３、Ｑ１４の共通接続部から出力電流ｉ
ｃ’を取り出すようにしている。

【００２３】次に、図５に示すドループ加速電流発生回
路１４の具体的な回路構成について、図７を参照して説
明する。このドループ加速電流発生回路１４は、Ｎ型の
ＭＯＳトランジスタＱ２１、Ｑ２２とにより、カレント
ミラー回路を構成するようにし、ＭＯＳトランジスタＭ
Ｑ２１のドレインにＧｍアンプ７Ａの出力電流ｉｃ’を
供給するとともに、その出力電流ｉｃ’とミラー関係に
あるドループ加速電流Ｉａｃを発生するようにしたもの
である。

【００２４】さらに詳述すると、ＭＯＳトランジスタＱ
２１は、そのゲートとドレインが共通接続され、その共
通接続部がＭＯＳトランジスタＱ２２のゲートに接続さ
れている。また、ＭＯＳトランジスタＱ２１は、そのド
レインにＧｍアンプ７Ａの出力電流ｉｃ’が供給され、
そのソースが接地されている。さらに、ＭＯＳトランジ
スタＱ２２は、そのソースが接地され、かつ、そのドレ
インがコンデンサＣ１に接続されている。

【００２５】次に、このように構成されるドループ加速
電流発生回路１４の動作について、図面を参照して説明
する。ドループ加速電流発生回路１４は、図７に示すよ
うにカレントミラー回路からなり、ＭＯＳトランジスタ
ＭＱ２１のドレインにＧｍアンプ７Ａの出力電流ｉｃ’
を供給するようにしている。このため、その出力電流ｉ
ｃ’のうち＋側だけを取り出し、これとミラー関係にあ
るドループ加速電流Ｉａｃを発生することができる。

【００２６】ここで、Ｇｍアンプ７Ａの出力電流ｉｃ’
は、上述のように出力電流ｉｃとカレントミラーの関係
にあり、出力電流ｉｃは、エンベロープ検出器１２の検
出したピーク電圧Ｖｐを基準電圧発生回路４の基準電圧
Ｖｒｅｆと比較し、その差に応じてコンデンサＣ２を充
電または放電させる電流である。従って、出力電流ｉ
ｃ’のうちその＋側は、そのピーク電圧Ｖｐがその基準
電圧Ｖｒｅｆ以上の場合に、その差に比例する電流であ
る。

【００２７】従って、ドループ加速電流発生回路１４の
発生するドループ加速電流Ｉａｃは、図２に示すよう
に、エンベロープ検出器１２の検出したピーク電圧Ｖｐ
が基準電圧発生回路４の基準電圧Ｖｒｅｆを上回る場合
に、その差に比例する電流となる。このため、ドループ
加速電流発生回路１４は、図１に示す可変電流源９と等
価となる。以上説明したように、この実施形態によれ
ば、エンベロープ検出器１２のコンデンサＣ１が保持す
るピーク電圧Ｖｐが基準電圧Ｖｒｅｆより大きな場合
に、一定のドループ電流Ｉｄ’の他に、そのピーク電圧
Ｖｐとその基準電圧Ｖｒｅｆの差に応じたドループ加速
電流ＩａｃをコンデンサＣ１から流すようにした。

【００２８】このため、この実施形態によれば、ＡＧＣ
回路のＡＧＣループの時定数が入力信号の周期よりも十
分に大きくないときでも、安定した回路動作をするＡＧ
Ｃ回路を提供することができる。また、この実施形態で
は、Ｇｍアンプ７Ａとして従来のＧｍアンプを活用する
とともに、ドループ加速電流発生回路１４を追加するだ
けで良いので、最小限の回路の追加で実現できる。

【００２９】次に、ドループ加速電流発生回路１４の変
形例について、図８を参照して説明する。このドループ
加速電流発生回路１４Ａは、図８に示すように、図７に
示すドループ加速電流発生回路１４に対して並列にオフ
セット電流源２１を追加するようにしたものである。こ
のようにオフセット電流源２１を追加するようにしたの
は、以下の理由による。すなわち、図５の可変利得アン
プ１の出力信号の振幅の一定時（定常時）に、ドループ
加速電流Ｉａｃが流れるとドループ電流Ｉｄが変化し、
これによりその出力信号の振幅が、設定値（基準電圧）
に対して誤差を発生するのを避けるためである。

【００３０】このため、図９に示すように、ドループ加
速電流Ｉａｃが流れ始める際のコンデンサＣ１のピーク
電圧Ｖｐは、基準電圧Ｖｒｅｆよりもオフセット分Ｖｏ
ｆｆだけ大きくなる。なお、エンベロープ検出器の実施
形態については、可変利得アンプの出力信号のピーク値
を検出する、ピーク検出器を例に説明してきたが、出力
信号のボトム値を検出するボトム検出器、またはその両
方を検出するピークボトム検出器としても良い。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よ
りも十分に大きくないときでも、安定した回路動作をす
るＡＧＣ回路を提供することができる。

【図面の簡単な説明】

【図１】本発明に係るエンベロープ検出器の基本的な考
え方を説明する図である。

【図２】ピーク電圧とドループ電流の関係を示す図であ
る。

【図３】可変利得アンプの入力信号の振幅が大から小に
変化する場合において、その出力信号とエンベロープ検
出器の検出電圧の関係を示す波形図である。

【図４】可変利得アンプの入力信号の振幅が小から大に
変化する場合において、その出力信号とエンベロープ検
出器の検出電圧の関係を示す波形図である。

【図５】本発明のＡＧＣ回路の実施形態の構成を示すブ
ロック図である。

【図６】図５のＧｍアンプの出力段の回路の構成を示す
回路図である。

【図７】図５のドループ加速電流発生回路の回路構成を
示す回路図である。

【図８】ドループ加速電流発生回路の変形例の回路構成
を示す回路図である。

【図９】ピーク電圧とドループ電流の関係を示す図であ
る。

【図１０】従来のＡＧＣ回路の構成を示すブロック図で
ある。

【図１１】図１０のエンベロープ検出器の各部の波形例
を示す波形図である。

【図１２】従来のエンベロープ検出器を説明するための
波形図である。

【図１３】従来のエンベロープ検出器を説明するための
他の波形図である。

【符号の簡単な説明】

Ｃ１、Ｃ２ コンデンサ １ 可変利得アンプ ４ 基準電圧発生回路 ７Ａ Ｇｍアンプ ８ 電流源 ９ 可変電流源 １２ エンベロープ検出器 １３ 制御信号発生回路 １４ ドループ加速電流発生回路 ２１ オフセット電流源

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号を増幅するとともに利得を可変
   自在な可変利得アンプと、前記可変利得アンプの出力信
   号の振幅を検出するエンベロープ検出器と、前記エンベ
   ロープ検出器が検出した出力信号の振幅と基準信号に基
   づいて前記可変利得アンプの利得を制御する制御信号を
   発生する制御信号発生回路と、を備えたＡＧＣ回路であ
   って、 前記エンベロープ検出器は、 前記可変利得アンプの出力信号のピーク値を保持するコ
   ンデンサと、 このコンデンサから所定のドループ電流を流す電流源
   と、 前記コンデンサが保持するピーク値が前記基準信号より
   大きな場合に、前記ピーク値と前記基準信号の差に応じ
   たドループ加速電流を前記コンデンサから流す可変電流
   源と、 を含むことを特徴とするＡＧＣ回路。
2. 【請求項２】 前記制御信号発生回路は、前記エンベロ
   ープ検出器のコンデンサで保持されるピーク値と前記基
   準信号とを入力し、これらの差に応じた電流を出力する
   Ｇｍアンプを含み、 前記可変電流源は、前記Ｇｍアンプの出力電流に比例し
   たドループ加速電流を生成するドループ加速電流発生回
   路を含むことを特徴とする請求項１に記載のＡＧＣ回
   路。
3. 【請求項３】 前記Ｇｍアンプは、 前記エンベロープ検出器のコンデンサに保持されるピー
   ク値と前記基準信号とをそれぞれ入力する差動対と、 この差動対の出力に基づいて入出力する第１の出力電流
   を発生するとともに、前記第１の出力電流とカレントミ
   ラーの関係にある第２の出力電流を発生する出力段とを
   含み、 前記ドループ加速電流発生回路は、前記第２の出力電流
   に比例する前記ドループ加速電流を発生するカントミラ
   ー回路からなること特徴とする請求項２に記載のＡＧＣ
   回路。
4. 【請求項４】 前記ドループ加速電流を発生する際の前
   記基準信号の基準レベルは、オフセットを有しているこ
   とを特徴とする請求項１乃至請求項３のいずれかに記載
   のＡＧＣ回路。