JPH0661803A - スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器 - Google Patents
スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器Info
- Publication number
- JPH0661803A JPH0661803A JP5142270A JP14227093A JPH0661803A JP H0661803 A JPH0661803 A JP H0661803A JP 5142270 A JP5142270 A JP 5142270A JP 14227093 A JP14227093 A JP 14227093A JP H0661803 A JPH0661803 A JP H0661803A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- current
- terminal
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 175
- 238000007599 discharging Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims abstract description 12
- 230000007704 transition Effects 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
Landscapes
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- External Artificial Organs (AREA)
- Saccharide Compounds (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Nitrogen And Oxygen As The Only Ring Hetero Atoms (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Pyrane Compounds (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 第１電圧源に対するバッファ段及び負電源電
圧を必要とせず、キャパシタ端子を接地しうるように
し、構成を簡単とした電荷ポンプを提供する。 【構成】 第１キャパシタ端子２及び第２キャパシタ端
子８を有するキャパシタ４と、クロック信号の第１及び
第２の値に応答して夫々閉成及び開放してキャパシタを
繰返し放電させる放電スイッチ20と、第１電流Ｉ１を第
１キャパシタ端子に供給する第１電流源６と、第１キャ
パシタ端子及び基準電圧源16に夫々接続された第１入力
端10及び第２入力端14を有し、第１入力端の電圧Ｖc が
第２入力端の電圧よりも小さいか大きいかを表わす第１
又は第２の値の比較信号Ｖcompを生じる比較器12と、ク
ロック信号が第１の値から第２の値に変化すると第２電
流源34から出力端子28に第２電流Ｉ２を流し、比較信号
が第１の値から第２の値に変化すると第２電流が出力端
子に流れるのを阻止する電流スイッチ24とを具える。
圧を必要とせず、キャパシタ端子を接地しうるように
し、構成を簡単とした電荷ポンプを提供する。 【構成】 第１キャパシタ端子２及び第２キャパシタ端
子８を有するキャパシタ４と、クロック信号の第１及び
第２の値に応答して夫々閉成及び開放してキャパシタを
繰返し放電させる放電スイッチ20と、第１電流Ｉ１を第
１キャパシタ端子に供給する第１電流源６と、第１キャ
パシタ端子及び基準電圧源16に夫々接続された第１入力
端10及び第２入力端14を有し、第１入力端の電圧Ｖc が
第２入力端の電圧よりも小さいか大きいかを表わす第１
又は第２の値の比較信号Ｖcompを生じる比較器12と、ク
ロック信号が第１の値から第２の値に変化すると第２電
流源34から出力端子28に第２電流Ｉ２を流し、比較信号
が第１の値から第２の値に変化すると第２電流が出力端
子に流れるのを阻止する電流スイッチ24とを具える。
Description
【０００１】
【産業上の利用分野】本発明は、第１キャパシタ端子と
第２キャパシタ端子とを有するキャパシタと、前記第１
キャパシタ端子に結合され、前記キャパシタを充電する
充電手段と、前記第１キャパシタ端子及び第２キャパシ
タ端子に結合された放電スイッチであって、クロック信
号源からの周期的な２進クロック信号の第１及び第２の
値に応答して放電スイッチをそれぞれ閉成及び開放する
ことにより前記キャパシタを繰返し放電させる当該放電
スイッチとを具えるスイッチ式キャパシタ電荷ポンプに
関するものである。
第２キャパシタ端子とを有するキャパシタと、前記第１
キャパシタ端子に結合され、前記キャパシタを充電する
充電手段と、前記第１キャパシタ端子及び第２キャパシ
タ端子に結合された放電スイッチであって、クロック信
号源からの周期的な２進クロック信号の第１及び第２の
値に応答して放電スイッチをそれぞれ閉成及び開放する
ことにより前記キャパシタを繰返し放電させる当該放電
スイッチとを具えるスイッチ式キャパシタ電荷ポンプに
関するものである。
【０００２】本発明は更にこのようなスイッチ式キャパ
シタ電荷ポンプを具える鋸波発振器に関するものであ
る。
シタ電荷ポンプを具える鋸波発振器に関するものであ
る。
【０００３】
【従来の技術】上述した種類のスイッチ式キャパシタ電
荷ポンプは、文献 "Proceedings ofthe IEEE, Vol. 71,
No, 8, August 1983"の第９４１〜９６５頁の論文 "Sw
itched-Capacitor Circuit Design" (R. Gregorian氏等
著) のFig. 1(b) に開示されており既知である。この論
文において、充電手段とは、第１キャパシタ端子を電圧
Ｖ１を有する第１電圧源に接続しうるスイッチである。
第２キャパシタ端子は電圧Ｖ２を有する第２電圧源に接
続されている。クロック信号の各サイクル中、キャパシ
タがまず最初放電用のスイッチにより放電され、次に電
圧差Ｖ１−Ｖ２まで充電される。各サイクル周期Ｔ中、
Ｃ・（Ｖ１−Ｖ２）（ここにＣはキャパシタのキャパシ
タンスである）に等しい電荷ｄＱが流れる。キャパシタ
が充電されている際、第１電圧源が高負荷状態となり、
電圧Ｖ１、従って電荷ｄＱが変化する。第１電圧源の高
負荷状態を低減させるにはバッファ段、すなわち電圧ホ
ロワとして配置した第１演算増幅器を必要とする。これ
が第１の問題点である。第２電圧源は通常、第２電圧Ｖ
２の点に非反転入力端が接続されている帰還型の第２演
算増幅器の反転入力端とされている。第２演算増幅器の
出力端は電荷ｄＱの目安である信号を生じる。第２電圧
源の電圧Ｖ２を大地電位に等しく選択することによりこ
の第２電圧源を省略することができる。しかしこの場合
には、大地電位よりも負の電源電圧が第２演算増幅器に
対し得られるようにする必要がある。これが第２の問題
点である。又、キャパシタは浮動とする必要があり、端
子を大地に直接接続することができない。これが第３の
問題点である。これらの問題点のために正確な電荷ポン
プ、すなわち、各周期Ｔ中に予め決定した電荷ｄＱを出
力端子に生ぜしめる回路の実現を簡単な種類のもので達
成しえない。
荷ポンプは、文献 "Proceedings ofthe IEEE, Vol. 71,
No, 8, August 1983"の第９４１〜９６５頁の論文 "Sw
itched-Capacitor Circuit Design" (R. Gregorian氏等
著) のFig. 1(b) に開示されており既知である。この論
文において、充電手段とは、第１キャパシタ端子を電圧
Ｖ１を有する第１電圧源に接続しうるスイッチである。
第２キャパシタ端子は電圧Ｖ２を有する第２電圧源に接
続されている。クロック信号の各サイクル中、キャパシ
タがまず最初放電用のスイッチにより放電され、次に電
圧差Ｖ１−Ｖ２まで充電される。各サイクル周期Ｔ中、
Ｃ・（Ｖ１−Ｖ２）（ここにＣはキャパシタのキャパシ
タンスである）に等しい電荷ｄＱが流れる。キャパシタ
が充電されている際、第１電圧源が高負荷状態となり、
電圧Ｖ１、従って電荷ｄＱが変化する。第１電圧源の高
負荷状態を低減させるにはバッファ段、すなわち電圧ホ
ロワとして配置した第１演算増幅器を必要とする。これ
が第１の問題点である。第２電圧源は通常、第２電圧Ｖ
２の点に非反転入力端が接続されている帰還型の第２演
算増幅器の反転入力端とされている。第２演算増幅器の
出力端は電荷ｄＱの目安である信号を生じる。第２電圧
源の電圧Ｖ２を大地電位に等しく選択することによりこ
の第２電圧源を省略することができる。しかしこの場合
には、大地電位よりも負の電源電圧が第２演算増幅器に
対し得られるようにする必要がある。これが第２の問題
点である。又、キャパシタは浮動とする必要があり、端
子を大地に直接接続することができない。これが第３の
問題点である。これらの問題点のために正確な電荷ポン
プ、すなわち、各周期Ｔ中に予め決定した電荷ｄＱを出
力端子に生ぜしめる回路の実現を簡単な種類のもので達
成しえない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、第１
電圧源に対するバッファ段を必要とせず、負電源電圧を
必要とせず、キャパシタの端子を接地でき、構成を簡単
としたスイッチ式キャパシタ電荷ポンプを提供せんとす
るにある。
電圧源に対するバッファ段を必要とせず、負電源電圧を
必要とせず、キャパシタの端子を接地でき、構成を簡単
としたスイッチ式キャパシタ電荷ポンプを提供せんとす
るにある。
【０００５】
【課題を解決するための手段】本発明は、第１キャパシ
タ端子と第２キャパシタ端子とを有するキャパシタと、
前記第１キャパシタ端子に結合され、前記キャパシタを
充電する充電手段と、前記第１キャパシタ端子及び第２
キャパシタ端子に結合された放電スイッチであって、ク
ロック信号源からの周期的な２進クロック信号の第１及
び第２の値に応答して放電スイッチをそれぞれ閉成及び
開放することにより前記キャパシタを繰返し放電させる
当該放電スイッチとを具えるスイッチ式キャパシタ電荷
ポンプにおいて、前記充電手段が、前記第１キャパシタ
端子に結合され第１電流を前記キャパシタに供給する第
１電流源を具えており、スイッチ式キャパシタ電荷ポン
プが更に、基準電圧源と、前記第１キャパシタ端子に接
続された第１入力端と、前記基準電圧源に接続された第
２入力端と、本質的に２進の比較信号を生じる出力端と
を有する比較器であって、前記比較信号の第１及び第２
の値は、前記第１入力端における電圧が前記第２入力端
における電圧よりも小さいか或いは大きいかをそれぞれ
表わすようにした当該比較器と、第２電流を生じる第２
電流源と、出力端子と、クロック信号の第１の値から第
２の値への遷移に応答して前記第２電流を前記出力端子
に通し、前記比較信号の第１の値から第２の値への遷移
に応答して前記第２電流が前記出力端子に流れるのを阻
止する電流スイッチとを具えていることを特徴とする。
タ端子と第２キャパシタ端子とを有するキャパシタと、
前記第１キャパシタ端子に結合され、前記キャパシタを
充電する充電手段と、前記第１キャパシタ端子及び第２
キャパシタ端子に結合された放電スイッチであって、ク
ロック信号源からの周期的な２進クロック信号の第１及
び第２の値に応答して放電スイッチをそれぞれ閉成及び
開放することにより前記キャパシタを繰返し放電させる
当該放電スイッチとを具えるスイッチ式キャパシタ電荷
ポンプにおいて、前記充電手段が、前記第１キャパシタ
端子に結合され第１電流を前記キャパシタに供給する第
１電流源を具えており、スイッチ式キャパシタ電荷ポン
プが更に、基準電圧源と、前記第１キャパシタ端子に接
続された第１入力端と、前記基準電圧源に接続された第
２入力端と、本質的に２進の比較信号を生じる出力端と
を有する比較器であって、前記比較信号の第１及び第２
の値は、前記第１入力端における電圧が前記第２入力端
における電圧よりも小さいか或いは大きいかをそれぞれ
表わすようにした当該比較器と、第２電流を生じる第２
電流源と、出力端子と、クロック信号の第１の値から第
２の値への遷移に応答して前記第２電流を前記出力端子
に通し、前記比較信号の第１の値から第２の値への遷移
に応答して前記第２電流が前記出力端子に流れるのを阻
止する電流スイッチとを具えていることを特徴とする。
【０００６】本発明においては、電流スイッチが第２電
流Ｉ２を出力端子に通している間、第１電流源が第１電
流Ｉ１によりキャパシタを充電する。キャパシタの電圧
が基準電圧源の基準電圧Ｖref に等しくなると、電流ス
イッチは第２電流Ｉ２が出力端子に達しないようにす
る。このようにして、出力はクロック信号と同期してパ
ルス状となる電流を呈し、クロック信号の周期Ｔ中電荷
ｄＱ＝（Ｉ２／Ｉ１）・Ｃ・Ｖref を生じる。基準電圧
源は比較器によって殆ど或いは全く負荷状態にされな
い。従って、バッファ段は必要でない。電流Ｉ２及びＩ
１間の関係は集積化形態の場合でも設計に際し正確に規
定しうる。第２キャパシタ端子は接地することができ、
電流スイッチは大地に対し負の電源電圧を必要としない
電流経路手段を有するようにしうる。
流Ｉ２を出力端子に通している間、第１電流源が第１電
流Ｉ１によりキャパシタを充電する。キャパシタの電圧
が基準電圧源の基準電圧Ｖref に等しくなると、電流ス
イッチは第２電流Ｉ２が出力端子に達しないようにす
る。このようにして、出力はクロック信号と同期してパ
ルス状となる電流を呈し、クロック信号の周期Ｔ中電荷
ｄＱ＝（Ｉ２／Ｉ１）・Ｃ・Ｖref を生じる。基準電圧
源は比較器によって殆ど或いは全く負荷状態にされな
い。従って、バッファ段は必要でない。電流Ｉ２及びＩ
１間の関係は集積化形態の場合でも設計に際し正確に規
定しうる。第２キャパシタ端子は接地することができ、
電流スイッチは大地に対し負の電源電圧を必要としない
電流経路手段を有するようにしうる。
【０００７】比較器及び電流スイッチは種々の方法で実
現しうる。本発明によるスイッチ式キャパシタ電荷ポン
プの第１具体例では、前記比較器及び前記電流スイッチ
が、差動対として配置した第１トランジスタ及び第２ト
ランジスタと、第３トランジスタとを有し、これら各ト
ランジスタは第１主電極と、第２主電極と、制御電極と
を有し、第１トランジスタ及び第２トランジスタの第１
主電極が前記第２電流源に結合され、第１トランジスタ
及び第２トランジスタの制御電極が前記第１キャパシタ
端子及び前記基準電圧源にそれぞれ結合され、第２トラ
ンジスタの第２主電極が固定電位を生じる第１端子に結
合され、第１トランジスタの第２主電極が前記出力端子
に結合され、第３トランジスタの第１主電極、第２主電
極及び制御電極が第２トランジスタの第２主電極、固定
電位を生じる第２端子及びクロック信号源にそれぞれ結
合されているようにすることができる。
現しうる。本発明によるスイッチ式キャパシタ電荷ポン
プの第１具体例では、前記比較器及び前記電流スイッチ
が、差動対として配置した第１トランジスタ及び第２ト
ランジスタと、第３トランジスタとを有し、これら各ト
ランジスタは第１主電極と、第２主電極と、制御電極と
を有し、第１トランジスタ及び第２トランジスタの第１
主電極が前記第２電流源に結合され、第１トランジスタ
及び第２トランジスタの制御電極が前記第１キャパシタ
端子及び前記基準電圧源にそれぞれ結合され、第２トラ
ンジスタの第２主電極が固定電位を生じる第１端子に結
合され、第１トランジスタの第２主電極が前記出力端子
に結合され、第３トランジスタの第１主電極、第２主電
極及び制御電極が第２トランジスタの第２主電極、固定
電位を生じる第２端子及びクロック信号源にそれぞれ結
合されているようにすることができる。
【０００８】前記の差動対は比較器の機能と電流スイッ
チの機能とを兼ね備えている。従って、電荷ポンプが極
めて簡単になるばかりではなく、極めて高速になる。前
記の第２トランジスタが第１トランジスタから第２電流
を引き継ぐ際電流切換機能は階段状に行われずに徐々に
行われる。しかし、このことは問題とならない。その理
由は、１周期Ｔの全体に亘って見ると、電荷ｄＱは同じ
となる為である。第３トランジスタは、放電スイッチに
よるキャパシタの放電中、第１トランジスタを流れる電
流を、固定電位を有する第２端子に通す。電荷ポンプ
を、他のキャパシタを充電するために用いる場合には、
この他のキャパシタが第３トランジスタにより放電され
るおそれがある。このおそれは、出力端子をダイオード
を介して第１トランジスタの第２主電極に結合する本発
明のスイッチ式キャパシタ電荷ポンプの第２具体例によ
り回避しうる。その理由は、ダイオードが前記の他のキ
ャパシタの放電を阻止する為である。これと同じ効果は
以下の本発明によるスイッチ式キャパシタ電荷ポンプの
第３具体例により達成しうる。この第３具体例では、前
記比較器及び前記電流スイッチが、差動対として配置し
た第１トランジスタ及び第２トランジスタと、第３トラ
ンジスタとを有し、これら各トランジスタは第１主電極
と、第２主電極と、制御電極とを有し、第１トランジス
タ及び第２トランジスタの第１主電極が前記第２電流源
に結合され、第１トランジスタ及び第２トランジスタの
制御電極が前記第１キャパシタ端子及び前記基準電圧源
にそれぞれ結合され、第２トランジスタの第２主電極が
固定電位を生じる第１端子に結合され、第１トランジス
タの第２主電極が前記第３トランジスタの第１主電極に
結合され、第３トランジスタの第２主電極及び制御電極
が前記出力端子及びクロック信号源にそれぞれ結合され
ているようにする。
チの機能とを兼ね備えている。従って、電荷ポンプが極
めて簡単になるばかりではなく、極めて高速になる。前
記の第２トランジスタが第１トランジスタから第２電流
を引き継ぐ際電流切換機能は階段状に行われずに徐々に
行われる。しかし、このことは問題とならない。その理
由は、１周期Ｔの全体に亘って見ると、電荷ｄＱは同じ
となる為である。第３トランジスタは、放電スイッチに
よるキャパシタの放電中、第１トランジスタを流れる電
流を、固定電位を有する第２端子に通す。電荷ポンプ
を、他のキャパシタを充電するために用いる場合には、
この他のキャパシタが第３トランジスタにより放電され
るおそれがある。このおそれは、出力端子をダイオード
を介して第１トランジスタの第２主電極に結合する本発
明のスイッチ式キャパシタ電荷ポンプの第２具体例によ
り回避しうる。その理由は、ダイオードが前記の他のキ
ャパシタの放電を阻止する為である。これと同じ効果は
以下の本発明によるスイッチ式キャパシタ電荷ポンプの
第３具体例により達成しうる。この第３具体例では、前
記比較器及び前記電流スイッチが、差動対として配置し
た第１トランジスタ及び第２トランジスタと、第３トラ
ンジスタとを有し、これら各トランジスタは第１主電極
と、第２主電極と、制御電極とを有し、第１トランジス
タ及び第２トランジスタの第１主電極が前記第２電流源
に結合され、第１トランジスタ及び第２トランジスタの
制御電極が前記第１キャパシタ端子及び前記基準電圧源
にそれぞれ結合され、第２トランジスタの第２主電極が
固定電位を生じる第１端子に結合され、第１トランジス
タの第２主電極が前記第３トランジスタの第１主電極に
結合され、第３トランジスタの第２主電極及び制御電極
が前記出力端子及びクロック信号源にそれぞれ結合され
ているようにする。
【０００９】本例の場合、第３トランジスタが第１トラ
ンジスタと直列に組合される為、他のキャパシタのいか
なる放電も回避される。
ンジスタと直列に組合される為、他のキャパシタのいか
なる放電も回避される。
【００１０】本発明によるスイッチ式キャパシタ電荷ポ
ンプはあらゆる目的に用いることができる。本発明の電
荷ポンプによれば、値が極めて小さな電流を流す電流源
を用いることなく、比較的小さな電荷部分によりキャパ
シタを充電しうる。その理由は、ｄＱに対する前記の式
において、第１電流Ｉ１に対する第２電流Ｉ２の比の関
係のみが役割を奏する為である。電荷ポンプの出力電流
の平均値は、比Ｉ２／Ｉ１、クロック信号の周期Ｔ従っ
て周波数ｆ＝１／Ｔ、キャパシタのキャパシタンスＣ及
び基準電圧値Ｖref の選択により決定しうる。従って、
例えば電圧制御発振器に対する制御ループで長い時定数
を実現しうる。
ンプはあらゆる目的に用いることができる。本発明の電
荷ポンプによれば、値が極めて小さな電流を流す電流源
を用いることなく、比較的小さな電荷部分によりキャパ
シタを充電しうる。その理由は、ｄＱに対する前記の式
において、第１電流Ｉ１に対する第２電流Ｉ２の比の関
係のみが役割を奏する為である。電荷ポンプの出力電流
の平均値は、比Ｉ２／Ｉ１、クロック信号の周期Ｔ従っ
て周波数ｆ＝１／Ｔ、キャパシタのキャパシタンスＣ及
び基準電圧値Ｖref の選択により決定しうる。従って、
例えば電圧制御発振器に対する制御ループで長い時定数
を実現しうる。
【００１１】本発明のスイッチ式キャパシタ電荷ポンプ
は、第１キャパシタ端子及び第２キャパシタ端子を有す
るキャパシタと、電流源として配置され、前記第１キャ
パシタ端子に結合された主電流路を有し、前記キャパシ
タを充電する第１トランジスタと、前記第２キャパシタ
端子及び前記第１キャパシタ端子にそれぞれ結合された
第１及び第２主電極と、周期的な２進クロック信号を受
けるように接続された制御電極とを有する第１放電トラ
ンジスタであって、前記クロック信号はその第１及び第
２の値にそれぞれ応じて前記第１放電トランジスタを導
通及び非導通とするようになっている当該第１放電トラ
ンジスタと、前記キャパシタの端子間電圧に応答して前
記クロック信号を発生させる手段とを具える鋸波発振器
に用いるのに極めて適している。
は、第１キャパシタ端子及び第２キャパシタ端子を有す
るキャパシタと、電流源として配置され、前記第１キャ
パシタ端子に結合された主電流路を有し、前記キャパシ
タを充電する第１トランジスタと、前記第２キャパシタ
端子及び前記第１キャパシタ端子にそれぞれ結合された
第１及び第２主電極と、周期的な２進クロック信号を受
けるように接続された制御電極とを有する第１放電トラ
ンジスタであって、前記クロック信号はその第１及び第
２の値にそれぞれ応じて前記第１放電トランジスタを導
通及び非導通とするようになっている当該第１放電トラ
ンジスタと、前記キャパシタの端子間電圧に応答して前
記クロック信号を発生させる手段とを具える鋸波発振器
に用いるのに極めて適している。
【００１２】この種類の鋸波発振器は例えばタイマ回路
に用いられている。クロック信号を発生させる前記の手
段は、実際には種々の方法で構成しうるも、これらの手
段は、キャパシタ端子間電圧を基準電圧と比較し、基準
電圧に達した瞬時に放電信号を発生する比較器を必ず有
している。基準電圧を切換えるか或いは追加の比較器
（窓比較器）及び第２の基準電圧を用いることにより、
回路を自己発振とすることができる。この場合、発振周
波数は例えば、キャパシタを第１トランジスタにより基
準電圧まで充電するのに必要な期間により決まる。例え
ばキャパシタが個別の素子としてそれ以外集積化されて
いる鋸波発振器に接続されている為に、このキャパシタ
自体が正確な値を有している場合でも、第１キャパシタ
端子における寄生キャパシタンスが依然として不正確性
の根源となり、この外部キャパシタが比較的小さな値を
有する必要がある場合には特にそうである。寄生キャパ
シタンスＣpar は特に電流源として配置した第１トラン
ジスタの寸法及び特性や第１放電トランジスタのミラー
(Miller)キャパシタンスによって決定される。更に、配
線上のキャパシタンスや第１キャパシタ端子に接続され
た比較器の入力キャパシタンスも寄生キャパシタンスの
一部となる。従って、既知の鋸波発振器の周波数は設計
上及び処理上の誤差の為に完全に一定とはならない。
に用いられている。クロック信号を発生させる前記の手
段は、実際には種々の方法で構成しうるも、これらの手
段は、キャパシタ端子間電圧を基準電圧と比較し、基準
電圧に達した瞬時に放電信号を発生する比較器を必ず有
している。基準電圧を切換えるか或いは追加の比較器
（窓比較器）及び第２の基準電圧を用いることにより、
回路を自己発振とすることができる。この場合、発振周
波数は例えば、キャパシタを第１トランジスタにより基
準電圧まで充電するのに必要な期間により決まる。例え
ばキャパシタが個別の素子としてそれ以外集積化されて
いる鋸波発振器に接続されている為に、このキャパシタ
自体が正確な値を有している場合でも、第１キャパシタ
端子における寄生キャパシタンスが依然として不正確性
の根源となり、この外部キャパシタが比較的小さな値を
有する必要がある場合には特にそうである。寄生キャパ
シタンスＣpar は特に電流源として配置した第１トラン
ジスタの寸法及び特性や第１放電トランジスタのミラー
(Miller)キャパシタンスによって決定される。更に、配
線上のキャパシタンスや第１キャパシタ端子に接続され
た比較器の入力キャパシタンスも寄生キャパシタンスの
一部となる。従って、既知の鋸波発振器の周波数は設計
上及び処理上の誤差の為に完全に一定とはならない。
【００１３】寄生キャパシタンスの影響を減少せしめう
る本発明による鋸波発振器は、前記第１トランジスタに
類似の型であるも、電流伝達を阻止する主電流路を有す
る第２トランジスタと、前記第１放電トランジスタと類
似の型の第２放電トランジスタであって、前記第２トラ
ンジスタの主電流路にノードで結合された第２主電極
と、前記第１放電トランジスタの第１主電極及び制御電
極にそれぞれ接続された第１主電極及び制御電極とを有
する当該第２放電トランジスタと、前記ノードに結合さ
れ、第１電流を生じる第１電流源と、基準電圧源と、前
記ノードに接続された第１入力端と、前記基準電圧源に
接続された第２入力端と、本質的に２進の比較信号を生
じる出力端とを有する比較器であって、前記比較信号の
第１及び第２の値は、前記第１入力端における電圧が前
記第２入力端における電圧よりも小さいか或いは大きい
かをそれぞれ表わすようにした当該比較器と、第２電流
を生じる第２電流源と、クロック信号の第１の値から第
２の値への遷移に応答して前記第２電流を前記第１キャ
パシタ端子に通し、前記比較信号の第１の値から第２の
値への遷移に応答して前記第２電流が前記第１キャパシ
タ端子に流れるのを阻止する電流スイッチとを具える。
る本発明による鋸波発振器は、前記第１トランジスタに
類似の型であるも、電流伝達を阻止する主電流路を有す
る第２トランジスタと、前記第１放電トランジスタと類
似の型の第２放電トランジスタであって、前記第２トラ
ンジスタの主電流路にノードで結合された第２主電極
と、前記第１放電トランジスタの第１主電極及び制御電
極にそれぞれ接続された第１主電極及び制御電極とを有
する当該第２放電トランジスタと、前記ノードに結合さ
れ、第１電流を生じる第１電流源と、基準電圧源と、前
記ノードに接続された第１入力端と、前記基準電圧源に
接続された第２入力端と、本質的に２進の比較信号を生
じる出力端とを有する比較器であって、前記比較信号の
第１及び第２の値は、前記第１入力端における電圧が前
記第２入力端における電圧よりも小さいか或いは大きい
かをそれぞれ表わすようにした当該比較器と、第２電流
を生じる第２電流源と、クロック信号の第１の値から第
２の値への遷移に応答して前記第２電流を前記第１キャ
パシタ端子に通し、前記比較信号の第１の値から第２の
値への遷移に応答して前記第２電流が前記第１キャパシ
タ端子に流れるのを阻止する電流スイッチとを具える。
【００１４】第２トランジスタ及び第２放電トランジス
タをそれぞれ第１トランジスタ及び第１放電トランジス
タと同じトランジスタ、すなわちコピーとする為、ノー
ド上の寄生キャパシタンスが第１キャパシタ端子におけ
る寄生キャパシタンスとほぼ同じ大きさとなる。第２ト
ランジスタは、これに電流が流れずこの第２トランジス
タが擬似として機能するように配置する。第２トランジ
スタ及び第２放電トランジスタは第１電流源、基準電流
源、比較器、第２電流源及び電流スイッチと相俟って、
寄生キャパシタンスＣpar 中に消滅されるであろう電荷
をほぼ等しい大きさの補償電荷で補償する電荷ポンプを
構成する。これにより寄生キャパシタンスＣpar の影響
が実質的に排除される。ノードに接続された電荷ポンプ
の構成素子、特に第２トランジスタ及び第２放電トラン
ジスタの寸法を鋸波発振器の対応する構成素子の寸法と
は比例して変えたものとすることもできる。これにより
ノード上の寄生キャパシタンスが特定の倍率で減少する
も、これを第１電流Ｉ１に対する第２電流Ｉ２の比を調
整することにより補償しうる。クロック信号を発生する
手段に及ぼす比較器の入力キャパシタンスの影響は、電
荷ポンプに対しほぼ等しい大きさの入力キャパシタンス
を有する比較器を選択することにより除去しうる。
タをそれぞれ第１トランジスタ及び第１放電トランジス
タと同じトランジスタ、すなわちコピーとする為、ノー
ド上の寄生キャパシタンスが第１キャパシタ端子におけ
る寄生キャパシタンスとほぼ同じ大きさとなる。第２ト
ランジスタは、これに電流が流れずこの第２トランジス
タが擬似として機能するように配置する。第２トランジ
スタ及び第２放電トランジスタは第１電流源、基準電流
源、比較器、第２電流源及び電流スイッチと相俟って、
寄生キャパシタンスＣpar 中に消滅されるであろう電荷
をほぼ等しい大きさの補償電荷で補償する電荷ポンプを
構成する。これにより寄生キャパシタンスＣpar の影響
が実質的に排除される。ノードに接続された電荷ポンプ
の構成素子、特に第２トランジスタ及び第２放電トラン
ジスタの寸法を鋸波発振器の対応する構成素子の寸法と
は比例して変えたものとすることもできる。これにより
ノード上の寄生キャパシタンスが特定の倍率で減少する
も、これを第１電流Ｉ１に対する第２電流Ｉ２の比を調
整することにより補償しうる。クロック信号を発生する
手段に及ぼす比較器の入力キャパシタンスの影響は、電
荷ポンプに対しほぼ等しい大きさの入力キャパシタンス
を有する比較器を選択することにより除去しうる。
【００１５】
【実施例】各図間で対応する素子には同じ符号を付して
ある。
ある。
【００１６】図１は本発明による電荷ポンプを示すブロ
ック線図である。この電荷ポンプでは種々の信号が生
じ、これら信号の形状を図２に示してある。キャパシタ
４の第１キャパシタ端子２は、このキャパシタ４を第１
電流Ｉ１で充電する第１電流源６に接続され、このキャ
パシタ４の端子間のキャパシタ電圧Ｖc が時間とともに
増大する。第２キャパシタ端子８は接地されている。第
１キャパシタ端子２は比較器１２の第１入力端１０に接
続され、この比較器の第２入力端１４は、大地電位に対
する基準電圧Ｖref を生じる基準電圧源１６に接続され
ている。比較器１２の出力端１８は、第１入力端１０に
おけるキャパシタ電圧Ｖc が第２入力端１４における基
準電圧Ｖref よりも小さいか又は大きいかに応じてそれ
ぞれ低値又は高値となる２進比較信号Ｖcompを生じる。
キャパシタ４は、第１キャパシタ端子２及び第２キャパ
シタ端子８に接続された放電スイッチ２０により周期的
に放電される。
ック線図である。この電荷ポンプでは種々の信号が生
じ、これら信号の形状を図２に示してある。キャパシタ
４の第１キャパシタ端子２は、このキャパシタ４を第１
電流Ｉ１で充電する第１電流源６に接続され、このキャ
パシタ４の端子間のキャパシタ電圧Ｖc が時間とともに
増大する。第２キャパシタ端子８は接地されている。第
１キャパシタ端子２は比較器１２の第１入力端１０に接
続され、この比較器の第２入力端１４は、大地電位に対
する基準電圧Ｖref を生じる基準電圧源１６に接続され
ている。比較器１２の出力端１８は、第１入力端１０に
おけるキャパシタ電圧Ｖc が第２入力端１４における基
準電圧Ｖref よりも小さいか又は大きいかに応じてそれ
ぞれ低値又は高値となる２進比較信号Ｖcompを生じる。
キャパシタ４は、第１キャパシタ端子２及び第２キャパ
シタ端子８に接続された放電スイッチ２０により周期的
に放電される。
【００１７】この放電スイッチ２０はクロック信号源２
２からのクロック信号ＣＳにより制御され、クロック信
号ＣＳの高値及び低値が放電スイッチ２０をそれぞれ閉
成及び開放させる。電流スイッチ２４は電流入力端２６
と、出力電流Ｉout を生じる出力端子２８と、比較信号
Ｖcompが供給される第１制御入力端３０と、クロック信
号ＣＳが供給される第２制御入力端３２とを有してい
る。電流入力端２６は、第２電流Ｉ２を電流スイッチ２
４に供給する第２電流源３４に接続されている。
２からのクロック信号ＣＳにより制御され、クロック信
号ＣＳの高値及び低値が放電スイッチ２０をそれぞれ閉
成及び開放させる。電流スイッチ２４は電流入力端２６
と、出力電流Ｉout を生じる出力端子２８と、比較信号
Ｖcompが供給される第１制御入力端３０と、クロック信
号ＣＳが供給される第２制御入力端３２とを有してい
る。電流入力端２６は、第２電流Ｉ２を電流スイッチ２
４に供給する第２電流源３４に接続されている。
【００１８】電流スイッチ２４は、クロック信号ＣＳの
立下り縁後に、すなわちキャパシタ４が第１電流源６に
より再充電される瞬時後に第２電流Ｉ２を出力端子２８
に通す。この場合、出力電流の値はＩ２である。電流ス
イッチ２４は、比較信号Ｖco mpの立上り縁で、すなわち
キャパシタ電圧Ｖc が基準電圧Ｖref を越えると、出力
端子２８への電流の供給を阻止する。従って、出力電流
Ｉout は再び零まで降下する。この降下は急激にもゆる
やかにもすることができる。電流Ｉout はクロック信号
ＣＳの次の立下り縁までに何等かの速度で零まで降下さ
せる必要がある。クロック信号ＣＳの順次の２つの立下
り縁間で経過する時間がクロック周期Ｔである。クロッ
ク信号ＣＳの立下り縁から比較信号Ｖcompの立上り縁ま
で電流Ｉ１がキャパシタ４に流れ、キャパシタ電圧Ｖc
が基準電圧Ｖref まで上昇する。この場合、キャパシタ
４における電荷ｄＱはＣ・Ｖref に等しくなる。ここ
に、Ｃはキャパシタ４のキャパシタンスである。この期
間中、出力電流Ｉout は第１電流Ｉ１に比例する。その
理由は、この場合、Ｉout ＝Ｉ２＝（Ｉ２／Ｉ１）・Ｉ
１が満たされる為である。従って、出力電流Ｉout は各
クロック周期当り、ｄＱ＝Ｃ・Ｖref （Ｉ２／Ｉ１）に
等しい電荷部分ｄＱを表わす。
立下り縁後に、すなわちキャパシタ４が第１電流源６に
より再充電される瞬時後に第２電流Ｉ２を出力端子２８
に通す。この場合、出力電流の値はＩ２である。電流ス
イッチ２４は、比較信号Ｖco mpの立上り縁で、すなわち
キャパシタ電圧Ｖc が基準電圧Ｖref を越えると、出力
端子２８への電流の供給を阻止する。従って、出力電流
Ｉout は再び零まで降下する。この降下は急激にもゆる
やかにもすることができる。電流Ｉout はクロック信号
ＣＳの次の立下り縁までに何等かの速度で零まで降下さ
せる必要がある。クロック信号ＣＳの順次の２つの立下
り縁間で経過する時間がクロック周期Ｔである。クロッ
ク信号ＣＳの立下り縁から比較信号Ｖcompの立上り縁ま
で電流Ｉ１がキャパシタ４に流れ、キャパシタ電圧Ｖc
が基準電圧Ｖref まで上昇する。この場合、キャパシタ
４における電荷ｄＱはＣ・Ｖref に等しくなる。ここ
に、Ｃはキャパシタ４のキャパシタンスである。この期
間中、出力電流Ｉout は第１電流Ｉ１に比例する。その
理由は、この場合、Ｉout ＝Ｉ２＝（Ｉ２／Ｉ１）・Ｉ
１が満たされる為である。従って、出力電流Ｉout は各
クロック周期当り、ｄＱ＝Ｃ・Ｖref （Ｉ２／Ｉ１）に
等しい電荷部分ｄＱを表わす。
【００１９】値Ｉ２から零までの出力電流Ｉout の降下
が動作のゆるやかさを表わすこともできる。この動作が
比較信号Ｖcompの立上り縁を中心として対称的であれ
ば、この動作により電荷部分ｄＱの大きさに影響を及ぼ
さない。その理由は、出力電流Ｉout の積分値がクロッ
ク周期Ｔの全体に亘ってこの動作により変化しない為で
ある。
が動作のゆるやかさを表わすこともできる。この動作が
比較信号Ｖcompの立上り縁を中心として対称的であれ
ば、この動作により電荷部分ｄＱの大きさに影響を及ぼ
さない。その理由は、出力電流Ｉout の積分値がクロッ
ク周期Ｔの全体に亘ってこの動作により変化しない為で
ある。
【００２０】図３は電荷ポンプの第１具体例を示す。こ
の場合、図１のブロック線図に示す第１電流源６及び第
２電流源３４を電流源として配置したＰＭＯＳトランジ
スタ３６及びＰＭＯＳトランジスタ３８を以って構成
し、これらトランジスタはダイオード配置のＰＭＯＳト
ランジスタ４０と相俟って電流ミラー回路を構成してい
る。ＰＭＯＳトランジスタ３６，３８及び４０のソース
は正電源端子４２に接続され、これらトランジスタのゲ
ートとＰＭＯＳトランジスタ４０のドレインとは電流Ｉ
b を生じるバイアス電流源４4 に接続されている。ＰＭ
ＯＳトランジスタ３６，３８及び４０の寸法を定めるこ
とにより、ＰＭＯＳトランジスタ３６を流れる電流Ｉ１
とＰＭＯＳトランジスタ３８を流れる電流Ｉ２との相対
関係を決定しうる。ＰＭＯＳトランジスタ３６のドレイ
ンはキャパシタ４の第１キャパシタ端子２に接続され、
このキャパシタの第２キャパシタ端子８は接地されてい
る。図１に示すブロック線図の放電スイッチ２０はＮＭ
ＯＳトランジスタ４６として配置され、そのソース、ド
レイン及びゲートはクロック信号ＣＳを受けるために第
２キャパシタ端子８、第１キャパシタ端子２及びクロッ
ク信号源２２（図１）にそれぞれ接続されている。電荷
ポンプは更に、図１に示すのと同様に配置した基準電圧
源１６及び比較器１２を有する。図１に示す電流スイッ
チ２４はＰＭＯＳトランジスタ４８及び５０とＮＭＯＳ
トランジスタ５２とを有する。ＰＭＯＳトランジスタ４
８及び５０のソースはＰＭＯＳトランジスタ３８のドレ
インに接続されている。ＰＭＯＳトランジスタ４８のゲ
ートは比較器１２の出力端１８に接続されている。ＰＭ
ＯＳトランジスタ５０のゲートはインバータ５４を経て
出力端１８に接続されている為、２つのＰＭＯＳトラン
ジスタ４８及び５０のうちのいずれか一方のみが導通す
る。ＰＭＯＳトランジスタ４８のドレインは出力端子２
８に接続され、ＰＭＯＳトランジスタ５０のドレインは
接地されている。ＮＭＯＳトランジスタ５２がクロック
信号ＣＳを受けるために、そのソースは接地され、ドレ
イン及びゲートはそれぞれＰＭＯＳトランジスタ４８の
ドレイン及びクロック信号発生器２２（図１）に接続さ
れている。図２から明らかなように、キャパシタ４が放
電している間比較信号Ｖcompが低レベルとなり、電流Ｉ
２がＰＭＯＳトランジスタ４８を通って出力端子２８に
供給される。しかし、キャパシタ４が放電している間Ｎ
ＭＯＳトランジスタ５２がこの電流の供給を大地に短絡
させる。これにより、出力端子２８における電流Ｉout
は図２に示す形状となる。
の場合、図１のブロック線図に示す第１電流源６及び第
２電流源３４を電流源として配置したＰＭＯＳトランジ
スタ３６及びＰＭＯＳトランジスタ３８を以って構成
し、これらトランジスタはダイオード配置のＰＭＯＳト
ランジスタ４０と相俟って電流ミラー回路を構成してい
る。ＰＭＯＳトランジスタ３６，３８及び４０のソース
は正電源端子４２に接続され、これらトランジスタのゲ
ートとＰＭＯＳトランジスタ４０のドレインとは電流Ｉ
b を生じるバイアス電流源４4 に接続されている。ＰＭ
ＯＳトランジスタ３６，３８及び４０の寸法を定めるこ
とにより、ＰＭＯＳトランジスタ３６を流れる電流Ｉ１
とＰＭＯＳトランジスタ３８を流れる電流Ｉ２との相対
関係を決定しうる。ＰＭＯＳトランジスタ３６のドレイ
ンはキャパシタ４の第１キャパシタ端子２に接続され、
このキャパシタの第２キャパシタ端子８は接地されてい
る。図１に示すブロック線図の放電スイッチ２０はＮＭ
ＯＳトランジスタ４６として配置され、そのソース、ド
レイン及びゲートはクロック信号ＣＳを受けるために第
２キャパシタ端子８、第１キャパシタ端子２及びクロッ
ク信号源２２（図１）にそれぞれ接続されている。電荷
ポンプは更に、図１に示すのと同様に配置した基準電圧
源１６及び比較器１２を有する。図１に示す電流スイッ
チ２４はＰＭＯＳトランジスタ４８及び５０とＮＭＯＳ
トランジスタ５２とを有する。ＰＭＯＳトランジスタ４
８及び５０のソースはＰＭＯＳトランジスタ３８のドレ
インに接続されている。ＰＭＯＳトランジスタ４８のゲ
ートは比較器１２の出力端１８に接続されている。ＰＭ
ＯＳトランジスタ５０のゲートはインバータ５４を経て
出力端１８に接続されている為、２つのＰＭＯＳトラン
ジスタ４８及び５０のうちのいずれか一方のみが導通す
る。ＰＭＯＳトランジスタ４８のドレインは出力端子２
８に接続され、ＰＭＯＳトランジスタ５０のドレインは
接地されている。ＮＭＯＳトランジスタ５２がクロック
信号ＣＳを受けるために、そのソースは接地され、ドレ
イン及びゲートはそれぞれＰＭＯＳトランジスタ４８の
ドレイン及びクロック信号発生器２２（図１）に接続さ
れている。図２から明らかなように、キャパシタ４が放
電している間比較信号Ｖcompが低レベルとなり、電流Ｉ
２がＰＭＯＳトランジスタ４８を通って出力端子２８に
供給される。しかし、キャパシタ４が放電している間Ｎ
ＭＯＳトランジスタ５２がこの電流の供給を大地に短絡
させる。これにより、出力端子２８における電流Ｉout
は図２に示す形状となる。
【００２１】図３に示す電荷ポンプの例は、ＰＭＯＳト
ランジスタ４８及び５０を比較器及び電流スイッチの双
方として動作させることにより簡単化しうる。その結果
を図４に示す。この場合、ＰＭＯＳトランジスタ４８の
ゲートを第１キャパシタ端子２に直接接続し、ＰＭＯＳ
トランジスタ５０のゲートを基準電圧源１６に直接接続
する。出力端子２８には例えば、電荷ポンプにより電荷
部分ｄＱが充電されるキャパシタ５６を接続する。この
場合、ダイオード５８により、キャパシタ５６がＮＭＯ
Ｓトランジスタ５２により不所望に放電されるのを阻止
する。キャパシタ５６が一旦充電されると、その電荷部
分ｄＱを所望に応じ再び放電させることができる。この
放電はＮＭＯＳトランジスタ６０，６２及び６４と選択
スイッチ６６とにより行われる。ＮＭＯＳトランジスタ
６２及び６４は電流ミラーとして配置され、この電流ミ
ラーの出力端として作用するＮＭＯＳトランジスタ６４
のドレインは出力端子２８に接続されている。電流ミラ
ーの入力端として作用するＮＭＯＳトランジスタ６２の
ドレインはＮＭＯＳトランジスタ６０の主電流通路を介
してＰＭＯＳトランジスタ４８のドレインに接続されて
いる。ＮＭＯＳトランジスタ６０のゲートは選択スイッ
チ６６により大地（位置ａ）又は正電源端子４２（位置
ｂ）に接続することができる。位置ｂでは、ＮＭＯＳト
ランジスタ６０が導通し、電流Ｉ２が電流ミラーを経て
出力端子２８に流れる為、キャパシタ５６が放電され
る。位置ａでは、電流ミラーが不作動となり、キャパシ
タ５６が充電される。
ランジスタ４８及び５０を比較器及び電流スイッチの双
方として動作させることにより簡単化しうる。その結果
を図４に示す。この場合、ＰＭＯＳトランジスタ４８の
ゲートを第１キャパシタ端子２に直接接続し、ＰＭＯＳ
トランジスタ５０のゲートを基準電圧源１６に直接接続
する。出力端子２８には例えば、電荷ポンプにより電荷
部分ｄＱが充電されるキャパシタ５６を接続する。この
場合、ダイオード５８により、キャパシタ５６がＮＭＯ
Ｓトランジスタ５２により不所望に放電されるのを阻止
する。キャパシタ５６が一旦充電されると、その電荷部
分ｄＱを所望に応じ再び放電させることができる。この
放電はＮＭＯＳトランジスタ６０，６２及び６４と選択
スイッチ６６とにより行われる。ＮＭＯＳトランジスタ
６２及び６４は電流ミラーとして配置され、この電流ミ
ラーの出力端として作用するＮＭＯＳトランジスタ６４
のドレインは出力端子２８に接続されている。電流ミラ
ーの入力端として作用するＮＭＯＳトランジスタ６２の
ドレインはＮＭＯＳトランジスタ６０の主電流通路を介
してＰＭＯＳトランジスタ４８のドレインに接続されて
いる。ＮＭＯＳトランジスタ６０のゲートは選択スイッ
チ６６により大地（位置ａ）又は正電源端子４２（位置
ｂ）に接続することができる。位置ｂでは、ＮＭＯＳト
ランジスタ６０が導通し、電流Ｉ２が電流ミラーを経て
出力端子２８に流れる為、キャパシタ５６が放電され
る。位置ａでは、電流ミラーが不作動となり、キャパシ
タ５６が充電される。
【００２２】図５は図４の回路の第１変形例を示し、こ
の場合ＰＭＯＳトランジスタ４８のドレインがＰＭＯＳ
トランジスタ６８の主電流通路を経て出力端子２８に接
続されている。ＰＭＯＳトランジスタ６８のゲートには
クロック信号ＣＳが供給される為、このトランジスタは
キャパシタ４が放電されている際に出力端子２８への電
流供給を阻止する直列スイッチとして動作する。
の場合ＰＭＯＳトランジスタ４８のドレインがＰＭＯＳ
トランジスタ６８の主電流通路を経て出力端子２８に接
続されている。ＰＭＯＳトランジスタ６８のゲートには
クロック信号ＣＳが供給される為、このトランジスタは
キャパシタ４が放電されている際に出力端子２８への電
流供給を阻止する直列スイッチとして動作する。
【００２３】図６は図４に示す回路の第２変形例を示
す。この場合、出力端子２８への電流供給の阻止をＮＭ
ＯＳトランジスタ７０により達成するもので、そのソー
ス、ドレイン及びゲートは大地、ＰＭＯＳトランジスタ
３８のドレイン及びクロック信号ＣＳのクロック信号源
にそれぞれ接続されている。
す。この場合、出力端子２８への電流供給の阻止をＮＭ
ＯＳトランジスタ７０により達成するもので、そのソー
ス、ドレイン及びゲートは大地、ＰＭＯＳトランジスタ
３８のドレイン及びクロック信号ＣＳのクロック信号源
にそれぞれ接続されている。
【００２４】図７は図４の回路の第３変形例を示す。こ
の場合、出力端子２８への電流供給の阻止をＰＭＯＳト
ランジスタ７２により達成するもので、そのソース、ド
レイン及びゲートはＰＭＯＳトランジスタ３８のドレイ
ン、ＰＭＯＳトランジスタ４８及び５０のソース及びク
ロック信号ＣＳのクロック信号源にそれぞれ接続されて
いる。更に、出力電流Ｉout を所望により電流ミラー７
４により取出すことができる。
の場合、出力端子２８への電流供給の阻止をＰＭＯＳト
ランジスタ７２により達成するもので、そのソース、ド
レイン及びゲートはＰＭＯＳトランジスタ３８のドレイ
ン、ＰＭＯＳトランジスタ４８及び５０のソース及びク
ロック信号ＣＳのクロック信号源にそれぞれ接続されて
いる。更に、出力電流Ｉout を所望により電流ミラー７
４により取出すことができる。
【００２５】図８は電荷ポンプを用いた鋸波発振器を示
す。この鋸波発振器は従来の種類のものであり、電流源
として配置したＰＭＯＳトランジスタ８０と、第１キャ
パシタ端子８４及び第２キャパシタ端子８６を有するキ
ャパシタ８２と、このキャパシタ８２を放電させるＮＭ
ＯＳトランジスタ８８と、基準電圧源９０と、クロック
信号ＣＳを発生するクロック信号発生器９２とを具えて
いる。クロック信号発生器９２は第１キャパシタ端子８
４の電圧を基準電圧源９０の基準電圧Ｖref と比較する
比較器９４を具えている。この比較器９４はワンショッ
トマルチバイブレータ９６をトリガし、その出力信号を
クロック信号として作用させる。比較器９４及びワンシ
ョットマルチバイブレータの代わりに、窓比較器を既知
のようにして用いることができる。ＰＭＯＳトランジス
タ８０のソース及びドレインは第１キャパシタ端子８４
及び正電源端子４２にそれぞれ接続されている。ＰＭＯ
Ｓトランジスタ８０のゲートには、図３のＰＭＯＳトラ
ンジスタ３６に対し示したものと同様にして電圧を供給
することができる。第２キャパシタ端子８６は接地され
ている。ＮＭＯＳトランジスタ８８のドレイン、ソース
及びゲートは第２キャパシタ端子８６、第１キャパシタ
端子８４及びクロック信号発生器９２のクロック信号Ｃ
Ｓの発生端子にそれぞれ接続されている。クロック周期
Ｔ及び鋸波発振器の周波数も例えば、キャパシタ８２を
基準電圧レベルＶref まで充電するのに必要な期間によ
って決定される。電流源として配置したＰＭＯＳトラン
ジスタ８０の充電電流Ｉchはキャパシタ８２に流れるの
みならず第１キャパシタ端子８４に存在する寄生キャパ
シタ９８に部分的に流れる。従って、クロック周期Ｔは
期待しうるよりも長くなる。この影響は、寄生キャパシ
タ９８のキャパシタンスがキャパシタ８２のキャパシタ
ンスに比べてもはや無視できない場合に一層著しいもの
となる。この寄生キャパシタンスは特に、ＰＭＯＳトラ
ンジスタ８０の出力キャパシタ、ＮＭＯＳトランジスタ
８８のミラー(Miller)キャパシタンス及び配線キャパシ
タンスより成る。
す。この鋸波発振器は従来の種類のものであり、電流源
として配置したＰＭＯＳトランジスタ８０と、第１キャ
パシタ端子８４及び第２キャパシタ端子８６を有するキ
ャパシタ８２と、このキャパシタ８２を放電させるＮＭ
ＯＳトランジスタ８８と、基準電圧源９０と、クロック
信号ＣＳを発生するクロック信号発生器９２とを具えて
いる。クロック信号発生器９２は第１キャパシタ端子８
４の電圧を基準電圧源９０の基準電圧Ｖref と比較する
比較器９４を具えている。この比較器９４はワンショッ
トマルチバイブレータ９６をトリガし、その出力信号を
クロック信号として作用させる。比較器９４及びワンシ
ョットマルチバイブレータの代わりに、窓比較器を既知
のようにして用いることができる。ＰＭＯＳトランジス
タ８０のソース及びドレインは第１キャパシタ端子８４
及び正電源端子４２にそれぞれ接続されている。ＰＭＯ
Ｓトランジスタ８０のゲートには、図３のＰＭＯＳトラ
ンジスタ３６に対し示したものと同様にして電圧を供給
することができる。第２キャパシタ端子８６は接地され
ている。ＮＭＯＳトランジスタ８８のドレイン、ソース
及びゲートは第２キャパシタ端子８６、第１キャパシタ
端子８４及びクロック信号発生器９２のクロック信号Ｃ
Ｓの発生端子にそれぞれ接続されている。クロック周期
Ｔ及び鋸波発振器の周波数も例えば、キャパシタ８２を
基準電圧レベルＶref まで充電するのに必要な期間によ
って決定される。電流源として配置したＰＭＯＳトラン
ジスタ８０の充電電流Ｉchはキャパシタ８２に流れるの
みならず第１キャパシタ端子８４に存在する寄生キャパ
シタ９８に部分的に流れる。従って、クロック周期Ｔは
期待しうるよりも長くなる。この影響は、寄生キャパシ
タ９８のキャパシタンスがキャパシタ８２のキャパシタ
ンスに比べてもはや無視できない場合に一層著しいもの
となる。この寄生キャパシタンスは特に、ＰＭＯＳトラ
ンジスタ８０の出力キャパシタ、ＮＭＯＳトランジスタ
８８のミラー(Miller)キャパシタンス及び配線キャパシ
タンスより成る。
【００２６】電荷ポンプはＮＭＯＳトランジスタ４６
と、第１電流源６と、比較器１２と、第２電流源３４
と、電流スイッチ２４とを有しており、これらは図１及
び３に示すのと同様に大地と正電源端子４２との間に接
続されている。出力端子２８は第１キャパシタ端子８４
に接続されている。ＮＭＯＳトランジスタ４６はノード
１００において第１電流源６、比較器１２の第１入力端
１０及びＰＭＯＳトランジスタ１０２のドレインに接続
され、ＰＭＯＳトランジスタ１０２のソース及びゲート
は正電源端子４２に接続されている。ＰＭＯＳトランジ
スタ１０２はＰＭＯＳトランジスタ８０と同じトランジ
スタとするが、ノード１００に電流を供給しない。ＮＭ
ＯＳトランジスタ４６はＮＭＯＳトランジスタ８８と同
じトランジスタとする。従って、ノード１００における
寄生キャパシタ１０４のキャパシタンスは第１キャパシ
タ端子８４における寄生キャパシタ９８のキャパシタン
スにほぼ等しくなる。寄生キャパシタ９８は基準電圧レ
ベルＶref まで充電される。電荷ポンプにも同じ基準電
圧を用いることにより寄生キャパシタ１０４は寄生キャ
パシタ９８と同じ電荷を有するようになる。出力電流Ｉ
out を第１キャパシタ端子８４に供給することにより、
このようにしない場合に寄生キャパシタ９８に流れる電
荷が電荷ポンプに対し補償される。このようにして寄生
キャパシタによる影響が著しく減少される。
と、第１電流源６と、比較器１２と、第２電流源３４
と、電流スイッチ２４とを有しており、これらは図１及
び３に示すのと同様に大地と正電源端子４２との間に接
続されている。出力端子２８は第１キャパシタ端子８４
に接続されている。ＮＭＯＳトランジスタ４６はノード
１００において第１電流源６、比較器１２の第１入力端
１０及びＰＭＯＳトランジスタ１０２のドレインに接続
され、ＰＭＯＳトランジスタ１０２のソース及びゲート
は正電源端子４２に接続されている。ＰＭＯＳトランジ
スタ１０２はＰＭＯＳトランジスタ８０と同じトランジ
スタとするが、ノード１００に電流を供給しない。ＮＭ
ＯＳトランジスタ４６はＮＭＯＳトランジスタ８８と同
じトランジスタとする。従って、ノード１００における
寄生キャパシタ１０４のキャパシタンスは第１キャパシ
タ端子８４における寄生キャパシタ９８のキャパシタン
スにほぼ等しくなる。寄生キャパシタ９８は基準電圧レ
ベルＶref まで充電される。電荷ポンプにも同じ基準電
圧を用いることにより寄生キャパシタ１０４は寄生キャ
パシタ９８と同じ電荷を有するようになる。出力電流Ｉ
out を第１キャパシタ端子８４に供給することにより、
このようにしない場合に寄生キャパシタ９８に流れる電
荷が電荷ポンプに対し補償される。このようにして寄生
キャパシタによる影響が著しく減少される。
【００２７】電荷ポンプは前述した実施例により実現し
うる。図４に示す電荷ポンプを用いる場合、ダイオード
５８及びトランジスタ６０，６２及び６４は不必要とな
る。又、ＮＭＯＳトランジスタ５２も不必要となる。そ
の理由は、ＮＭＯＳトランジスタ８８がトランジスタ５
２と同じ機能を達成する為である。図６に示す電荷ポン
プを用いる場合、ダイオード５８が不必要となる。
うる。図４に示す電荷ポンプを用いる場合、ダイオード
５８及びトランジスタ６０，６２及び６４は不必要とな
る。又、ＮＭＯＳトランジスタ５２も不必要となる。そ
の理由は、ＮＭＯＳトランジスタ８８がトランジスタ５
２と同じ機能を達成する為である。図６に示す電荷ポン
プを用いる場合、ダイオード５８が不必要となる。
【００２８】同じ型の比較器９４及び１２を選択するこ
とにより、寄生キャパシタ９８及び１０４の同等性が一
層増し、従って寄生キャパシタ９８による影響を減少さ
せる精度も増す。ＮＭＯＳトランジスタ４６及びＰＭＯ
Ｓトランジスタ１０２を対応するトランジスタ８８及び
８０とは異なる大きさのものとすることもできる。この
場合、比較器９４及び１２を互いに異なる種類のものと
することができる。これにともなって得られる寄生キャ
パシタ１０４のキャパシタンスの減少を電流Ｉ２及びＩ
１間の関係を適切に選択することにより調整しうる。
とにより、寄生キャパシタ９８及び１０４の同等性が一
層増し、従って寄生キャパシタ９８による影響を減少さ
せる精度も増す。ＮＭＯＳトランジスタ４６及びＰＭＯ
Ｓトランジスタ１０２を対応するトランジスタ８８及び
８０とは異なる大きさのものとすることもできる。この
場合、比較器９４及び１２を互いに異なる種類のものと
することができる。これにともなって得られる寄生キャ
パシタ１０４のキャパシタンスの減少を電流Ｉ２及びＩ
１間の関係を適切に選択することにより調整しうる。
【００２９】本発明は図示の実施例に限定されず、幾多
の変更を加えうること勿論である。例えば、図示のユニ
ポーラトランジスタの代わりに又はこれと組合せてバイ
ポーラトランジスタを用いることもでき、前者の場合に
はソース、ドレイン及びゲートがエミッタ、コレクタ及
びベースに置き換わる。
の変更を加えうること勿論である。例えば、図示のユニ
ポーラトランジスタの代わりに又はこれと組合せてバイ
ポーラトランジスタを用いることもでき、前者の場合に
はソース、ドレイン及びゲートがエミッタ、コレクタ及
びベースに置き換わる。
【図１】本発明によるスイッチ式キャパシタ電荷ポンプ
の機能を示す原理的ブロック線図である。
の機能を示す原理的ブロック線図である。
【図２】図１に示すスイッチ式キャパシタ電荷ポンプの
動作を説明するための信号波形図である。
動作を説明するための信号波形図である。
【図３】本発明によるスイッチ式キャパシタ電荷ポンプ
の一具体例を示す回路図である。
の一具体例を示す回路図である。
【図４】本発明によるスイッチ式キャパシタ電荷ポンプ
の他の具体例を示す回路図である。
の他の具体例を示す回路図である。
【図５】図４の具体例の一部の変形を示す回路図であ
る。
る。
【図６】図４の具体例の一部の他の変形を示す回路図で
ある。
ある。
【図７】図４の具体例の一部の更に他の変形を示す回路
図である。
図である。
【図８】本発明によるスイッチ式キャパシタ電荷ポンプ
を有する鋸波発振器を示す回路図である。
を有する鋸波発振器を示す回路図である。
４ キャパシタ ６ 第１電流源 １２，９４ 比較器 １６，９０ 基準電圧源 ２０ 放電スイッチ ２２，９２ クロック信号源 ２４ 電流スイッチ ３４ 第２電流源 ９６ ワンショットマルチバイブレータ ９８，１０４ 寄生キャパシタ
Claims (6)
- 【請求項１】 第１キャパシタ端子（２）と第２キャパ
シタ端子（８）とを有するキャパシタ（４）と、 前記第１キャパシタ端子（２）に結合され、前記キャパ
シタ（４）を充電する充電手段（６）と、 前記第１キャパシタ端子（２）及び第２キャパシタ端子
（８）に結合された放電スイッチ（２０）であって、ク
ロック信号源（２２）からの周期的な２進クロック信号
（ＣＳ）の第１及び第２の値に応答して放電スイッチ
（２０）をそれぞれ閉成及び開放することにより前記キ
ャパシタ（４）を繰返し放電させる当該放電スイッチ
（２０）とを具えるスイッチ式キャパシタ電荷ポンプに
おいて、 前記充電手段が、前記第１キャパシタ端子（２）に結合
され第１電流（Ｉ１）を前記キャパシタ（４）に供給す
る第１電流源（６）を具えており、 スイッチ式キャパシタ電荷ポンプが更に、 基準電圧源（１６）と、 前記第１キャパシタ端子（２）に接続された第１入力端
（１０）と、前記基準電圧源（１６）に接続された第２
入力端（１４）と、本質的に２進の比較信号（Ｖcomp)
を生じる出力端（１８）とを有する比較器（１２）であ
って、前記比較信号の第１及び第２の値は、前記第１入
力端（１０）における電圧（Ｖc ) が前記第２入力端
（１４）における電圧よりも小さいか或いは大きいかを
それぞれ表わすようにした当該比較器（１２）と、 第２電流（Ｉ２）を生じる第２電流源（３４）と、 出力端子（２８）と、 クロック信号（ＣＳ）の第１の値から第２の値への遷移
に応答して前記第２電流（Ｉ２）を前記出力端子（２
８）に通し、前記比較信号（Ｖcomp) の第１の値から第
２の値への遷移に応答して前記第２電流（Ｉ２）が前記
出力端子（２８）に流れるのを阻止する電流スイッチ
（２４）とを具えていることを特徴とするスイッチ式キ
ャパシタ電荷ポンプ。 - 【請求項２】 請求項１に記載のスイッチ式キャパシタ
電荷ポンプにおいて、前記比較器（１２）及び前記電流
スイッチ（２４）が、差動対として配置した第１トラン
ジスタ（４８）及び第２トランジスタ（５０）と、第３
トランジスタ（５２）とを有し、これら各トランジスタ
は第１主電極と、第２主電極と、制御電極とを有し、第
１トランジスタ（４８）及び第２トランジスタ（５０）
の第１主電極が前記第２電流源（３４）に結合され、第
１トランジスタ（４８）及び第２トランジスタ（５０）
の制御電極が前記第１キャパシタ端子（２）及び前記基
準電圧源（１６）にそれぞれ結合され、第２トランジス
タ（５０）の第２主電極が固定電位を生じる第１端子
（８）に結合され、第１トランジスタ（４８）の第２主
電極が前記出力端子（２８）に結合され、第３トランジ
スタ（５２）の第１主電極、第２主電極及び制御電極が
第２トランジスタ（４８）の第２主電極、固定電位を生
じる第２端子（８）及びクロック信号源（２２）にそれ
ぞれ結合されていることを特徴とするスイッチ式キャパ
シタ電荷ポンプ。 - 【請求項３】 請求項１に記載のスイッチ式キャパシタ
電荷ポンプにおいて、前記比較器（１２）及び前記電流
スイッチ（２４）が、差動対として配置した第１トラン
ジスタ（４８）及び第２トランジスタ（５０）と、第３
トランジスタ（６８）とを有し、これら各トランジスタ
は第１主電極と、第２主電極と、制御電極とを有し、第
１トランジスタ（４８）及び第２トランジスタ（５０）
の第１主電極が前記第２電流源（３４）に結合され、第
１トランジスタ（４８）及び第２トランジスタ（５０）
の制御電極が前記第１キャパシタ端子（２）及び前記基
準電圧源（１６）にそれぞれ結合され、第２トランジス
タ（５０）の第２主電極が固定電位を生じる第１端子
（８）に結合され、第１トランジスタ（４８）の第２主
電極が前記第３トランジスタ（６８）の第１主電極に結
合され、第３トランジスタ（６８）の第２主電極及び制
御電極が前記出力端子（２８）及びクロック信号源（２
２）にそれぞれ結合されていることを特徴とするスイッ
チ式キャパシタ電荷ポンプ。 - 【請求項４】 請求項１に記載のスイッチ式キャパシタ
電荷ポンプにおいて、前記比較器（１２）及び前記電流
スイッチ（２４）が、差動対として配置した第１トラン
ジスタ（４８）及び第２トランジスタ（５０）と、第３
トランジスタ（７０）とを有し、これら各トランジスタ
は第１主電極と、第２主電極と、制御電極とを有し、第
１トランジスタ（４８）及び第２トランジスタ（５０）
の第１主電極がノードで前記第２電流源（３４）に結合
され、第１トランジスタ（４８）及び第２トランジスタ
（５０）の制御電極が前記第１キャパシタ端子（２）及
び前記基準電圧源（１６）にそれぞれ結合され、第２ト
ランジスタ（５０）の第２主電極が固定電位を生じる第
１端子（８）に結合され、第１トランジスタ（４８）の
第２主電極が前記出力端子（２８）に結合され、第３ト
ランジスタ（７０）の第１主電極、第２主電極及び制御
電極が前記ノード、固定電位を生じる第２端子（８）及
びクロック信号源（２２）にそれぞれ結合されているこ
とを特徴とするスイッチ式キャパシタ電荷ポンプ。 - 【請求項５】 請求項２又は４に記載のスイッチ式キャ
パシタ電荷ポンプにおいて、前記出力端子（２８）がダ
イオード（５８）を介して前記第１トランジスタ（４
８）の第２主電極に結合されていることを特徴とするス
イッチ式キャパシタ電荷ポンプ。 - 【請求項６】 第１キャパシタ端子（８４）及び第２キ
ャパシタ端子（８６）を有するキャパシタ（８２）と、 電流源として配置され、前記第１キャパシタ端子（８
４）に結合された主電流路を有し、前記キャパシタを充
電する第１トランジスタ（８０）と、 前記第２キャパシタ端子（８６）及び前記第１キャパシ
タ端子（８４）にそれぞれ結合された第１及び第２主電
極と、周期的な２進クロック信号（ＣＳ）を受けるよう
に接続された制御電極とを有する第１放電トランジスタ
（８８）であって、前記クロック信号（ＣＳ）はその第
１及び第２の値にそれぞれ応じて前記第１放電トランジ
スタ（８８）を導通及び非導通とするようになっている
当該第１放電トランジスタ（８８）と、 前記キャパシタ（８２）の端子間電圧に応答して前記ク
ロック信号（ＣＳ）を発生させる手段（９２）とを具え
る鋸波発振器において、 この鋸波発振器が更に、 前記第１トランジスタ（８０）に類似の型であるも、電
流伝達を阻止する主電流路を有する第２トランジスタ
（１０２）と、 前記第１放電トランジスタ（８８）と類似の型の第２放
電トランジスタ（４６）であって、前記第２トランジス
タ（１０２）の主電流路にノード（１００）で結合され
た第２主電極と、前記第１放電トランジスタ（８８）の
第１主電極及び制御電極にそれぞれ接続された第１主電
極及び制御電極とを有する当該第２放電トランジスタ
（４６）と、 前記ノード（１００）に結合され、第１電流（Ｉ１）を
生じる第１電流源（６）と、 基準電圧源（９０）と、 前記ノード（１００）に接続された第１入力端（１０）
と、前記基準電圧源（９０）に接続された第２入力端
（１４）と、本質的に２進の比較信号（Ｖcomp)を生じ
る出力端（１８）とを有する比較器（１２）であって、
前記比較信号の第１及び第２の値は、前記第１入力端
（１０）における電圧が前記第２入力端（１４）におけ
る電圧よりも小さいか或いは大きいかをそれぞれ表わす
ようにした当該比較器（１２）と、 第２電流（Ｉ２）を生じる第２電流源（３４）と、 クロック信号（ＣＳ）の第１の値から第２の値への遷移
に応答して前記第２電流（Ｉ２）を前記第１キャパシタ
端子（８４）に通し、前記比較信号（Ｖcomp)の第１の
値から第２の値への遷移に応答して前記第２電流（Ｉ
２）が前記第１キャパシタ端子（８４）に流れるのを阻
止する電流スイッチ（２４）とを具えていることを特徴
とする鋸波発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9201053 | 1992-06-15 | ||
| NL9201053A NL9201053A (nl) | 1992-06-15 | 1992-06-15 | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661803A true JPH0661803A (ja) | 1994-03-04 |
Family
ID=19860926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142270A Pending JPH0661803A (ja) | 1992-06-15 | 1993-06-14 | スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5387882A (ja) |
| EP (1) | EP0574982B1 (ja) |
| JP (1) | JPH0661803A (ja) |
| KR (1) | KR940001210A (ja) |
| AT (1) | ATE162023T1 (ja) |
| DE (1) | DE69316088T2 (ja) |
| ES (1) | ES2113472T3 (ja) |
| FI (1) | FI932694A (ja) |
| NL (1) | NL9201053A (ja) |
| SG (1) | SG48293A1 (ja) |
| TW (1) | TW318292B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190044053A (ko) * | 2016-07-22 | 2019-04-29 | 체에스에엠 센트레 스위쎄 데 엘렉트로니크 에트 데 미크로테크니크 에스아-르쉐르슈 에트 데블로프망 | 아날로그 및/또는 디지털 회로의 pvt 변화를 보상하기 위한 보상 장치 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4328973C1 (de) * | 1993-08-27 | 1994-08-25 | Siemens Ag | Schalter-Kondensator-Netzwerk |
| DE4442466C1 (de) * | 1994-11-29 | 1995-12-14 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer geregelten Ausgangsspannung |
| DE19507155C1 (de) * | 1995-03-01 | 1996-08-14 | Itt Ind Gmbh Deutsche | Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen |
| EP0737643B1 (en) * | 1995-04-14 | 2000-09-13 | STMicroelectronics S.r.l. | Voltage generator-booster for supplying an approximately constant voltage level |
| JPH10505699A (ja) * | 1995-07-05 | 1998-06-02 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 電流積分器 |
| US5629644A (en) * | 1995-07-28 | 1997-05-13 | Micron Quantum Devices, Inc. | Adjustable timer circuit |
| JP3690814B2 (ja) | 1995-10-02 | 2005-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変成器及び１次巻線を介した帰還を有する切替モード電源 |
| KR100232219B1 (ko) * | 1996-10-24 | 1999-12-01 | 김영환 | 저전압 감지 회로 |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| US5907250A (en) * | 1997-05-16 | 1999-05-25 | International Business Machines Corporation | Transition detector with timer |
| JP3581002B2 (ja) * | 1998-01-22 | 2004-10-27 | ローム株式会社 | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ |
| EP1001535B1 (en) * | 1998-11-10 | 2005-01-26 | STMicroelectronics S.r.l. | Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration |
| US6400544B1 (en) * | 1999-07-23 | 2002-06-04 | Maxim Integrated Products, Inc. | Current limiting using capacitor charge measurement |
| US6262603B1 (en) * | 2000-02-29 | 2001-07-17 | National Semiconductor Corporation | RC calibration circuit with reduced power consumption and increased accuracy |
| EP1143617B1 (en) * | 2000-03-31 | 2008-06-04 | STMicroelectronics S.r.l. | Integrated generator of a slow voltage ramp |
| US6563725B2 (en) * | 2001-10-03 | 2003-05-13 | Bruce W. Carsten | Apparatus and method for control and driving BJT used as synchronous rectifier |
| KR20040077656A (ko) * | 2001-10-22 | 2004-09-06 | 마이크로제닉스 가부시키가이샤 | 감압센서 및 그 감압센서를 사용한 모니터 |
| US6545530B1 (en) * | 2001-12-05 | 2003-04-08 | Linear Technology Corporation | Circuit and method for reducing quiescent current in a voltage reference circuit |
| US20040017643A1 (en) * | 2002-07-26 | 2004-01-29 | Ncr Corporation | Apparatus and method of controlling access to a service area of an equipment cabinet |
| JP3991863B2 (ja) * | 2002-12-27 | 2007-10-17 | セイコーエプソン株式会社 | ノコギリ波発生装置 |
| US7034625B2 (en) * | 2003-11-19 | 2006-04-25 | Power Integrations, Inc. | Method and apparatus to improve frequency stability of an integrated circuit oscillator |
| US7382178B2 (en) * | 2004-07-09 | 2008-06-03 | Mosaid Technologies Corporation | Systems and methods for minimizing static leakage of an integrated circuit |
| US8076752B2 (en) | 2006-03-20 | 2011-12-13 | Standard Microsystems Corporation | Fringe capacitor using bootstrapped non-metal layer |
| US7583113B2 (en) * | 2006-12-04 | 2009-09-01 | Linear Technology Corporation | Sawtooth oscillator having controlled endpoints and methodology therefor |
| US7564273B2 (en) * | 2007-02-06 | 2009-07-21 | Massachusetts Institute Of Technology | Low-voltage comparator-based switched-capacitor networks |
| US20090085617A1 (en) * | 2007-09-27 | 2009-04-02 | Infineon Technologies Ag | Ramp voltage circuit |
| US20090108858A1 (en) * | 2007-10-24 | 2009-04-30 | Industrial Technology Research Institute | Methods and systems for calibrating rc circuits |
| KR101133511B1 (ko) * | 2009-12-23 | 2012-04-05 | 매그나칩 반도체 유한회사 | 파형 생성 회로 |
| KR101801199B1 (ko) * | 2011-07-25 | 2017-11-24 | 한국전자통신연구원 | 삼각파 발생 장치 및 그것의 삼각파 발생 방법 |
| US9385694B2 (en) * | 2011-12-20 | 2016-07-05 | Conexant Systems, Inc. | Low-power programmable oscillator and ramp generator |
| TWI473425B (zh) * | 2012-02-13 | 2015-02-11 | Novatek Microelectronics Corp | 無電流誤差之電阻電容校正電路 |
| CN104335224B (zh) * | 2012-07-25 | 2016-08-31 | Hrl实验室有限责任公司 | 神经元电路及其方法 |
| US8878118B2 (en) * | 2012-08-15 | 2014-11-04 | Omnivision Technologies, Inc. | Capacitance selectable charge pump |
| US11501143B2 (en) | 2013-10-11 | 2022-11-15 | Hrl Laboratories, Llc | Scalable integrated circuit with synaptic electronics and CMOS integrated memristors |
| US9835687B2 (en) * | 2014-12-17 | 2017-12-05 | Nxp Usa, Inc. | System and method for switch status detection |
| US9897633B2 (en) * | 2014-12-17 | 2018-02-20 | Nxp Usa, Inc. | System and method for switch status detection |
| US9397643B1 (en) * | 2015-08-27 | 2016-07-19 | National Yunlin University Of Science And Technology | Linear triangular wave generator with stray effect compensation and associated method for compensating stray effect |
| US10147035B2 (en) | 2016-06-30 | 2018-12-04 | Hrl Laboratories, Llc | Neural integrated circuit with biological behaviors |
| CN106779018B (zh) * | 2017-01-03 | 2024-03-22 | 爱康普科技（大连）有限公司 | 限时存储器和rfid电子标签 |
| JP6829824B2 (ja) * | 2017-10-16 | 2021-02-17 | 富士電機株式会社 | コンパレータを用いた発振器回路 |
| IT201800007859A1 (it) * | 2018-08-03 | 2020-02-03 | Meta System Spa | Sistema di active discharge per autoveicoli elettrici o ibridi |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4374357A (en) * | 1981-07-27 | 1983-02-15 | Motorola, Inc. | Switched capacitor precision current source |
| JPS6019313A (ja) * | 1983-07-13 | 1985-01-31 | Toshiba Corp | 高出力用集積回路の出力トランジスタ保護回路 |
| JPS60136412A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 電圧制御型可変周波数パルス発振器 |
| US4792705A (en) * | 1986-03-14 | 1988-12-20 | Western Digital Corporation | Fast switching charge pump |
| JPH07112155B2 (ja) * | 1990-11-16 | 1995-11-29 | 株式会社東芝 | スイッチング定電流源回路 |
-
1992
- 1992-06-15 NL NL9201053A patent/NL9201053A/nl not_active Application Discontinuation
-
1993
- 1993-05-05 TW TW082103513A patent/TW318292B/zh active
- 1993-06-08 SG SG1996008745A patent/SG48293A1/en unknown
- 1993-06-08 DE DE69316088T patent/DE69316088T2/de not_active Expired - Fee Related
- 1993-06-08 AT AT93201634T patent/ATE162023T1/de not_active IP Right Cessation
- 1993-06-08 ES ES93201634T patent/ES2113472T3/es not_active Expired - Lifetime
- 1993-06-08 EP EP93201634A patent/EP0574982B1/en not_active Expired - Lifetime
- 1993-06-11 FI FI932694A patent/FI932694A/fi not_active Application Discontinuation
- 1993-06-11 KR KR1019930010585A patent/KR940001210A/ko active IP Right Grant
- 1993-06-14 JP JP5142270A patent/JPH0661803A/ja active Pending
-
1994
- 1994-03-22 US US08/216,122 patent/US5387882A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190044053A (ko) * | 2016-07-22 | 2019-04-29 | 체에스에엠 센트레 스위쎄 데 엘렉트로니크 에트 데 미크로테크니크 에스아-르쉐르슈 에트 데블로프망 | 아날로그 및/또는 디지털 회로의 pvt 변화를 보상하기 위한 보상 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001210A (ko) | 1994-01-11 |
| TW318292B (ja) | 1997-10-21 |
| NL9201053A (nl) | 1994-01-03 |
| DE69316088D1 (de) | 1998-02-12 |
| ATE162023T1 (de) | 1998-01-15 |
| FI932694A0 (fi) | 1993-06-11 |
| EP0574982B1 (en) | 1998-01-07 |
| US5387882A (en) | 1995-02-07 |
| SG48293A1 (en) | 1998-04-17 |
| ES2113472T3 (es) | 1998-05-01 |
| FI932694A (fi) | 1993-12-16 |
| DE69316088T2 (de) | 1998-06-25 |
| EP0574982A1 (en) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661803A (ja) | スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器 | |
| US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
| US5552748A (en) | Digitally-tuned oscillator including a self-calibrating RC oscillator circuit | |
| US5594388A (en) | Self-calibrating RC oscillator | |
| JP3594631B2 (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| JP3415304B2 (ja) | クロック発生回路とプロセッサ | |
| KR101200946B1 (ko) | 펄스폭 변조회로 | |
| US8659362B2 (en) | Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation | |
| US4623852A (en) | Voltage controlled oscillator having frequency independent of process parameters | |
| CN112234957B (zh) | 一种具有负反馈调节功能的模拟振荡器电路 | |
| US5663675A (en) | Multiple stage tracking filter using a self-calibrating RC oscillator circuit | |
| JPH09288523A (ja) | 内部電源電圧発生回路、内部電圧発生回路および半導体装置 | |
| KR100253667B1 (ko) | 선형화 및 지연 보상된 전 씨모오스 전압제어발진기 | |
| CN113949344B (zh) | 一种频率稳定的rc振荡器 | |
| Zhou et al. | A 3-MHz 17.3-$\mu $ W 0.015% Period Jitter Relaxation Oscillator With Energy Efficient Swing Boosting | |
| US5585765A (en) | Low power RC oscillator using a low voltage bias circuit | |
| KR20010014133A (ko) | 위상 동기 회로, 정보 처리 장치 및 정보 처리 시스템 | |
| JP4673613B2 (ja) | Ｐｌｌ回路 | |
| KR20020030583A (ko) | 전압 레벨 검출회로 및 이를 이용한 전압 발생회로 | |
| US5617062A (en) | Timing circuit with rapid initialization on power-up | |
| US6525586B1 (en) | Programmable delay element using differential technique | |
| US10819317B1 (en) | Feedback stabilized ring oscillator | |
| CN114553193B (zh) | 对电源电压和温度不敏感的时钟产生电路及设备 | |
| JP3004701B2 (ja) | 電圧制御発振器 |