JP3690814B2 - 変成器及び１次巻線を介した帰還を有する切替モード電源 - Google Patents
変成器及び１次巻線を介した帰還を有する切替モード電源 Download PDFInfo
- Publication number
- JP3690814B2 JP3690814B2 JP51409597A JP51409597A JP3690814B2 JP 3690814 B2 JP3690814 B2 JP 3690814B2 JP 51409597 A JP51409597 A JP 51409597A JP 51409597 A JP51409597 A JP 51409597A JP 3690814 B2 JP3690814 B2 JP 3690814B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- signal
- mode power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、１次電源電圧に接続する第１及び第２電源端子と、前記第１電源端子に結合した第１巻線部及び第２巻線部を有する１次巻線並びに測定信号を発生させる帰還巻線を有する変成器と、駆動信号の制御下で開閉することにより前記１次巻線に流れる周期的に遮断する第１電流を発生させるために前記第２巻線端部及び第２電極端子との間に接続した制御可能な切替素子と、前記測定信号に応答して前記駆動信号を発生させる駆動手段とを具え、前記帰還巻線を前記１次巻線とした切替モード電源に関するものである。
このような電源は、米国特許出願明細書第4425611号及び米国特許出願明細書第5138543号から既知のように、高効率かつ小寸法であり、特にモニタ及びテレビジョンセット用のスタンバイ電源、ひげそり器及びボータブルオーディオ及びビデオ装置のような電池電源装置、及び例えばコンピュータのような低コストのモジュラー電源に好適である。
変成器を有する切替モード電源は、給電すべき負荷と幹線との間に安全のために電気的な絶縁が要求される場合に特に用いられる。さらに、適切な巻数比にすると、切替素子を許容できない程度に短い時間閉じる必要なく、又は切替素子に許容できない程度の大電流を流すことなく、比較的高い幹線電圧から比較的低い出力電圧を得ることができる。このような電源では、変成器の２次側の出力電圧についての情報を生成器の１次側の切替素子に対する制御手段に伝達する必要がある。所望の電力の伝達は、変成器を介して、すなわち１次側から２次側に行われる。出力電圧又は出力電流についての情報の伝達に当たり、２次側から１次側への帰還経路が必要となり、この場合、同様に１次側と２次側の間の安全のために電気的な絶縁が要求される。これら要求は、規則及び基準において規定されている。
このような帰還経路に対する第１の一般的に既知の解決は光結合素子である。この光結合素子は、出力電圧を光結合素子のフォトダイオードに対する適切な電流に変換する特別な回路が２次側において要求されるとともに光結合素子の出力電圧を切替素子の駆動手段に適合させる特別な回路が１次側において要求されるという不都合がある。
他の既知の帰還方法は、出力電圧についての情報を２次側に発生させるとともに１次側で電子制御回路に給電するのに用いることもできる特別な帰還巻線を利用する。切替素子が開いている時間中に電力が１次巻線から２次巻線に送られ、追加の帰還巻線の両端間の電圧が出力電圧の目安となって２次側に現れる。この技術は、Linear Technologyから市販されているOff-Line Switching Regulator LT 1103/1105で特に用いられる。
しかしながら、帰還巻線により変成器の設計がより高価かつ複雑なものとなる。この理由は、帰還巻線は二つの相反する要求、すなわち２次巻線との十分な磁気結合及び２次巻線からの十分な絶縁を満足する必要があるからである。これら要求は、変成器を小型化する場合には適合させるのが更に困難になる。
既知の切替モード電源において、帰還巻線を１次巻線としている。したがって、１次巻線それ自体は帰還巻線として用いられている。変成器の１次巻線で出力電圧を測定する利点は、変成器が簡単かつ廉価となり、コスト価格が低下し、１次側の全ての電子素子を一つの回路に集積する場合には構成要素が少なくなるという利点がある。
１次巻線の両端間の測定信号は、２次巻線が電流を発生する場合には出力電圧を表す。これに関しては、米国特許出願明細書第5448469号からそれ自体既知のように、切替モード電源に、切替素子の開放状態で測定信号を時間的に選択して伝達する時間窓信号を発生させる時間窓手段を設けることができる。したがって、１次巻線の測定信号は、所定の時間周期中にのみ用いられる。
本発明の目的は、時間窓それ自体が状態の変動に自動的に適合する切替モード電源を提供することである。本発明によれば、冒頭で規定したような切替モード電源は、前記時間窓手段は、前記切替素子を開いた後前記第１電流の零交差を検出する第１手段と、前記切替素子を開いた後前記１次巻線の両端間にある第１電圧の零交差を検出する第２手段と、前記第１手段から生じたセット信号を受信するセット入力部、前記第２手段から生じたリセット信号を受信するリセット入力部、及び前記時間窓信号を発生させる出力部を有する論理ユニットとを具えることを特徴とするものである。
第１手段は整流の終了を検出し、第２手段は、２次電流が不連続導通モードで零まで減少する、すなわち２次電流が零まで減少しない間連続導通モードで符号を変化させる瞬時を検出する。記憶素子により不正確な時間窓を回避する。所望の場合には、連続導通モードにおいて、時間窓の終了は切替素子が閉じる瞬時に一致する。
変成器の漏れインダクタンスの結果、磁化電流は１次側から２次側に瞬時に整流されない。整流時間中、電流は１次回路及び２次回路に流れる。１次巻線の両端間の電圧はより大きな値まで急速に上昇する。この高電圧を、緩衝器と称される回路によって制限することができる。この緩衝器は、請求の範囲２の懈怠によって特徴づけられる、本発明による切替モード電源の一例において用いられる。緩衝器を流れる電流が零になることは、整流の終了及び時間窓の開始を表す。しかしながら、所望の場合には、時間窓を開始を、整流が開始される瞬時、すなわち切替素子が開かれる瞬時までシフトすることもできる。
緩衝器のない切替モード電源において、１次電流は、切替素子が開いているときに寄生キャパシタンスを通過し、減衰される。この場合、１次電流を直接測定することができ、一例は、前記第１手段は、前記１次巻線を流れる信号電流を前記セット信号に変換するインタフェース回路を具えることを特徴とするものである。この場合、１次巻線を流れる電流が零になることは、時間窓の開始を表す。
緩衝器の電流の測定を行う例は、請求の範囲３の形態によって更に特徴づけることができる。この例は、非常に簡単であるだけでなく、高電圧バイポーラトランジスタ又はユニポーラ（ＭＯＳ）トランジスタを有する集積回路に用いるのにも好適である。この場合、第１電源端子を整流された高い幹線電圧に直接接続することができる。
緩衝回路を有しない切替モード電源において、緩衝電流を測定することができない。この場合、一例は、請求の範囲４の形態によって更に特徴づけることができる。この場合、第１抵抗を１次巻線に直列に配置する。
時間窓の終了を決定するために、本発明の一例は、請求の範囲８の形態によって特徴づけられる。この例も非常に簡単であり、高電圧トランジスタを用いた積分に適切である。第２抵抗は、２次巻線端部の電圧を第３トランジスタに流れる電流に変換する。一方向性素子は、第２トランジスタの第１主電極の電圧が電源電圧を超えるのを防止するクランプとして作用する。第２抵抗を流れる電流は１次巻線の両端間の電圧の目安となり、一方では時間窓の開始の表示として作用するとともに他方では測定信号として作用する。
第１トランジスタの制御電圧はバイアス電源からバイアス電圧を受信し、これは、請求の範囲６の形態によって特徴づけられる。第３トランジスタを高電圧トランジスタとすることもできる。
第１トランジスタは、インタフェース回路で更に処理される信号電流を発生させ、このために、請求の範囲７の形態によって特徴づけることができる。したがって、バイアス電流源は、第１トランジスタの信号電流と比較すべき基準としても作用する。
第３トランジスタは、このために、請求の範囲第９の形態によって更に特徴づけることができる本例で更に処理する信号電流も発生させる。したがって、第２トランジスタの信号電流は、リセット信号を発生させる基準電流と比較される。
第３トランジスタの制御電極はバイアス電源からバイアス電圧を受信し、これは、請求の範囲１０の形態によって特徴づけることができる。第２バイアス電流源は、始動電流源として作用し、第３トランジスタを流れる電流に対して比較的小さい電流を発生させることができる。第２電流ミラーの他の出力枝路は、第３トランジスタを流れる電流にほぼ等しい電流が第４トランジスタに流れるようにさせ、これにより、第３および第４トランジスタのセット間の整合を正確にする。
時間窓中、第３トランジスタの信号電流は第２巻線の両端間の電圧の目安となる。この信号電流から駆動手段用の制御信号を取り出すために、切替モード電源は、請求の範囲１１の形態によって更に特徴づけられる。したがって、ホールドキャパシタに対する一つの接続点のみが必要とされ、制御信号の発生に対して一つのスイッチのみが存在する。切替モード電源が電流制御モードで作動する場合、本発明による切替モード電源は、請求の範囲１２の形態によって特徴づけられる。この制御の結果、第１測定信号の振幅は第２測定信号のピーク値にほぼ等しく、したがって、ホールドキャパシタの両端間の電圧と切替素子を流れるピーク電流との間に一定関係がある。これにより、ホールドキャパシタの両端間の電圧を負荷の変動に対して補償することができる。本発明によれば、請求の範囲１３の特徴によって行うことができる。ホールドキャパシタの電圧はピーク電流の目安となる。この場合、補償を、この電圧から補償信号を得るとともにそれをまだ積分されていない測定信号に結合することによって行い、次いで、制御可能なスイッチにより、結合された信号を時間窓のみに通過させることができる。補償信号は、測定信号と同一の時間窓を通過し、したがって、同一の係数で減衰される。この補償方法を、追加の測定巻線を有する切替モード電源で用いることもできる。
切替モード電源が不連続導通モードで作動すると、切替素子を開いた後１次巻線の両端間の電圧の符号反転の際に時間窓が終了する場合、積分された測定信号に他のエラーが生じる。その後、このエラーは切替周波数に比例して現れる。本発明によれば、このために、前記切替モード電源は、前記ホールドキャパシタから訂正電流を放出するために前記ホールドキャパシタに結合した電流搬送素子を更に具えることによって訂正を行う。整流時間が時間窓に含まれる場合、整流によって測定信号に生じた信号の寄与の結果、この素子により測定信号の静的エラーを訂正することができる。
切替モード電源の切替周波数が固定され又は狭い範囲内で変動する場合、固定された訂正電流の値で十分である。変動しうる切替周波数を有する切替モード電源に対して特に、切替素子の開閉の頻度に比例する訂正電流によってより正確な訂正電流とする。この目的に適切な素子としては、クロック信号のリズム中に脈動電流を発生させるとともにクロック信号の各周期中に十分に規定された量の電荷を発生させるクロックされた電荷ポンプを開示した欧州特許出願公開明細書第0574982号を参照すればよい。
整流時間が時間窓に含まれる場合、整流によって測定信号に生じた信号の寄与の結果、この素子により測定信号の静的エラーを訂正することができる。
本発明のこれら及び他の態様を、添付図面を参照して説明する。図面中、
図１は、本発明による切替モード電源のブロック図を示し、
図２は、本発明による切替モード電源の信号のダイヤグラムであり、
図３は、本発明による切替モード電源の実施の形態を示し、
図４は、本発明による切替モード電源に現れる信号のダイヤグラムであり、
図５は、本発明による切替モード電源の実施の形態を示し、
図６は、本発明による切替モード電源の変形を示し、
図７は、本発明による切替モード電源の他の変形を示し、
図８は、本発明による切替モード電源の更に別の変形を示す。
図面中、同一の機能又は目的を有する素子又は部分に同一の参照符号を付すものとする。
図１は、本発明による切替モード電源の実施の形態のブロック図を示す。この電源は、第１電源端子２及び第２電源端子４で１次電圧Ｕiを受信する。この１次電圧を、直流電圧又は整流された交流電圧、例えば幹線電圧とすることができる。一例として、第１端子２の電圧を、接地されたと考慮される第２電源端子４の電圧に対して正とする。制御可能な切替素子６及び変成器１０の１次巻線８を、第１電源端子２と第２電源端子４との間に直列に接続し、第１巻線端部１２を第１電源端子２に接続するとともに、第２巻線端部１４を制御可能な切替素子６に接続する。制御可能な切替素子６は、例えばバイポーラトランジスタ又はＭＯＳトランジスタを具えることができる。変成器１０は、ダイオード１８を介して平滑キャパシタ２０及び負荷２２に接続した２次巻線１６も具える。この場合、負荷２２を抵抗として示すが、モータ、充電可能な電池、又は給電すべき電気装置のような他の任意の負荷も可能てある。変成器１０の巻線付近の点は巻線方向を示す。制御可能な切替素子６を、駆動手段２４から供給される駆動信号Ｕdによって周期的に開閉する。この駆動手段２４は、制御信号Ｕcに依存して駆動信号Ｕdのパルス幅を変動させる。ダイオード２６、チェナーダイオード２８及び抵抗３０を具える緩衝回路を、１次巻線８に並列に接続する。抵抗３０の両端間の電圧は、抵抗３０の両端間の電圧を緩衝信号Ｉsnに変換する第１インタフェース回路３２によって測定される。第２巻線端部１４の電圧Ｕswは、第２インタフェース回路３４によって測定され、測定信号Ｉmに変換される。緩衝信号Ｉsn及び測定信号Ｉmは論理ユニット３６に供給され、この論理ユニット３６はこれら信号から窓信号ＷＳを発生させる。測定信号Ｉmは制御可能なスイッチ３８にも供給され、このスイッチ３８は、窓信号ＷＳの制御下で測定信号Ｉmを伝達する。このようにして時間的に選択された測定信号Ｉmは積分器４０で積分され、この積分器４０は、駆動手段２４に対する制御信号Ｕcを発生させる。
切替モード電源の動作はそれ自体既知である。制御可能な切替素子６が閉じられると、ダイオード１８が遮断されるので、１次電流Ｉpは線形的に増大する。制御可能な切替スイッチ６が開かれた後、蓄えられた磁気エネルギーが２次巻線１６に運ばれる。漏れインダクタンスの結果、磁化電流は２次側に対して瞬時に整流されず、整流時間ｔc中、１次巻線８と２次巻線１６の両方に電流が流れる。その後、この１次電流Ｉpは急速に減少し、１次巻線８の両端間に非常に大きな正の電圧ピークを発生させる。この電圧ピークは、緩衝回路のチェナーダイオード２８によって制限される。図２は２次巻線の端部１４の電圧Ｕswを示す。この電圧Ｕswは、電源電圧Ｕiと１次巻線の電圧との和である。整流の結果、巻線電圧は符号を変え、２次回路のダイオード１８はターンオンされ、蓄えられたエネルギーは負荷２２に運ばれる。その後、２次電流Ｉsは、切替素子６が再びターンオンされるまで減少する。２次電流Ｉsが零まで減少すると、電源は不連続導通モード（ＤＣＭ）で作動する。図２はこのモードに関するものである。しかしながら、電極を、２次電流Ｉsが零まで減少する前に既に切替素子６をターンオンさせる連続導通モード（ＣＣＭ）で作動させることができる。この場合、時間窓の終了点は、切替素子６のターンオン瞬時に一致することができる。図２において、ｔsを、整流時間ｔc後に２次電流Ｉsが所定の最大値から零まで減少するフライバック時間となる。フライバック時間ｔc中、１次巻線８の両端間の電圧Ｕsは、２次巻線１６の両端間の電圧に比例する。この２次電圧Ｕsは、負荷２２の両端間の電圧、ダイオード１８の両端間の電圧、及び２次巻線１６の実質的な内部抵抗の両端間の電圧の和となる。２次電流Ｉsが減少するので、２次電圧は減少成分Ｉs＊Ｒpも具える。ここで、Ｒpを、ダイオード１８及び２次巻線１６の全体に亘る抵抗とする。
１次巻線８の両端間の電圧は２次電圧を表し、これを、切替素子６を開いた瞬時からの、例えば整流時間ｔcの後の、すなわち１次電流Ｉpが零であるときの測定電圧として用いることができる。したがって、切替素子６を開いた後に１次電圧の適切な部分を選択できるように時間窓が必要となる。整流時間ｔcの終了を時間窓の開始として選択することができる。この瞬時は、抵抗３０を流れる緩衝電流を測定することによって決定される。緩衝電流が零になる瞬時は、時間窓ｔwの開始を規定する。緩衝電流が零になる瞬時において、１次巻線の電圧は、瞬時的に逆変換した２次電圧に等しくならない。これは、漏れインダクタンス及び寄生キャパシタンスが１次側でＬＣ回路を形成して減衰振動を発生させることによって生じる。この振動は、図２に示すように、線形的に減少する測定信号に重ね合わされる。概して、この振動は、積分された測定信号Ｕcの大小にほとんど又は全く影響を及ぼさない。時間窓は、２次電流Ｉsが零になる瞬時に、少なくともＤＣＭ内にほぼ終了する。この場合、１次電圧が再び減衰するが、低周波数となり、これは、著しく小さい漏れインダクタンスの代わりに１次インダクタンスによって決定される。このように減衰する１次電圧の最初の零交差を用いて、時間窓ｔwの終了点を決定する。ＣＣＭにおいて、この終了点は、制御可能な切替素子６のターンオン瞬時によって決定される。
したがって、制御可能な切替素子６が開かれると、緩衝電流が零となるときを測定するとともに１次巻線８の両端間の電圧の零交差を測定することにより、２次電圧を表すとともに帰還信号として用いることができる測定信号として１次電圧を用いることができる範囲内で時間窓を規定することができる。このために、測定信号を、時間窓中に制御可能なスイッチ３８により時間的に選択して伝達するとともに、積分器４０で平均化する。負荷２２の両端間の電圧が減少することにより、測定信号Ｉm及び制御電圧Ｕcが減少する。駆動手段２４によって駆動信号Ｕdのデューティサイクルが増大し、その結果、切替素子６は長時間導通した状態となり、より多くのエネルギーが変成器１０中に集められる。したがって、２次電圧が増大し、負荷の両端間の電圧の最初の減少は除去される。
緩衝器は、常に必要ではなく、所望のものである。この場合、ダイオード２６及びチェナーダイオード２８は省略され、抵抗３０を、図１に破線で示したように第１電源端子２と第１巻線端部１２との間に接続する。したがって、１次巻線８を流れる電流を、第１インタフェース回路３２によって再び測定することかできる。この代案を、図３〜５を参照して説明すべき実施の形態に対して同様に示す。
整流時間ｔcを、切替素子６がターンオフされる瞬時に開始する時間窓に含めることもできる。このタイミング関係は、駆動手段２４と論理ユニット３６との間の接続線として図１に示され、ＣＣＭのタイミング関係を表す。この場合、窓時間の終了は切替素子６のターンオンと一致する。整流時間ｔcを含むことにより、整流により測定信号に生じた信号分布が原因で測定信号に静的な測定エラーが誘導される。このエラーを、後に詳細に説明する方法で訂正することかできる。
図３は、図１に図示した電源回路の電圧−電流コンバータ３０及び３２並びに論理ユニットを更に詳細に示す。第１電圧−電流コンバータ３２は、第１電源端子２に接続した非反転入力部及び抵抗３０に接続した反転入力部を有する差動増幅器４２を具える。差動増幅器４２の出力は、ソースを第１電源端子２に接続したＰＭＯＳトランジスタ４４のゲートを制御する。ＰＭＯＳトランジスタ４４のドレインは、抵抗３０を流れる緩衝電流の目安となる電流Ｉsnを発生させる。第２電圧−電流コンバータ３４は、差動増幅器４６、ＰＭＯＳトランジスタ４８、ダイオード５０及び抵抗５２を具える。差動増幅器４６は、第１電源端子２に接続した非反転入力部、ＰＭＯＳトランジスタ４８のソースに接続した反転入力部、及びＰＭＯＳトランジスタ４８のゲートに接続した出力部とを有する。さらに、ＰＭＯＳトランジスタ４８は、抵抗５２を介して第２巻線端部１４に接続するとともにダイオード５０を介して第１電源端子２に接続したソースを有する。ダイオード５０は、巻線の端部１４の電圧Ｕswが入力電圧Ｕiより高くなると遮断し、その結果、測定電流ＩmはＰＭＯＳトランジスタ４８を流れる。電流Ｉsnは第１電流ミラー５６の入力枝路５４に流れる。電流Ｉmは、第２電流ミラー６０の入力枝路５８に流れる。第１電流ミラー５６の出力枝路６２を、第３電流ミラー６６の出力枝路６４に接続し、第３電流ミラー６６の入力枝路６８を基準電流源７０に接続する。したがって、基準電流源７０からの基準電流と電流Ｉsnとの間の差が測定される。この差を増幅して、バッファ７２のセット信号ＳＴを形成する。同様に、出力枝路７４を第３電流ミラー６６の出力枝路７６に接続して、電流Ｉmを基準電流と比較する。電流差は、バッファ７８でリセット信号ＲＴに変換される。図４は、セット信号ＳＴと、リセット信号ＲＴと、第２巻線端部１４の電圧Ｕswとを示す。整流中、電流は緩衝抵抗３０を流れ、セット信号ＳＴはハイになる。電圧Ｕswが電圧Ｕiより高いときリセット信号はハイになる。電圧Ｕswが減衰すると不所望なリセット信号が生じ、これを、記憶素子によって防止することができる。
論理ユニット３６を種々の方法で実現することができる。セット信号ＳＴの立上がり縁及びリセット信号ＲＴの立下がり縁を用いて、時間窓信号ＷＳを発生させる記憶素子をセットし及びリセットすることができる。時間窓を記憶素子８０によって発生させることもでき、この記憶素子８０は、これら縁を用いず、セットのためにセット信号ＳＴを用いるとともにリセットのために反転リセット信号ＲＴを用いる。切替モード電源が連続導通モードで作動すると、時間窓の縁は、切替素子６のターンオン瞬時によって決定される。この場合、駆動手段２４は論理ユニット３６に適切な信号Ｉdを供給し、この信号からリセット信号を得る。
図５は、図１の切替モード電源のより更に詳細な他の実施の形態を示す。この場合、第１の電圧−電流コンバータ３２は、抵抗８４を介してチェナーダイオード２８と抵抗３０との間のノードに接続したソースを有するＰＭＯＳトランジスタ８２を具える。第２の電圧−電流コンバータ３４はＰＭＯＳトランジスタ８６を具え、このＰＭＯＳトランジスタ８６のソースを、図３と同様に、ダイオード５０、この場合チェナーダイオード及び抵抗５２に接続する。ＰＭＯＳトランジスタ８２は、ダイオード接続したＰＭＯＳトランジスタ８８のゲートに相互接続したゲートを有し、このＰＭＯＳトランジスタ８８は、相互接続したゲート及びドレインと、第１電源端子２に接続したソースとを有する。ＰＭＯＳトランジスタ８８を流れるバイアス電流ＩBをバイアス電流源９０から発生させ、このバイアス電流源９０を、ＰＭＯＳトランジスタ８８のドレインと第１電流ミラー５６の入力枝路５４との間に接続する。ＰＭＯＳトランジスタ８６は、ダイオード接続したＰＭＯＳトランジスタ８７のゲートに相互接続したゲートを有し、このＰＭＯＳトランジスタ８７は、相互接続したゲート及びドレインと、第１電源端子２に接続したソースとを有する。ＰＭＯＳトランジスタ８７を流れる小始動電流を電流源８９から発生させ、この電流源８９を、ＰＭＯＳトランジスタ８７のドレインとグランドとの間に接続する。さらに、ＰＭＯＳトランジスタ８６を流れる電流に等しい電流がＰＭＯＳトランジスタ８７を流れる。その理由は、第２電流ミラー６０の出力枝路７５をＰＭＯＳトランジスタ８７のドレインに結合しているからである。その結果、ほぼ等しい電流がＰＭＯＳトランジスタ８６及び８７を流れ、これらトランジスタのゲート−ソース電圧は互いに等しくなる。本実施の形態のように回路を簡単にすることは、集積に非常に好適である。このように高電圧のＰＭＯＳトランジスタを用いると、高電圧Ｕiと電気信号回路との間を絶縁させることができる。
所望の場合には、他のタイミング信号を発生させるために測定信号Ｉmを複数の基準と比較して、フライバック時間中に適切な時間窓を形成することができる。このために、第２電流ミラー６０は、第３電流ミラー６６の各出力枝路及び各バッファに結合した他の出力枝路を具える。種々の基準を、例えば、入力枝路６８以外の電流利得を第３電流ミラー６６の各出力枝路に与えることによって得る。
第２電流ミラー６０は、基準電流源９４に結合した出力枝路９２も有する。ミラー電流Ｉmと基準電流源９４からの基準電流Ｉrefとの間の差電流は、制御可能なスイッチ３８を介してホールドキャパシタ９６に流れ、このキャパシタは、論理ユニット３６の時間窓信号ＷＳの制御下で時間窓中に差電流を積分する。ホールドキャパシタ９６の両端間の制御電圧Ｕcは駆動信号Ｕdのデューティサイクルを決定し、駆動手段２４は、この駆動信号Ｕdを用いて制御可能な切替素子６、この場合にはＮＭＯＳトランジスタを駆動させる。負荷２２の両端間の出力電圧を、基準電流源９４の基準電流Ｉrefによって調整することができる。
頻繁に用いられる切替モード電源の変形例は、制御可能な切替素子６を流れるピーク電流をモニタする電流モード制御に応じて動作する。図６は、電流モード制御で動作する実施の形態の詳細を示す。制御可能な切替素子６に直列な抵抗９８を含み、制御可能な切替素子６を閉じると、抵抗９８に１次電流Ｉpが流れる。フリップ−フロップ１０４のリセット入力部１０２を駆動させるコンパレータ１００により、抵抗９８の両端間の電圧を、ホールドキャパシタ９６の両端間の制御電圧Ｕcと比較する。フリップ−フロップ１０４のセット入力部１０６は、クロックパルス発振器１０８から再帰パルスを受信する。フリップ−フロップ１０４は、制御信号Ｕdを制御可能な切替素子６に供給する。このようにして、１次電流Ｉpのピーク値は、制御電圧Ｕcと一定関係を有し、入力電圧Ｕiの変動によって影響が及ぼされない。さらに、制御切替素子６を流れる電流は安全な値に制限される。
図７は図６と同様な回路を示し、この場合、抵抗９８の両端間の電圧及びホールドキャパシタ９６の両端間の制御電圧Ｕcは、図３の第２の電圧−電流コンバータ３４に対応するタイプの電圧−電流コンバータ１１８及び１１６によって、電流Ｉsw及びＩcにそれぞれ変換される。制御電流ＩCは、電流ミラー１１０によって反映され、電流Ｉswと比較され、この電流差は、バッファ１１２を介してフリップ−フロップ１０４のリセット入力部１０２を駆動する。電流モード制御形態によれば、図２に図示した測定信号Ｉmの減少成分Ｉs＊Ｒpを訂正することができる。その理由は、第１電流Ｉpのピーク値は電流のピーク値に比例するからである。このために、制御電流Ｉcを、補償電流Ｉcmnとして、個別の出力枝路を有する電流ミラー１１０を介して、基準電流源９４からの基準電流Ｉref及び測定電流Ｉmを受信するポイントに帰還させる。補償電流Ｉcmpの大きさは、測定信号の三角形構成要素の区域に比例し、その結果、あり得る負荷変動に従って変動する。負荷が高くなるに従って、より大きな２次ピーク電流、その結果より大きな１次ピーク電流が生じる。制御電圧Ｕcと１次電流のピーク値との間の一定関係により、制御電圧Ｕc又は制御電流Ｉcは、２次ピーク電流、したがって測定信号の三角形構成要素の区域の目安となる。補償電流Ｉcmnを、測定信号と同一の時間窓に通過させる必要がある。
図２において、２次電流が零になる瞬時と１次電圧が最初に零を通過する瞬時との間に時間差ｔfが存在する。その結果、時間窓は幾分長くなる。これを、例えば電流源１１４により、ホールドキャパシタ９６から電流Ｉcrrを取り除くことによって訂正することができる。時間差ｔf中、寄生キャパシタンスに結合した１次インダクタンスによって生じた減衰により測定電流Ｉmはまだ零ではなく、エラー電流はホールドキャパシタ９６を流れる。時間ｔfは所定の出力電圧に対して一定であり、その結果、切替周期Ｔごとに電荷の残余を受け取る。これを電流ソース１１４によって訂正することができる。整流時間ｔcを窓時間中に具える場合、同様な静的エラーが生じる。これも、電流源１１４によって訂正することができる。電源の切替周波数が変動する場合、電流源１１４の電流Ｉcrrも周波数に依存するようにするのが好適である。これに適切な電流源として、クロック信号のリズム中の脈動電流を発生させるとともにクロック信号の各周期中に良好に規定された電荷の量を発生させるクロック電荷ポンプを開示する上記欧州特許出願公開明細書第0574982号を参照すればよい。この既知の電荷ポンプを、例えば、駆動信号Ｕdから得られる信号によってクロックすることができる。
図８は、電圧に依存するのこぎり波発振器１２０を有する他の実施の形態を示す。こののこぎり波発振器１２０は、切替素子６を駆動するフリップ−フロップ１０４のセット入力部１０６をトリガする。切替素子６を流れる電流は、抵抗９８によって再び感知される。コンパレータ１２２は抵抗９８の両端間の電圧を基準電圧Ｖrefと比較する。コンパレータ１２２はフリップ−フロップ１０４のリセット入力部１０２を駆動させる。これにより、１次巻線を流れるピーク電流を固定する。この場合、測定信号の三角形成分の区域を固定し、これは、基準電流Ｉref及び電流源１２４によって表されるＩcorr2の一定の訂正に適用するのに十分である。発振器１２０は、時間窓信号ＷＳが供給される禁止入力部１２６も有する。発振器１２０は、ホールドキャパシタの電圧によって指示されるような（オフタイム変調）時間窓信号ＷＳの終端又はそれより後にセット信号を発生させる。
明らかに、既に説明したような測定信号の三角形成分に対する補償及び時間差ｔf及び／又はｔcに対する訂正を、変成器の１次巻線を帰還巻線として用いずに変成器がこの目的のために個別の２次巻線を有する切替モード電源又は光結合素子を用いる切替モード電源に用いることもできる。
上記実施の形態は、主に信号電流、電流コンパレータ及び電流ミラーを用いる。明らかに、信号電圧、基準電圧及び電圧コンパレータ等を用いることもできる。図示したトランジスタを任意の所望のタイプ、例えばバイポーラトランジスタ又はＭＯＳトランジスタとすることができる。第１主電極、第２主電極及び制御電極は、バイポーラトランジスタに対してはエミッタ、コレクタ及びベースにそれぞれ対応し、ＭＯＳトランジスタに対してはソース、ドレイン及びゲートにそれぞれ対応する。
図１に図示した駆動手段は、切替素子６の駆動信号Ｕdのパルス幅変調（ＰＷＭ）に基づくものである。しかしながら、これは本発明に必須ではない。制御信号Ｕcは、例えば、駆動信号Ｕdの周波数を変動させて、負荷の両端間の出力電圧を安定させることができる。
このような電源は、米国特許出願明細書第4425611号及び米国特許出願明細書第5138543号から既知のように、高効率かつ小寸法であり、特にモニタ及びテレビジョンセット用のスタンバイ電源、ひげそり器及びボータブルオーディオ及びビデオ装置のような電池電源装置、及び例えばコンピュータのような低コストのモジュラー電源に好適である。
変成器を有する切替モード電源は、給電すべき負荷と幹線との間に安全のために電気的な絶縁が要求される場合に特に用いられる。さらに、適切な巻数比にすると、切替素子を許容できない程度に短い時間閉じる必要なく、又は切替素子に許容できない程度の大電流を流すことなく、比較的高い幹線電圧から比較的低い出力電圧を得ることができる。このような電源では、変成器の２次側の出力電圧についての情報を生成器の１次側の切替素子に対する制御手段に伝達する必要がある。所望の電力の伝達は、変成器を介して、すなわち１次側から２次側に行われる。出力電圧又は出力電流についての情報の伝達に当たり、２次側から１次側への帰還経路が必要となり、この場合、同様に１次側と２次側の間の安全のために電気的な絶縁が要求される。これら要求は、規則及び基準において規定されている。
このような帰還経路に対する第１の一般的に既知の解決は光結合素子である。この光結合素子は、出力電圧を光結合素子のフォトダイオードに対する適切な電流に変換する特別な回路が２次側において要求されるとともに光結合素子の出力電圧を切替素子の駆動手段に適合させる特別な回路が１次側において要求されるという不都合がある。
他の既知の帰還方法は、出力電圧についての情報を２次側に発生させるとともに１次側で電子制御回路に給電するのに用いることもできる特別な帰還巻線を利用する。切替素子が開いている時間中に電力が１次巻線から２次巻線に送られ、追加の帰還巻線の両端間の電圧が出力電圧の目安となって２次側に現れる。この技術は、Linear Technologyから市販されているOff-Line Switching Regulator LT 1103/1105で特に用いられる。
しかしながら、帰還巻線により変成器の設計がより高価かつ複雑なものとなる。この理由は、帰還巻線は二つの相反する要求、すなわち２次巻線との十分な磁気結合及び２次巻線からの十分な絶縁を満足する必要があるからである。これら要求は、変成器を小型化する場合には適合させるのが更に困難になる。
既知の切替モード電源において、帰還巻線を１次巻線としている。したがって、１次巻線それ自体は帰還巻線として用いられている。変成器の１次巻線で出力電圧を測定する利点は、変成器が簡単かつ廉価となり、コスト価格が低下し、１次側の全ての電子素子を一つの回路に集積する場合には構成要素が少なくなるという利点がある。
１次巻線の両端間の測定信号は、２次巻線が電流を発生する場合には出力電圧を表す。これに関しては、米国特許出願明細書第5448469号からそれ自体既知のように、切替モード電源に、切替素子の開放状態で測定信号を時間的に選択して伝達する時間窓信号を発生させる時間窓手段を設けることができる。したがって、１次巻線の測定信号は、所定の時間周期中にのみ用いられる。
本発明の目的は、時間窓それ自体が状態の変動に自動的に適合する切替モード電源を提供することである。本発明によれば、冒頭で規定したような切替モード電源は、前記時間窓手段は、前記切替素子を開いた後前記第１電流の零交差を検出する第１手段と、前記切替素子を開いた後前記１次巻線の両端間にある第１電圧の零交差を検出する第２手段と、前記第１手段から生じたセット信号を受信するセット入力部、前記第２手段から生じたリセット信号を受信するリセット入力部、及び前記時間窓信号を発生させる出力部を有する論理ユニットとを具えることを特徴とするものである。
第１手段は整流の終了を検出し、第２手段は、２次電流が不連続導通モードで零まで減少する、すなわち２次電流が零まで減少しない間連続導通モードで符号を変化させる瞬時を検出する。記憶素子により不正確な時間窓を回避する。所望の場合には、連続導通モードにおいて、時間窓の終了は切替素子が閉じる瞬時に一致する。
変成器の漏れインダクタンスの結果、磁化電流は１次側から２次側に瞬時に整流されない。整流時間中、電流は１次回路及び２次回路に流れる。１次巻線の両端間の電圧はより大きな値まで急速に上昇する。この高電圧を、緩衝器と称される回路によって制限することができる。この緩衝器は、請求の範囲２の懈怠によって特徴づけられる、本発明による切替モード電源の一例において用いられる。緩衝器を流れる電流が零になることは、整流の終了及び時間窓の開始を表す。しかしながら、所望の場合には、時間窓を開始を、整流が開始される瞬時、すなわち切替素子が開かれる瞬時までシフトすることもできる。
緩衝器のない切替モード電源において、１次電流は、切替素子が開いているときに寄生キャパシタンスを通過し、減衰される。この場合、１次電流を直接測定することができ、一例は、前記第１手段は、前記１次巻線を流れる信号電流を前記セット信号に変換するインタフェース回路を具えることを特徴とするものである。この場合、１次巻線を流れる電流が零になることは、時間窓の開始を表す。
緩衝器の電流の測定を行う例は、請求の範囲３の形態によって更に特徴づけることができる。この例は、非常に簡単であるだけでなく、高電圧バイポーラトランジスタ又はユニポーラ（ＭＯＳ）トランジスタを有する集積回路に用いるのにも好適である。この場合、第１電源端子を整流された高い幹線電圧に直接接続することができる。
緩衝回路を有しない切替モード電源において、緩衝電流を測定することができない。この場合、一例は、請求の範囲４の形態によって更に特徴づけることができる。この場合、第１抵抗を１次巻線に直列に配置する。
時間窓の終了を決定するために、本発明の一例は、請求の範囲８の形態によって特徴づけられる。この例も非常に簡単であり、高電圧トランジスタを用いた積分に適切である。第２抵抗は、２次巻線端部の電圧を第３トランジスタに流れる電流に変換する。一方向性素子は、第２トランジスタの第１主電極の電圧が電源電圧を超えるのを防止するクランプとして作用する。第２抵抗を流れる電流は１次巻線の両端間の電圧の目安となり、一方では時間窓の開始の表示として作用するとともに他方では測定信号として作用する。
第１トランジスタの制御電圧はバイアス電源からバイアス電圧を受信し、これは、請求の範囲６の形態によって特徴づけられる。第３トランジスタを高電圧トランジスタとすることもできる。
第１トランジスタは、インタフェース回路で更に処理される信号電流を発生させ、このために、請求の範囲７の形態によって特徴づけることができる。したがって、バイアス電流源は、第１トランジスタの信号電流と比較すべき基準としても作用する。
第３トランジスタは、このために、請求の範囲第９の形態によって更に特徴づけることができる本例で更に処理する信号電流も発生させる。したがって、第２トランジスタの信号電流は、リセット信号を発生させる基準電流と比較される。
第３トランジスタの制御電極はバイアス電源からバイアス電圧を受信し、これは、請求の範囲１０の形態によって特徴づけることができる。第２バイアス電流源は、始動電流源として作用し、第３トランジスタを流れる電流に対して比較的小さい電流を発生させることができる。第２電流ミラーの他の出力枝路は、第３トランジスタを流れる電流にほぼ等しい電流が第４トランジスタに流れるようにさせ、これにより、第３および第４トランジスタのセット間の整合を正確にする。
時間窓中、第３トランジスタの信号電流は第２巻線の両端間の電圧の目安となる。この信号電流から駆動手段用の制御信号を取り出すために、切替モード電源は、請求の範囲１１の形態によって更に特徴づけられる。したがって、ホールドキャパシタに対する一つの接続点のみが必要とされ、制御信号の発生に対して一つのスイッチのみが存在する。切替モード電源が電流制御モードで作動する場合、本発明による切替モード電源は、請求の範囲１２の形態によって特徴づけられる。この制御の結果、第１測定信号の振幅は第２測定信号のピーク値にほぼ等しく、したがって、ホールドキャパシタの両端間の電圧と切替素子を流れるピーク電流との間に一定関係がある。これにより、ホールドキャパシタの両端間の電圧を負荷の変動に対して補償することができる。本発明によれば、請求の範囲１３の特徴によって行うことができる。ホールドキャパシタの電圧はピーク電流の目安となる。この場合、補償を、この電圧から補償信号を得るとともにそれをまだ積分されていない測定信号に結合することによって行い、次いで、制御可能なスイッチにより、結合された信号を時間窓のみに通過させることができる。補償信号は、測定信号と同一の時間窓を通過し、したがって、同一の係数で減衰される。この補償方法を、追加の測定巻線を有する切替モード電源で用いることもできる。
切替モード電源が不連続導通モードで作動すると、切替素子を開いた後１次巻線の両端間の電圧の符号反転の際に時間窓が終了する場合、積分された測定信号に他のエラーが生じる。その後、このエラーは切替周波数に比例して現れる。本発明によれば、このために、前記切替モード電源は、前記ホールドキャパシタから訂正電流を放出するために前記ホールドキャパシタに結合した電流搬送素子を更に具えることによって訂正を行う。整流時間が時間窓に含まれる場合、整流によって測定信号に生じた信号の寄与の結果、この素子により測定信号の静的エラーを訂正することができる。
切替モード電源の切替周波数が固定され又は狭い範囲内で変動する場合、固定された訂正電流の値で十分である。変動しうる切替周波数を有する切替モード電源に対して特に、切替素子の開閉の頻度に比例する訂正電流によってより正確な訂正電流とする。この目的に適切な素子としては、クロック信号のリズム中に脈動電流を発生させるとともにクロック信号の各周期中に十分に規定された量の電荷を発生させるクロックされた電荷ポンプを開示した欧州特許出願公開明細書第0574982号を参照すればよい。
整流時間が時間窓に含まれる場合、整流によって測定信号に生じた信号の寄与の結果、この素子により測定信号の静的エラーを訂正することができる。
本発明のこれら及び他の態様を、添付図面を参照して説明する。図面中、
図１は、本発明による切替モード電源のブロック図を示し、
図２は、本発明による切替モード電源の信号のダイヤグラムであり、
図３は、本発明による切替モード電源の実施の形態を示し、
図４は、本発明による切替モード電源に現れる信号のダイヤグラムであり、
図５は、本発明による切替モード電源の実施の形態を示し、
図６は、本発明による切替モード電源の変形を示し、
図７は、本発明による切替モード電源の他の変形を示し、
図８は、本発明による切替モード電源の更に別の変形を示す。
図面中、同一の機能又は目的を有する素子又は部分に同一の参照符号を付すものとする。
図１は、本発明による切替モード電源の実施の形態のブロック図を示す。この電源は、第１電源端子２及び第２電源端子４で１次電圧Ｕiを受信する。この１次電圧を、直流電圧又は整流された交流電圧、例えば幹線電圧とすることができる。一例として、第１端子２の電圧を、接地されたと考慮される第２電源端子４の電圧に対して正とする。制御可能な切替素子６及び変成器１０の１次巻線８を、第１電源端子２と第２電源端子４との間に直列に接続し、第１巻線端部１２を第１電源端子２に接続するとともに、第２巻線端部１４を制御可能な切替素子６に接続する。制御可能な切替素子６は、例えばバイポーラトランジスタ又はＭＯＳトランジスタを具えることができる。変成器１０は、ダイオード１８を介して平滑キャパシタ２０及び負荷２２に接続した２次巻線１６も具える。この場合、負荷２２を抵抗として示すが、モータ、充電可能な電池、又は給電すべき電気装置のような他の任意の負荷も可能てある。変成器１０の巻線付近の点は巻線方向を示す。制御可能な切替素子６を、駆動手段２４から供給される駆動信号Ｕdによって周期的に開閉する。この駆動手段２４は、制御信号Ｕcに依存して駆動信号Ｕdのパルス幅を変動させる。ダイオード２６、チェナーダイオード２８及び抵抗３０を具える緩衝回路を、１次巻線８に並列に接続する。抵抗３０の両端間の電圧は、抵抗３０の両端間の電圧を緩衝信号Ｉsnに変換する第１インタフェース回路３２によって測定される。第２巻線端部１４の電圧Ｕswは、第２インタフェース回路３４によって測定され、測定信号Ｉmに変換される。緩衝信号Ｉsn及び測定信号Ｉmは論理ユニット３６に供給され、この論理ユニット３６はこれら信号から窓信号ＷＳを発生させる。測定信号Ｉmは制御可能なスイッチ３８にも供給され、このスイッチ３８は、窓信号ＷＳの制御下で測定信号Ｉmを伝達する。このようにして時間的に選択された測定信号Ｉmは積分器４０で積分され、この積分器４０は、駆動手段２４に対する制御信号Ｕcを発生させる。
切替モード電源の動作はそれ自体既知である。制御可能な切替素子６が閉じられると、ダイオード１８が遮断されるので、１次電流Ｉpは線形的に増大する。制御可能な切替スイッチ６が開かれた後、蓄えられた磁気エネルギーが２次巻線１６に運ばれる。漏れインダクタンスの結果、磁化電流は２次側に対して瞬時に整流されず、整流時間ｔc中、１次巻線８と２次巻線１６の両方に電流が流れる。その後、この１次電流Ｉpは急速に減少し、１次巻線８の両端間に非常に大きな正の電圧ピークを発生させる。この電圧ピークは、緩衝回路のチェナーダイオード２８によって制限される。図２は２次巻線の端部１４の電圧Ｕswを示す。この電圧Ｕswは、電源電圧Ｕiと１次巻線の電圧との和である。整流の結果、巻線電圧は符号を変え、２次回路のダイオード１８はターンオンされ、蓄えられたエネルギーは負荷２２に運ばれる。その後、２次電流Ｉsは、切替素子６が再びターンオンされるまで減少する。２次電流Ｉsが零まで減少すると、電源は不連続導通モード（ＤＣＭ）で作動する。図２はこのモードに関するものである。しかしながら、電極を、２次電流Ｉsが零まで減少する前に既に切替素子６をターンオンさせる連続導通モード（ＣＣＭ）で作動させることができる。この場合、時間窓の終了点は、切替素子６のターンオン瞬時に一致することができる。図２において、ｔsを、整流時間ｔc後に２次電流Ｉsが所定の最大値から零まで減少するフライバック時間となる。フライバック時間ｔc中、１次巻線８の両端間の電圧Ｕsは、２次巻線１６の両端間の電圧に比例する。この２次電圧Ｕsは、負荷２２の両端間の電圧、ダイオード１８の両端間の電圧、及び２次巻線１６の実質的な内部抵抗の両端間の電圧の和となる。２次電流Ｉsが減少するので、２次電圧は減少成分Ｉs＊Ｒpも具える。ここで、Ｒpを、ダイオード１８及び２次巻線１６の全体に亘る抵抗とする。
１次巻線８の両端間の電圧は２次電圧を表し、これを、切替素子６を開いた瞬時からの、例えば整流時間ｔcの後の、すなわち１次電流Ｉpが零であるときの測定電圧として用いることができる。したがって、切替素子６を開いた後に１次電圧の適切な部分を選択できるように時間窓が必要となる。整流時間ｔcの終了を時間窓の開始として選択することができる。この瞬時は、抵抗３０を流れる緩衝電流を測定することによって決定される。緩衝電流が零になる瞬時は、時間窓ｔwの開始を規定する。緩衝電流が零になる瞬時において、１次巻線の電圧は、瞬時的に逆変換した２次電圧に等しくならない。これは、漏れインダクタンス及び寄生キャパシタンスが１次側でＬＣ回路を形成して減衰振動を発生させることによって生じる。この振動は、図２に示すように、線形的に減少する測定信号に重ね合わされる。概して、この振動は、積分された測定信号Ｕcの大小にほとんど又は全く影響を及ぼさない。時間窓は、２次電流Ｉsが零になる瞬時に、少なくともＤＣＭ内にほぼ終了する。この場合、１次電圧が再び減衰するが、低周波数となり、これは、著しく小さい漏れインダクタンスの代わりに１次インダクタンスによって決定される。このように減衰する１次電圧の最初の零交差を用いて、時間窓ｔwの終了点を決定する。ＣＣＭにおいて、この終了点は、制御可能な切替素子６のターンオン瞬時によって決定される。
したがって、制御可能な切替素子６が開かれると、緩衝電流が零となるときを測定するとともに１次巻線８の両端間の電圧の零交差を測定することにより、２次電圧を表すとともに帰還信号として用いることができる測定信号として１次電圧を用いることができる範囲内で時間窓を規定することができる。このために、測定信号を、時間窓中に制御可能なスイッチ３８により時間的に選択して伝達するとともに、積分器４０で平均化する。負荷２２の両端間の電圧が減少することにより、測定信号Ｉm及び制御電圧Ｕcが減少する。駆動手段２４によって駆動信号Ｕdのデューティサイクルが増大し、その結果、切替素子６は長時間導通した状態となり、より多くのエネルギーが変成器１０中に集められる。したがって、２次電圧が増大し、負荷の両端間の電圧の最初の減少は除去される。
緩衝器は、常に必要ではなく、所望のものである。この場合、ダイオード２６及びチェナーダイオード２８は省略され、抵抗３０を、図１に破線で示したように第１電源端子２と第１巻線端部１２との間に接続する。したがって、１次巻線８を流れる電流を、第１インタフェース回路３２によって再び測定することかできる。この代案を、図３〜５を参照して説明すべき実施の形態に対して同様に示す。
整流時間ｔcを、切替素子６がターンオフされる瞬時に開始する時間窓に含めることもできる。このタイミング関係は、駆動手段２４と論理ユニット３６との間の接続線として図１に示され、ＣＣＭのタイミング関係を表す。この場合、窓時間の終了は切替素子６のターンオンと一致する。整流時間ｔcを含むことにより、整流により測定信号に生じた信号分布が原因で測定信号に静的な測定エラーが誘導される。このエラーを、後に詳細に説明する方法で訂正することかできる。
図３は、図１に図示した電源回路の電圧−電流コンバータ３０及び３２並びに論理ユニットを更に詳細に示す。第１電圧−電流コンバータ３２は、第１電源端子２に接続した非反転入力部及び抵抗３０に接続した反転入力部を有する差動増幅器４２を具える。差動増幅器４２の出力は、ソースを第１電源端子２に接続したＰＭＯＳトランジスタ４４のゲートを制御する。ＰＭＯＳトランジスタ４４のドレインは、抵抗３０を流れる緩衝電流の目安となる電流Ｉsnを発生させる。第２電圧−電流コンバータ３４は、差動増幅器４６、ＰＭＯＳトランジスタ４８、ダイオード５０及び抵抗５２を具える。差動増幅器４６は、第１電源端子２に接続した非反転入力部、ＰＭＯＳトランジスタ４８のソースに接続した反転入力部、及びＰＭＯＳトランジスタ４８のゲートに接続した出力部とを有する。さらに、ＰＭＯＳトランジスタ４８は、抵抗５２を介して第２巻線端部１４に接続するとともにダイオード５０を介して第１電源端子２に接続したソースを有する。ダイオード５０は、巻線の端部１４の電圧Ｕswが入力電圧Ｕiより高くなると遮断し、その結果、測定電流ＩmはＰＭＯＳトランジスタ４８を流れる。電流Ｉsnは第１電流ミラー５６の入力枝路５４に流れる。電流Ｉmは、第２電流ミラー６０の入力枝路５８に流れる。第１電流ミラー５６の出力枝路６２を、第３電流ミラー６６の出力枝路６４に接続し、第３電流ミラー６６の入力枝路６８を基準電流源７０に接続する。したがって、基準電流源７０からの基準電流と電流Ｉsnとの間の差が測定される。この差を増幅して、バッファ７２のセット信号ＳＴを形成する。同様に、出力枝路７４を第３電流ミラー６６の出力枝路７６に接続して、電流Ｉmを基準電流と比較する。電流差は、バッファ７８でリセット信号ＲＴに変換される。図４は、セット信号ＳＴと、リセット信号ＲＴと、第２巻線端部１４の電圧Ｕswとを示す。整流中、電流は緩衝抵抗３０を流れ、セット信号ＳＴはハイになる。電圧Ｕswが電圧Ｕiより高いときリセット信号はハイになる。電圧Ｕswが減衰すると不所望なリセット信号が生じ、これを、記憶素子によって防止することができる。
論理ユニット３６を種々の方法で実現することができる。セット信号ＳＴの立上がり縁及びリセット信号ＲＴの立下がり縁を用いて、時間窓信号ＷＳを発生させる記憶素子をセットし及びリセットすることができる。時間窓を記憶素子８０によって発生させることもでき、この記憶素子８０は、これら縁を用いず、セットのためにセット信号ＳＴを用いるとともにリセットのために反転リセット信号ＲＴを用いる。切替モード電源が連続導通モードで作動すると、時間窓の縁は、切替素子６のターンオン瞬時によって決定される。この場合、駆動手段２４は論理ユニット３６に適切な信号Ｉdを供給し、この信号からリセット信号を得る。
図５は、図１の切替モード電源のより更に詳細な他の実施の形態を示す。この場合、第１の電圧−電流コンバータ３２は、抵抗８４を介してチェナーダイオード２８と抵抗３０との間のノードに接続したソースを有するＰＭＯＳトランジスタ８２を具える。第２の電圧−電流コンバータ３４はＰＭＯＳトランジスタ８６を具え、このＰＭＯＳトランジスタ８６のソースを、図３と同様に、ダイオード５０、この場合チェナーダイオード及び抵抗５２に接続する。ＰＭＯＳトランジスタ８２は、ダイオード接続したＰＭＯＳトランジスタ８８のゲートに相互接続したゲートを有し、このＰＭＯＳトランジスタ８８は、相互接続したゲート及びドレインと、第１電源端子２に接続したソースとを有する。ＰＭＯＳトランジスタ８８を流れるバイアス電流ＩBをバイアス電流源９０から発生させ、このバイアス電流源９０を、ＰＭＯＳトランジスタ８８のドレインと第１電流ミラー５６の入力枝路５４との間に接続する。ＰＭＯＳトランジスタ８６は、ダイオード接続したＰＭＯＳトランジスタ８７のゲートに相互接続したゲートを有し、このＰＭＯＳトランジスタ８７は、相互接続したゲート及びドレインと、第１電源端子２に接続したソースとを有する。ＰＭＯＳトランジスタ８７を流れる小始動電流を電流源８９から発生させ、この電流源８９を、ＰＭＯＳトランジスタ８７のドレインとグランドとの間に接続する。さらに、ＰＭＯＳトランジスタ８６を流れる電流に等しい電流がＰＭＯＳトランジスタ８７を流れる。その理由は、第２電流ミラー６０の出力枝路７５をＰＭＯＳトランジスタ８７のドレインに結合しているからである。その結果、ほぼ等しい電流がＰＭＯＳトランジスタ８６及び８７を流れ、これらトランジスタのゲート−ソース電圧は互いに等しくなる。本実施の形態のように回路を簡単にすることは、集積に非常に好適である。このように高電圧のＰＭＯＳトランジスタを用いると、高電圧Ｕiと電気信号回路との間を絶縁させることができる。
所望の場合には、他のタイミング信号を発生させるために測定信号Ｉmを複数の基準と比較して、フライバック時間中に適切な時間窓を形成することができる。このために、第２電流ミラー６０は、第３電流ミラー６６の各出力枝路及び各バッファに結合した他の出力枝路を具える。種々の基準を、例えば、入力枝路６８以外の電流利得を第３電流ミラー６６の各出力枝路に与えることによって得る。
第２電流ミラー６０は、基準電流源９４に結合した出力枝路９２も有する。ミラー電流Ｉmと基準電流源９４からの基準電流Ｉrefとの間の差電流は、制御可能なスイッチ３８を介してホールドキャパシタ９６に流れ、このキャパシタは、論理ユニット３６の時間窓信号ＷＳの制御下で時間窓中に差電流を積分する。ホールドキャパシタ９６の両端間の制御電圧Ｕcは駆動信号Ｕdのデューティサイクルを決定し、駆動手段２４は、この駆動信号Ｕdを用いて制御可能な切替素子６、この場合にはＮＭＯＳトランジスタを駆動させる。負荷２２の両端間の出力電圧を、基準電流源９４の基準電流Ｉrefによって調整することができる。
頻繁に用いられる切替モード電源の変形例は、制御可能な切替素子６を流れるピーク電流をモニタする電流モード制御に応じて動作する。図６は、電流モード制御で動作する実施の形態の詳細を示す。制御可能な切替素子６に直列な抵抗９８を含み、制御可能な切替素子６を閉じると、抵抗９８に１次電流Ｉpが流れる。フリップ−フロップ１０４のリセット入力部１０２を駆動させるコンパレータ１００により、抵抗９８の両端間の電圧を、ホールドキャパシタ９６の両端間の制御電圧Ｕcと比較する。フリップ−フロップ１０４のセット入力部１０６は、クロックパルス発振器１０８から再帰パルスを受信する。フリップ−フロップ１０４は、制御信号Ｕdを制御可能な切替素子６に供給する。このようにして、１次電流Ｉpのピーク値は、制御電圧Ｕcと一定関係を有し、入力電圧Ｕiの変動によって影響が及ぼされない。さらに、制御切替素子６を流れる電流は安全な値に制限される。
図７は図６と同様な回路を示し、この場合、抵抗９８の両端間の電圧及びホールドキャパシタ９６の両端間の制御電圧Ｕcは、図３の第２の電圧−電流コンバータ３４に対応するタイプの電圧−電流コンバータ１１８及び１１６によって、電流Ｉsw及びＩcにそれぞれ変換される。制御電流ＩCは、電流ミラー１１０によって反映され、電流Ｉswと比較され、この電流差は、バッファ１１２を介してフリップ−フロップ１０４のリセット入力部１０２を駆動する。電流モード制御形態によれば、図２に図示した測定信号Ｉmの減少成分Ｉs＊Ｒpを訂正することができる。その理由は、第１電流Ｉpのピーク値は電流のピーク値に比例するからである。このために、制御電流Ｉcを、補償電流Ｉcmnとして、個別の出力枝路を有する電流ミラー１１０を介して、基準電流源９４からの基準電流Ｉref及び測定電流Ｉmを受信するポイントに帰還させる。補償電流Ｉcmpの大きさは、測定信号の三角形構成要素の区域に比例し、その結果、あり得る負荷変動に従って変動する。負荷が高くなるに従って、より大きな２次ピーク電流、その結果より大きな１次ピーク電流が生じる。制御電圧Ｕcと１次電流のピーク値との間の一定関係により、制御電圧Ｕc又は制御電流Ｉcは、２次ピーク電流、したがって測定信号の三角形構成要素の区域の目安となる。補償電流Ｉcmnを、測定信号と同一の時間窓に通過させる必要がある。
図２において、２次電流が零になる瞬時と１次電圧が最初に零を通過する瞬時との間に時間差ｔfが存在する。その結果、時間窓は幾分長くなる。これを、例えば電流源１１４により、ホールドキャパシタ９６から電流Ｉcrrを取り除くことによって訂正することができる。時間差ｔf中、寄生キャパシタンスに結合した１次インダクタンスによって生じた減衰により測定電流Ｉmはまだ零ではなく、エラー電流はホールドキャパシタ９６を流れる。時間ｔfは所定の出力電圧に対して一定であり、その結果、切替周期Ｔごとに電荷の残余を受け取る。これを電流ソース１１４によって訂正することができる。整流時間ｔcを窓時間中に具える場合、同様な静的エラーが生じる。これも、電流源１１４によって訂正することができる。電源の切替周波数が変動する場合、電流源１１４の電流Ｉcrrも周波数に依存するようにするのが好適である。これに適切な電流源として、クロック信号のリズム中の脈動電流を発生させるとともにクロック信号の各周期中に良好に規定された電荷の量を発生させるクロック電荷ポンプを開示する上記欧州特許出願公開明細書第0574982号を参照すればよい。この既知の電荷ポンプを、例えば、駆動信号Ｕdから得られる信号によってクロックすることができる。
図８は、電圧に依存するのこぎり波発振器１２０を有する他の実施の形態を示す。こののこぎり波発振器１２０は、切替素子６を駆動するフリップ−フロップ１０４のセット入力部１０６をトリガする。切替素子６を流れる電流は、抵抗９８によって再び感知される。コンパレータ１２２は抵抗９８の両端間の電圧を基準電圧Ｖrefと比較する。コンパレータ１２２はフリップ−フロップ１０４のリセット入力部１０２を駆動させる。これにより、１次巻線を流れるピーク電流を固定する。この場合、測定信号の三角形成分の区域を固定し、これは、基準電流Ｉref及び電流源１２４によって表されるＩcorr2の一定の訂正に適用するのに十分である。発振器１２０は、時間窓信号ＷＳが供給される禁止入力部１２６も有する。発振器１２０は、ホールドキャパシタの電圧によって指示されるような（オフタイム変調）時間窓信号ＷＳの終端又はそれより後にセット信号を発生させる。
明らかに、既に説明したような測定信号の三角形成分に対する補償及び時間差ｔf及び／又はｔcに対する訂正を、変成器の１次巻線を帰還巻線として用いずに変成器がこの目的のために個別の２次巻線を有する切替モード電源又は光結合素子を用いる切替モード電源に用いることもできる。
上記実施の形態は、主に信号電流、電流コンパレータ及び電流ミラーを用いる。明らかに、信号電圧、基準電圧及び電圧コンパレータ等を用いることもできる。図示したトランジスタを任意の所望のタイプ、例えばバイポーラトランジスタ又はＭＯＳトランジスタとすることができる。第１主電極、第２主電極及び制御電極は、バイポーラトランジスタに対してはエミッタ、コレクタ及びベースにそれぞれ対応し、ＭＯＳトランジスタに対してはソース、ドレイン及びゲートにそれぞれ対応する。
図１に図示した駆動手段は、切替素子６の駆動信号Ｕdのパルス幅変調（ＰＷＭ）に基づくものである。しかしながら、これは本発明に必須ではない。制御信号Ｕcは、例えば、駆動信号Ｕdの周波数を変動させて、負荷の両端間の出力電圧を安定させることができる。
Claims (15)
- １次電源電圧に接続する第１及び第２電源端子と、前記１次電源電源端子に結合した第１巻線端部及び第２巻線端部を有する１次巻線並びに測定信号を発生させる帰還巻線を有する変成器と、駆動信号の制御下で開閉することにより前記１次巻線に流れる周期的に遮断する第１電流を発生させるために前記第２巻線端部及び第２電源端子との間に接続した制御可能な切替素子と、前記測定信号に応答して前記駆動信号を発生させる駆動手段とを具え、前記帰還巻線を１次巻線とした切替モード電源において、前記切替モード電源は、前記切替素子の開放状態で時間的に選択して前記測定信号（Ｉm）を伝達するために時間窓信号（ＷＳ）を発生させる時間窓手段を具え、前記時間窓手段は、前記切替素子を用いた後前記第１電流の零交差を検出する第１手段と、前記切替素子を開いた後前記１次巻線の両端間にある第１電圧の零交差を検出する第２手段と、前記第１手段から生じたセット信号（ＳＴ）を受信するセット入力部、前記第２手段から生じたリセット信号（ＲＴ）を受信するリセット入力部、及び前記時間窓信号（ＷＳ）を発生させる出力部を有する論理ユニットとを具えることを特徴とする切替モード電源。
- 前記第１手段は、前記１次巻線の両端間に接続するとともに前記切替素子の閉鎖状態で非導通状態の緩衝回路と、この緩衝回路を流れる信号電流を前記セット信号に変換するインタフェース回路とを具えることを特徴とする請求の範囲１記載の切替モード電源。
- 前記インタフェース回路は、前記緩衝回路を前記第１電源端子に結合するために前記緩衝回路に直列に配置した第１抵抗と、この第１抵抗及び前記緩衝回路に結合した第１主電極、前記第１抵抗の両端間の信号電圧に応答して電流（Ｉsn）を発生させる第２主電極、及び第１バイアス電源に結合した制御電極を有する第１トランジスタとを具えることを特徴とする請求の範囲２記載の切替モード電源。
- 前記第１手段は、前記１次巻線を流れる信号電流を前記セット信号に変換するインタフェース回路を具えることを特徴とする請求の範囲１記載の切替モード電源。
- 前記インタフェース回路は、前記第１電源端子と前記第１巻線端部との間に接続した第１抵抗と、前記第１抵抗及び第１巻線端部に結合した第１主電極、前記第１抵抗の両端間の信号電圧に応答して電流（Ｉsn）を発生させる第２主電極、及び第１バイアス電源に結合した制御電極を有する第１トランジスタとを具えることを特徴とする請求の範囲４記載の切替モード電源。
- 前記第１バイアス電源は、前記第１電源端子に結合した第１主電極、第１バイアス電流源に結合した第２主電極、及び前記第３抵抗の第２主電極及び前記第１トランジスタの制御電極に結合した制御電極を有する第２トランジスタを具えることを特徴とする請求の範囲３又は５記載の切替モード電源。
- 前記インタフェース回路は、前記バイアス電流源を介して前記第１トランジスタの第２主電極に結合した入力枝路及び前記セット信号（ＳＴ）を発生させるために前記第１トランジスタの第２主電極に結合した出力枝路を有する第１電流ミラーを更に具えることを特徴とする請求の範囲６記載の切替モード電源。
- 前記第２手段は、前記１次巻線の両端間に接続するとともに前記切替素子の閉鎖状態で導通する一方向性素子と、この一方向性素子を前記第２巻線端部に結合するために前記一方向性素子に直列に配置した第２抵抗と、前記第２抵抗及び前記一方向性素子に結合した第１主電極、前記第２抵抗を流れる信号電流に応答して電流（Ｉm）を発生させる第２主電極、及び第２バイアス電源に結合した制御電極を有する第３トランジスタとを具えることを特徴とする請求の範囲１記載の切替モード電源。
- 前記第２手段は、前記第２抵抗の第２主電極に結合した入力枝路及びリセット信号（ＲＴ）を発生させるために基準電流源に結合した少なくとも一つの出力枝路を有する第２電流ミラーを更に具えることを特徴とする請求の範囲８記載の切替モード電源。
- 前記第２バイアス電源は、前記第１電源端子に結合した第１主電極、第２バイアス電流源及び前記第２電流ミラーの他の出力枝路に結合した第２主電極、及びこの第２主電極及び前記第２トランジスタの制御電極に結合した制御電極を有する第４トランジスタを具えることを特徴とする請求の範囲９記載の切替モード電源。
- 前記第２電流ミラーは、差電流を発生させるために他の基準電流源に結合した他の出力枝路を更に具え、前記切替モード電源は、ホールドキャパシタと、前記時間窓信号（ＳＷ）の制御下で前記差電流を前記ホールドキャパシタ）に転送する制御可能なスイッチを更に具えることを特徴とする請求の範囲９記載の切替モード電源。
- 前記切替モード電源は、前記切替素子を流れる電流の目安となる第１信号（Ｉsw）を発生させる手段と、前記ホールドキャパシタの両端間の電圧（Ｕc）の目安となる第２信号（Ｉc）を前記第１信号（Ｉsw）と比較する手段と、前記第１信号（Ｉsw）と前記第２信号（Ｉc）との比較に応答して前記駆動信号（Ｕd）を発生させる手段とを更に具えることを特徴とする請求の範囲１１記載の切替モード電源。
- 前記切替モード電源は、前記ホールドキャパシタの両端間の電圧を補償電流（Ｉcmp）に変換する手段と、前記補償電流に前記差電流を加える手段とを更に具えることを特徴とする請求の範囲１２記載の切替モード電源。
- 前記切替モード電源は、前記ホールドキャパシタから訂正電流（Ｉcrr）を放出するために前記ホールドキャパシタに結合した電流搬送素子を更に具えることを特徴とする請求の範囲１１記載の切替モード電源。
- 前記訂正電流（Ｉcrr）は前記切替素子の開閉の頻度に比例するようにしたことを特徴とする請求の範囲１４記載の切替モード電源。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT95870111.2 | 1995-10-02 | ||
| EP95870111 | 1995-10-02 | ||
| PCT/IB1996/000972 WO1997013314A1 (en) | 1995-10-02 | 1996-09-20 | Switched-mode power supply with transformer and feedback via primary winding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10510699A JPH10510699A (ja) | 1998-10-13 |
| JP3690814B2 true JP3690814B2 (ja) | 2005-08-31 |
Family
ID=8222158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51409597A Expired - Lifetime JP3690814B2 (ja) | 1995-10-02 | 1996-09-20 | 変成器及び１次巻線を介した帰還を有する切替モード電源 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5757625A (ja) |
| EP (1) | EP0795230B1 (ja) |
| JP (1) | JP3690814B2 (ja) |
| KR (1) | KR100405118B1 (ja) |
| CN (1) | CN1047039C (ja) |
| DE (1) | DE69603697T2 (ja) |
| WO (1) | WO1997013314A1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI113918B (fi) * | 1997-01-07 | 2004-06-30 | Salcomp Oy | Ensiosäätöinen hakkuriteholähde |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| DE69815971T2 (de) * | 1997-03-05 | 2004-05-27 | Koninklijke Philips Electronics N.V. | Schaltnetzteil mit verzögerungs-unempfindlichem taktgeber in der regelschleife |
| US5831839A (en) * | 1997-03-21 | 1998-11-03 | U.S. Philips Corporation | Switched-mode power supply |
| US5995386A (en) * | 1998-04-03 | 1999-11-30 | Lucent Technologies Inc. | Control circuit arrangement for limiting output current in power switching transistor |
| EP1081840A1 (en) * | 1999-09-06 | 2001-03-07 | THOMSON multimedia S.A. | DC-DC Converter |
| EP1087511A3 (en) * | 1999-09-06 | 2009-07-01 | THOMSON multimedia S.A. | DC-DC converter |
| DE19948903C2 (de) | 1999-10-11 | 2002-07-18 | Infineon Technologies Ag | Getaktete Stromversorgung |
| AT410619B (de) * | 2000-07-14 | 2003-06-25 | Siemens Ag Oesterreich | Verfahren zum erkennen und/oder begrenzen von kurzschlusszuständen eines schaltwandlers |
| DE10040413B4 (de) | 2000-08-18 | 2006-11-09 | Infineon Technologies Ag | Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil |
| WO2002027906A1 (fr) * | 2000-09-28 | 2002-04-04 | Stmicroelectronics S.A. | Limitation du mode continu d'un convertisseur de puissance |
| US6469491B1 (en) | 2000-11-15 | 2002-10-22 | Peco Ii, Inc. | Apparatus and method for measuring DC load current of a switching power supply |
| US6778365B2 (en) * | 2002-01-30 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Charging circuit |
| US20050036245A1 (en) * | 2003-08-15 | 2005-02-17 | Intersil Americas Inc. | Bridge power converter overload protection |
| US7280376B2 (en) * | 2004-10-15 | 2007-10-09 | Dell Products L.P. | Primary side voltage sense for AC/DC power supplies capable of compensation for a voltage drop in the secondary |
| US20060133115A1 (en) * | 2004-12-22 | 2006-06-22 | Phadke Vijay G | Adaptive blanking of transformer primary-side feedback winding signals |
| EP1894344B1 (en) * | 2005-06-16 | 2013-07-24 | Agere Systems Inc. | Transformerless power over ethernet system |
| WO2007003967A2 (en) * | 2005-07-06 | 2007-01-11 | Cambridge Semiconductor Limited | Switch mode power supply control systems |
| US7685440B2 (en) * | 2005-07-21 | 2010-03-23 | Agere Systems Inc. | Switch with fully isolated power sourcing equipment control |
| US7149097B1 (en) | 2005-08-17 | 2006-12-12 | Synditec, Inc. | AC/DC converter with power factor correction |
| DE102005040876A1 (de) | 2005-08-29 | 2007-03-01 | Austriamicrosystems Ag | Steuerungsanordnung für einen Spannungskonverter, Spannungskonverter sowie Verfahren zum Konvertieren einer ersten Gleichspannung in eine zweite Gleichspannung |
| US7710098B2 (en) * | 2005-12-16 | 2010-05-04 | Cambridge Semiconductor Limited | Power supply driver circuit |
| GB0615029D0 (en) * | 2005-12-22 | 2006-09-06 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| US7733098B2 (en) * | 2005-12-22 | 2010-06-08 | Cambridge Semiconductor Limited | Saturation detection circuits |
| GB2438463A (en) | 2006-05-23 | 2007-11-28 | Cambridge Semiconductor Ltd | Regulating the output of a switch mode power supply |
| WO2007135454A1 (en) * | 2006-05-23 | 2007-11-29 | Cambridge Semiconductor Limited | Switch mode power supply controllers |
| GB2438465B (en) | 2006-05-23 | 2008-05-21 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| US8446746B2 (en) | 2006-05-23 | 2013-05-21 | Cambridge Semiconductor Limited | Switch mode power supply controller with feedback signal decay sensing |
| US7471531B2 (en) | 2006-08-22 | 2008-12-30 | Agere Systems Inc. | Programmable feedback voltage pulse sampling for switched power supplies |
| US7843670B2 (en) * | 2006-09-29 | 2010-11-30 | Agere Systems Inc. | Isolated switched maintain power signature (MPS) and fault monitoring for power over Ethernet |
| US7996166B2 (en) * | 2007-03-26 | 2011-08-09 | Agere Systems Inc. | Isolated capacitive signature detection for powered devices |
| US7643320B2 (en) | 2007-03-28 | 2010-01-05 | Agere Systems Inc. | Isolated resistive signature detection for powered devices |
| DE102007058613A1 (de) | 2007-12-04 | 2009-06-18 | R. Stahl Schaltgeräte GmbH | Sperrwandler |
| TWI374602B (en) * | 2008-12-29 | 2012-10-11 | Richtek Technology Corp | Power supply control circuit and method for sensing voltage in the power supply control circuit |
| TW201128961A (en) * | 2010-02-04 | 2011-08-16 | Nat Univ Chung Cheng | Current-mode digital-to-analog converter with prospective correction mechanism |
| TWI413882B (zh) * | 2010-10-13 | 2013-11-01 | Alpha Imaging Technology Corp | 參考電流產生裝置及方法 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| CN111707962B (zh) * | 2020-08-20 | 2020-11-10 | 上海南麟电子股份有限公司 | 交流检测电路 |
| CN111929504B (zh) * | 2020-09-28 | 2020-12-18 | 上海南麟电子股份有限公司 | 交流电阻检测电路及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4425611A (en) * | 1981-10-16 | 1984-01-10 | Rca Corporation | Switching voltage regulators with output voltages indirectly regulated respective to directly regulated boosted input voltages |
| US4739462A (en) * | 1984-12-26 | 1988-04-19 | Hughes Aircraft Company | Power supply with noise immune current sensing |
| US4800323A (en) * | 1985-11-04 | 1989-01-24 | Tomar Electronics, Inc. | Single-ended self-oscillating dc-dc converter for intermittently energized load having VBE responsive current limit circuit |
| US4682081A (en) * | 1985-11-04 | 1987-07-21 | Tomar Electronics, Inc. | Single-ended, self-oscillating DC-DC converter for intermittently energized load having VBE responsive current limit circuit |
| US5448469A (en) | 1990-02-15 | 1995-09-05 | Deutsche Thomson-Brandt Gmbh | Switch mode power supply with output feedback isolation |
| US5060131A (en) * | 1990-05-29 | 1991-10-22 | Tomar Electronics, Inc. | DC to DC converter power supply with feedback controlled constant current output |
| US5138543A (en) * | 1991-05-31 | 1992-08-11 | At&T Bell Laboratories | Output voltage estimating circuit for a power converter having galvanic isolation between input and output circuits |
| NL9201053A (nl) | 1992-06-15 | 1994-01-03 | Koninkl Philips Electronics Nv | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
-
1996
- 1996-09-20 JP JP51409597A patent/JP3690814B2/ja not_active Expired - Lifetime
- 1996-09-20 KR KR1019970703674A patent/KR100405118B1/ko not_active IP Right Cessation
- 1996-09-20 DE DE69603697T patent/DE69603697T2/de not_active Expired - Lifetime
- 1996-09-20 CN CN96191253A patent/CN1047039C/zh not_active Expired - Fee Related
- 1996-09-20 EP EP96929480A patent/EP0795230B1/en not_active Expired - Lifetime
- 1996-09-20 WO PCT/IB1996/000972 patent/WO1997013314A1/en active IP Right Grant
- 1996-09-30 US US08/722,652 patent/US5757625A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0795230A1 (en) | 1997-09-17 |
| CN1047039C (zh) | 1999-12-01 |
| US5757625A (en) | 1998-05-26 |
| KR987000724A (ko) | 1998-03-30 |
| KR100405118B1 (ko) | 2004-02-19 |
| JPH10510699A (ja) | 1998-10-13 |
| CN1166241A (zh) | 1997-11-26 |
| DE69603697T2 (de) | 2000-02-17 |
| DE69603697D1 (de) | 1999-09-16 |
| EP0795230B1 (en) | 1999-08-11 |
| WO1997013314A1 (en) | 1997-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3690814B2 (ja) | 変成器及び１次巻線を介した帰還を有する切替モード電源 | |
| US7382633B2 (en) | DC converter | |
| US6980444B2 (en) | Switching power supply | |
| JP3708529B2 (ja) | スイッチング電源回路の定電圧出力制御方法と定電圧出力制御装置 | |
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| US11139743B2 (en) | Accurate feed-forward sensing in flyback-transformer based secondary controller | |
| US7492615B2 (en) | Switching power supply | |
| US7016204B2 (en) | Close-loop PWM controller for primary-side controlled power converters | |
| US6657877B2 (en) | Power supply circuit | |
| US4652984A (en) | Self-oscillating power-supply circuit | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| JPH0357713B2 (ja) | ||
| US6590789B2 (en) | Method and apparatus for regulating output voltage of a voltage converter | |
| JPH0691742B2 (ja) | ブロツキング発振式スイツチング・レギユレ−タ | |
| JPH0759150B2 (ja) | ブロツキング発振式スイツチング・レギユレータ | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JP2000148265A (ja) | スイッチング電源 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3387271B2 (ja) | スイッチング電源制御回路 | |
| US20220255437A1 (en) | Power supply control device and flyback converter | |
| JP3953531B2 (ja) | スイッチモード電源 | |
| JP2729478B2 (ja) | コンバータ | |
| JPH0231913Y2 (ja) | ||
| JPH118974A (ja) | 並列運転スイッチング電源装置 | |
| JPH1169806A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |