JPS6019313A - 高出力用集積回路の出力トランジスタ保護回路 - Google Patents
高出力用集積回路の出力トランジスタ保護回路Info
- Publication number
- JPS6019313A JPS6019313A JP58127275A JP12727583A JPS6019313A JP S6019313 A JPS6019313 A JP S6019313A JP 58127275 A JP58127275 A JP 58127275A JP 12727583 A JP12727583 A JP 12727583A JP S6019313 A JPS6019313 A JP S6019313A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- capacitor
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、高出力用の・々イポーラトランノスタを内蔵
した高出力用集積回路に係り、１１”間に出力トランジ
スタの負荷の短絡時にこのトランジスタを保護するため
の出力トランジスタ保護回路に関する。
した高出力用集積回路に係り、１１”間に出力トランジ
スタの負荷の短絡時にこのトランジスタを保護するため
の出力トランジスタ保護回路に関する。
この種の従来の出力トランジスタ保・？を回路＆３１１
、出力トランジスタの出力電流を監視することによって
負荷短絡時を検出し、この検出と同時に出力トランジス
タの動作を遮断し、とＱ）のちタイマ回路による設定時
間後に出力トランジスタの動作を復帰させるように制（
ａｌｌを行なつ−Ｃし）る。
、出力トランジスタの出力電流を監視することによって
負荷短絡時を検出し、この検出と同時に出力トランジス
タの動作を遮断し、とＱ）のちタイマ回路による設定時
間後に出力トランジスタの動作を復帰させるように制（
ａｌｌを行なつ−Ｃし）る。
したがって、この復帰動作時に依然として負荷短絡状態
が続いていれば、上述したような遮断、復帰動作金繰り
返すようになり、出力トランジスタは出力電流のオン、
オフヲ縁り返すことによって破壊から保護される。
が続いていれば、上述したような遮断、復帰動作金繰り
返すようになり、出力トランジスタは出力電流のオン、
オフヲ縁り返すことによって破壊から保護される。
ところで、上記出力′電流のオン、オフ期間は、各対応
して負荷短絡検出から出力トランジスタのオフ制御卸ま
でのフィードバックループの信号遅れ時間およびタイマ
回路の設定時間に依存するが、このタイマ回路の設定時
間はばらつきが大きいので、上記オン、オフ期間のデー
−ティ比がばらつく。これによって、出力トランジスタ
に対する保護能力にばらつきが生じ、出力トランジスタ
を確実に保護することが困難であった。また、負荷がラ
ンプ等の容量性負荷の場合には、上記出力電流のオン期
間金大きくする必要があるが、これに伴って一定のデユ
ーティ比を得るためにオフ期間を太きくすべくタイマ回
路の設定時間を長くする必要があり、そうするとタイマ
回路の設定時間がますますばらつくのでデー−ティ比の
ばらつきが大きくなる。
して負荷短絡検出から出力トランジスタのオフ制御卸ま
でのフィードバックループの信号遅れ時間およびタイマ
回路の設定時間に依存するが、このタイマ回路の設定時
間はばらつきが大きいので、上記オン、オフ期間のデー
−ティ比がばらつく。これによって、出力トランジスタ
に対する保護能力にばらつきが生じ、出力トランジスタ
を確実に保護することが困難であった。また、負荷がラ
ンプ等の容量性負荷の場合には、上記出力電流のオン期
間金大きくする必要があるが、これに伴って一定のデユ
ーティ比を得るためにオフ期間を太きくすべくタイマ回
路の設定時間を長くする必要があり、そうするとタイマ
回路の設定時間がますますばらつくのでデー−ティ比の
ばらつきが大きくなる。
本発明は上記の事情に鑑みてなされたもので、出力トラ
ンジスタの負荷短絡時における遮断、復帰制御に１祭し
て出力トランジスタの出力電流のオン、オフ１ｔＪＪ間
のデユーディ比をほぼ一定に設定することができ、出力
電流のオフ期間に尺きくする必要がある１易合でも上記
デユーディ比をほぼ一定に設定し得る高出力用集積回路
の出力トランジスタ保護回路を川１１１１ｉするもので
ある。
ンジスタの負荷短絡時における遮断、復帰制御に１祭し
て出力トランジスタの出力電流のオン、オフ１ｔＪＪ間
のデユーディ比をほぼ一定に設定することができ、出力
電流のオフ期間に尺きくする必要がある１易合でも上記
デユーディ比をほぼ一定に設定し得る高出力用集積回路
の出力トランジスタ保護回路を川１１１１ｉするもので
ある。
即ち、本発明は、出力トランジスタの電荷短絡時を検出
して出力トランジスタを〕フ状態に制御したのち、再び
自動的に出力トランジスタをオン状態に復帰させるだめ
の高出力用；’ｈ ｆｉ’を回路の出力トランジスタ保
護回路において、出力トランジスタの負荷短絡時検出出
力によって所定の定１１Σ流を出力するようにｔｌｉｌ
ｌ 盾”ｉｆされる第１の定電流源と、この第１の定゛
准流源の出力端に接＆ｆｃ Ｇれる一充放電用コンデン
ザと、このコンデンサに並列接続きれ、前記第１の定Ｉ
ｂ流ｉ１ｔ＋ｔからの出力電流の一部または上記コンデ
ンサからのｌＪ（電電流が流れる第２の定電流源と、前
記コンブ゛ンサの端子′１ト圧をその変化方向に応じて
相シ“？＝々る基阜電圧と比較し、その比較判定出力に
応じて前記出力トランジスタのオン期間、オフ期間を制
御する比較回路とを具備することを特徴とするものであ
る。
して出力トランジスタを〕フ状態に制御したのち、再び
自動的に出力トランジスタをオン状態に復帰させるだめ
の高出力用；’ｈ ｆｉ’を回路の出力トランジスタ保
護回路において、出力トランジスタの負荷短絡時検出出
力によって所定の定１１Σ流を出力するようにｔｌｉｌ
ｌ 盾”ｉｆされる第１の定電流源と、この第１の定゛
准流源の出力端に接＆ｆｃ Ｇれる一充放電用コンデン
ザと、このコンデンサに並列接続きれ、前記第１の定Ｉ
ｂ流ｉ１ｔ＋ｔからの出力電流の一部または上記コンデ
ンサからのｌＪ（電電流が流れる第２の定電流源と、前
記コンブ゛ンサの端子′１ト圧をその変化方向に応じて
相シ“？＝々る基阜電圧と比較し、その比較判定出力に
応じて前記出力トランジスタのオン期間、オフ期間を制
御する比較回路とを具備することを特徴とするものであ
る。
〔発明の実ＩＫ１例〕
以下、図面を参照して本発明の一実旋例を詳細に説明す
る。
る。
第１図は高出力用集積回路の一部を示しており、１はｖ
ｃｏ電源電圧が印加される電源端子、２は接地端子、３
は入力端子、４は出力端子である。５ Ｌｔ７Ｐ、上記
入力端子３からの入力信号に応じて後述する出力トラン
ジスタ６を１駆動するための駆動信号を発生すると共に
、後述する比較器７からの比較判定出力に応じて上記ｊ
１％動信号のオン、オフ期間が制）卸されるＡ’ｌＫ肋
制御回路である。上記出カドランジスタロ （ｒ；ｉ
ＮＰＮ形のパイ醪−ラトランジスタからなり、そのコレ
クタは電流リミッタ回路８を介して電源＋ＩｉＭ子１に
接続され、そのベースには前記、駆動信号が印加σれ、
そのエミッタ（・」前記出力端子４に接続σれている。
ｃｏ電源電圧が印加される電源端子、２は接地端子、３
は入力端子、４は出力端子である。５ Ｌｔ７Ｐ、上記
入力端子３からの入力信号に応じて後述する出力トラン
ジスタ６を１駆動するための駆動信号を発生すると共に
、後述する比較器７からの比較判定出力に応じて上記ｊ
１％動信号のオン、オフ期間が制）卸されるＡ’ｌＫ肋
制御回路である。上記出カドランジスタロ （ｒ；ｉ
ＮＰＮ形のパイ醪−ラトランジスタからなり、そのコレ
クタは電流リミッタ回路８を介して電源＋ＩｉＭ子１に
接続され、そのベースには前記、駆動信号が印加σれ、
そのエミッタ（・」前記出力端子４に接続σれている。
９は一上記出力トランクスタ６のエミッタ（でＩか続さ
れてその毛ミッタ電流（出力ｒｌｊ流）を監視し、上記
出カドランシスタロのｉｆｉ短絡時を検出する短絡電流
検出回路である。１０ ＆：Ｉ： 、−Ｉ−記構出回路
９の検出出力がペースに印ｌ１１１さｉｌてメン状態に
制ｉ’ｉｌｉ＋されるたとえばＰＮＩ）形のスイッチ用
トランジスタであり、そのエミ、７タは前記載ｊｌ’ｌ
ｊ瑞子１に１妾続され、そのエミッタｄ、定１１を流１
１を流すための第１の定電流弾１１ ′ｆＸ：介したの
ち、充放電用コンデンサ１２および定電、 ｉ＋ｉｆｉ
ｈ （＜：Ｔ １）を流すだめの第２の定「梶流源１
３’％−並列に介して隔地端子２に接続されている。モ
して、前’（１１：の比較器７は、上記コンデンサ１２
の７・ｊトそ電圧Ｖｃｆ ２個の閾値１１宅圧ＶＴＩ１
１ ｒ ＶＴＩ＋２ （但し、ＶＴｕ＋＜ｖＴ＋＋２）
と比較し、ｖｃがｖＴＩＩ２’ｉ越えて高くなっｌこと
きにハイレベルカラロウレベルに反転Ｌ 、ＶＣが■Ｔ
旧を越えて低くなったときにロウレベルからノ・イレベ
ルに反転する比較判定出力を発生する。ことで、上記比
較器７は、たとえばヒステリシス特性を持つシーミツト
トリガ回路が用いられ、ＶＴＨｌは入力電圧降下時の閾
値電圧、ＶＴＨ２は入力電圧上昇時の閾値電圧である。
れてその毛ミッタ電流（出力ｒｌｊ流）を監視し、上記
出カドランシスタロのｉｆｉ短絡時を検出する短絡電流
検出回路である。１０ ＆：Ｉ： 、−Ｉ−記構出回路
９の検出出力がペースに印ｌ１１１さｉｌてメン状態に
制ｉ’ｉｌｉ＋されるたとえばＰＮＩ）形のスイッチ用
トランジスタであり、そのエミ、７タは前記載ｊｌ’ｌ
ｊ瑞子１に１妾続され、そのエミッタｄ、定１１を流１
１を流すための第１の定電流弾１１ ′ｆＸ：介したの
ち、充放電用コンデンサ１２および定電、 ｉ＋ｉｆｉ
ｈ （＜：Ｔ １）を流すだめの第２の定「梶流源１
３’％−並列に介して隔地端子２に接続されている。モ
して、前’（１１：の比較器７は、上記コンデンサ１２
の７・ｊトそ電圧Ｖｃｆ ２個の閾値１１宅圧ＶＴＩ１
１ ｒ ＶＴＩ＋２ （但し、ＶＴｕ＋＜ｖＴ＋＋２）
と比較し、ｖｃがｖＴＩＩ２’ｉ越えて高くなっｌこと
きにハイレベルカラロウレベルに反転Ｌ 、ＶＣが■Ｔ
旧を越えて低くなったときにロウレベルからノ・イレベ
ルに反転する比較判定出力を発生する。ことで、上記比
較器７は、たとえばヒステリシス特性を持つシーミツト
トリガ回路が用いられ、ＶＴＨｌは入力電圧降下時の閾
値電圧、ＶＴＨ２は入力電圧上昇時の閾値電圧である。
次に、上記１１１１Ｙ成における動作を第３図全局照し
て説明する。ＩＥ常動作状態に：ｌ？いて（・」１、入
力端子３からの入カイ４号に応じて出カドランジスタロ
が負荷（出力Ｉシｊｌｌｊ子４に接続される）全１駆動
する。この状態のとき、スイッチ用トランジスタＩＯｆ
［オフ状見１てあり、コンデンサ１２の端子電圧Ｖ。は
ほぼＯＶであり、比較器７の判゛ｉｔ出力はハイレベル
であり、駆動１ｉ１１ ’Ｉ卸回路５ ＩＪ、通常動作
を行なっている。これに対して、出力トランジスタ６の
負荷短絡時には、電流リミッタ回路８によって出力電流
ＩＯの上限値が制限されるど共に、短絡電流検出回路９
による検出出力によってスイッチ用トランジスタ１ｏが
オン状態に制御される。これによって、第１の定′鷹流
源１１に電流が流れ始め、Ｉ１〉Ｉ２に設定されている
ので、（１ｌ−Ｉ２ ）なる電流にょシコン１ンザ１２
が充電され始め、その端子電圧ｖｃが次第に上昇する。
て説明する。ＩＥ常動作状態に：ｌ？いて（・」１、入
力端子３からの入カイ４号に応じて出カドランジスタロ
が負荷（出力Ｉシｊｌｌｊ子４に接続される）全１駆動
する。この状態のとき、スイッチ用トランジスタＩＯｆ
［オフ状見１てあり、コンデンサ１２の端子電圧Ｖ。は
ほぼＯＶであり、比較器７の判゛ｉｔ出力はハイレベル
であり、駆動１ｉ１１ ’Ｉ卸回路５ ＩＪ、通常動作
を行なっている。これに対して、出力トランジスタ６の
負荷短絡時には、電流リミッタ回路８によって出力電流
ＩＯの上限値が制限されるど共に、短絡電流検出回路９
による検出出力によってスイッチ用トランジスタ１ｏが
オン状態に制御される。これによって、第１の定′鷹流
源１１に電流が流れ始め、Ｉ１〉Ｉ２に設定されている
ので、（１ｌ−Ｉ２ ）なる電流にょシコン１ンザ１２
が充電され始め、その端子電圧ｖｃが次第に上昇する。
この端子電圧■ｃが比較器７の第２の［゛」値電圧ＶＴ
Ｈ２を越え基高くなるど、比・１．ト判定出力がロウレ
ベルに反転し、これによっＵ 、！Ｒ／ｉ Ｉｒ１ｌＩ
ｉｌｉ制御回路５は１嘔動信号全オフにするので出カド
ランシスタロがカットオフ状、暢に々る。これい二よっ
て、出力電流ＩＯは零になり、短絡１程流検出回路９の
短絡検出は行われなくなり、スイッチ用トランジスタ１
０Ｉ−Ｊ：オフ状態になる。これによって、コンデンサ
１２の電荷は第２の定１１員片１原１３を通じて放電を
開始し、その姑子諷圧ｖｃに１、次第に降下する。この
端子ｒＥ圧ｖｃが比較器７の第１の間値′孔圧ＶＴＨ１
を越えて低くなると、比較判定出力がハイレベルに反転
し、とれによっで駆動制１１１１回路５は通常動作に戻
る。そして、出カドランジスタロに１■び出力電流が流
れ始め、このとき依然として負荷短絡状態が続いていれ
ば、前述したような短絡電流検出からロウレベルの比較
判定出力発生貰での一連の動作をた′へり返す。
Ｈ２を越え基高くなるど、比・１．ト判定出力がロウレ
ベルに反転し、これによっＵ 、！Ｒ／ｉ Ｉｒ１ｌＩ
ｉｌｉ制御回路５は１嘔動信号全オフにするので出カド
ランシスタロがカットオフ状、暢に々る。これい二よっ
て、出力電流ＩＯは零になり、短絡１程流検出回路９の
短絡検出は行われなくなり、スイッチ用トランジスタ１
０Ｉ−Ｊ：オフ状態になる。これによって、コンデンサ
１２の電荷は第２の定１１員片１原１３を通じて放電を
開始し、その姑子諷圧ｖｃに１、次第に降下する。この
端子ｒＥ圧ｖｃが比較器７の第１の間値′孔圧ＶＴＨ１
を越えて低くなると、比較判定出力がハイレベルに反転
し、とれによっで駆動制１１１１回路５は通常動作に戻
る。そして、出カドランジスタロに１■び出力電流が流
れ始め、このとき依然として負荷短絡状態が続いていれ
ば、前述したような短絡電流検出からロウレベルの比較
判定出力発生貰での一連の動作をた′へり返す。
一上記出力トランジスタ保訛回路において１ｌ−Ｉ２、
負荷短絡検出によってコンデンザノ２が充電全開始して
、その端子電圧Ｖ。がＶＴＨｌがらＶＴＨ２まで上昇す
る所要時間Ｔ１け充電電流（１１−１２）に依存する。
負荷短絡検出によってコンデンザノ２が充電全開始して
、その端子電圧Ｖ。がＶＴＨｌがらＶＴＨ２まで上昇す
る所要時間Ｔ１け充電電流（１１−１２）に依存する。
捷た１１．出カドランジスタロがカットオフされると共
にスイッチ用トランジスタ１θもカットオフされること
によって、コンデンサ１２の放電を開始してそのＶ：Ｍ
子電圧ｖｃがＶＴ１１２からＶＴＨ１まで降下する所要
時間Ｔ２は放？［Ｅ ）ＩＩ流工２に依存する。この場
合、（Ｌ＋ −Ｉ２ ）＞Ｉ２となるように設定されて
おシ、上記時間Ｔ、 、Ｉ２が出力電流ＩＯのオン、オ
フ期間に相当する。即ち、オン。
にスイッチ用トランジスタ１θもカットオフされること
によって、コンデンサ１２の放電を開始してそのＶ：Ｍ
子電圧ｖｃがＶＴ１１２からＶＴＨ１まで降下する所要
時間Ｔ２は放？［Ｅ ）ＩＩ流工２に依存する。この場
合、（Ｌ＋ −Ｉ２ ）＞Ｉ２となるように設定されて
おシ、上記時間Ｔ、 、Ｉ２が出力電流ＩＯのオン、オ
フ期間に相当する。即ち、オン。
オフ期間のデユーティ比は、前６己電流（１１−１２）
。
。
Ｉ２の比に依存し、これは２個の定電流源ＩＩ、１３が
同一チップ上に形成されているので、定′１１Ｌ流１１
、１７のばらつきがあっても互いに比例関係を持つよ
うになり、はぼ一定のデユーティ比が得られる。オた、
出力電流のオン期間は定電流１、 、 Ｉ２の選択によ
って任意（たとえば５０〜ＺＯＯ／ｌｓ）に設定可能で
あシ、ランプ等の容置性負荷を、駆動する場合に都合が
良い。
同一チップ上に形成されているので、定′１１Ｌ流１１
、１７のばらつきがあっても互いに比例関係を持つよ
うになり、はぼ一定のデユーティ比が得られる。オた、
出力電流のオン期間は定電流１、 、 Ｉ２の選択によ
って任意（たとえば５０〜ＺＯＯ／ｌｓ）に設定可能で
あシ、ランプ等の容置性負荷を、駆動する場合に都合が
良い。
〔発明の効果Ｊ
上述したように本発明の面出カ用集債回路の出力トラン
ジスタ保穫回路によれば、出力トランジスタの負荷短絡
時における遮断、復帰側か１１に際して出力ｌ・ランゾ
スタの出カフ１を流のオン。
ジスタ保穫回路によれば、出力トランジスタの負荷短絡
時における遮断、復帰側か１１に際して出力ｌ・ランゾ
スタの出カフ１を流のオン。
オフ期間のデー−ティ比をほぼ一定に６′ｙ定すること
ができ、出力゛電流のオン期間を大きくする必要がある
場合でも上記デｘ −”Ｆ イ比をほぼ一定に設定する
ことができる利点がある。
ができ、出力゛電流のオン期間を大きくする必要がある
場合でも上記デｘ −”Ｆ イ比をほぼ一定に設定する
ことができる利点がある。
第１図は本発明に係る高出力用１４イｊ（回路の出力ト
ランジスタ保護回路の一実！１４例を示す本′９成説明
図、第２図は第１図の動作説明のために示す信号波形図
である。 ３・・・駆動側ｄｉ１回路、６・・・出力トランジスタ
、７・・・比較器、９・・・短絡電流検出回路、１〕・
・・第１の定電流源、Ｉ２・・コンデンサ、１３・・・
第２の定電流源。
ランジスタ保護回路の一実！１４例を示す本′９成説明
図、第２図は第１図の動作説明のために示す信号波形図
である。 ３・・・駆動側ｄｉ１回路、６・・・出力トランジスタ
、７・・・比較器、９・・・短絡電流検出回路、１〕・
・・第１の定電流源、Ｉ２・・コンデンサ、１３・・・
第２の定電流源。
Claims (1)
- 出力トランジスタの出力電流を監睨してその負荷短絡時
を検出する短絡ルｂ１コ検出回路と、こ・の短絡電流検
出回路の検出出力によって所定の定電流を出力するよう
に１ｌｉｌＪ御される第１の定電流源と、この第１の定
電流源の出力端に吸続される充放電用コンデンサと、こ
のコンデンサに並列接続され、前記第１の定電流源から
の出力電流の一部または北記コンデンザからの放１１を
電流が流れる第２の定電流源と、前記コンデンサの端子
電圧をその変化方向に応じて相異なる基準電圧と比較し
、その比較判定出力に応じて前記出力トランジスタのオ
ン期間、オフ期間を制イ卸する比較回路とを具備するこ
と′（ｉｌ−ｌ待機とする高出力用県債回路の出力トラ
ンジスタ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127275A JPS6019313A (ja) | 1983-07-13 | 1983-07-13 | 高出力用集積回路の出力トランジスタ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127275A JPS6019313A (ja) | 1983-07-13 | 1983-07-13 | 高出力用集積回路の出力トランジスタ保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6019313A true JPS6019313A (ja) | 1985-01-31 |
| JPH0473326B2 JPH0473326B2 (ja) | 1992-11-20 |
Family
ID=14955952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127275A Granted JPS6019313A (ja) | 1983-07-13 | 1983-07-13 | 高出力用集積回路の出力トランジスタ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387882A (en) * | 1992-06-15 | 1995-02-07 | U.S. Philips Corporation | Switched capacitor charge pump and sawtooth oscillator using same |
| JP2009513011A (ja) * | 2005-10-19 | 2009-03-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | カラー照明デバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
| JPS5674534U (ja) * | 1979-11-09 | 1981-06-18 |
-
1983
- 1983-07-13 JP JP58127275A patent/JPS6019313A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
| JPS5674534U (ja) * | 1979-11-09 | 1981-06-18 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387882A (en) * | 1992-06-15 | 1995-02-07 | U.S. Philips Corporation | Switched capacitor charge pump and sawtooth oscillator using same |
| JP2009513011A (ja) * | 2005-10-19 | 2009-03-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | カラー照明デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0473326B2 (ja) | 1992-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3639189B2 (ja) | 負荷駆動回路 | |
| US20040263139A1 (en) | Switching type dc-dc converter | |
| US4127885A (en) | Over-current protection circuit for voltage regulator | |
| KR920007295A (ko) | 충전제어 장치 | |
| US5914586A (en) | Power supply | |
| US4999566A (en) | Current converter comprising current responsive, self oscillating, switching regulator | |
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| JP3838708B2 (ja) | リチウムイオン電源装置 | |
| JPS6019313A (ja) | 高出力用集積回路の出力トランジスタ保護回路 | |
| US4079271A (en) | Alarm driver for a smoke detector | |
| JPS5947971A (ja) | 安定化電源回路の保護回路 | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JPS5838415Y2 (ja) | スイツチングレギユレ−タ | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JPS646551B2 (ja) | ||
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JP4329463B2 (ja) | コンデンサ充電回路 | |
| SU1513579A1 (ru) | Стабилизирующий источник электропитани | |
| JPS60245477A (ja) | インバ−タ用駆動回路 | |
| JPS5936508B2 (ja) | 定実効電圧調整装置 | |
| CN115942197A (zh) | 一种直流检测电路、音频放大器和电子设备 | |
| JPS5950133B2 (ja) | 光発振回路 | |
| JPS62243418A (ja) | 過電流保護回路 | |
| JPS6135612A (ja) | 出力開閉素子の短絡保護回路 |