JP3004701B2 - 電圧制御発振器 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、PLL（フェーズロックドループ,Phase Loc
ked Loop）回路等に用いられる電圧制御発振器（VCO）
の回路構成に関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば特開昭
63−224410号公報に記載されるものがった。以下、この
構成を図を用いて説明する。

第２図は、従来の電圧制御発振器の一構成例を示す回
路構成図である。

この電圧制御発振器は、例えば位相比較器等と共にフ
ィードバックループであるPLL回路を構成した場合に、
該PLL回路への入力信号と該電圧制御発振器からフィー
ドバックされる出力信号Soutとの周波数及び位相を比較
する位相比較器からその比較結果として出力される誤差
電圧を入力電圧Vinとして入力し、その入力電圧Vinによ
り制御されて、前記入力信号に追従する出力信号Soutを
出力する回路であり、電圧／電流変換回路11を有してい
る。

電圧／電流変換回路11は、入力電圧Vinを入力して、
その入力電圧Vinをその電圧値に応じた電流値を有する
電流Ip及びInに変換する回路であり、電流スイッチ回路
12に接続されている。

電流スイッチ回路12は、出力信号Sout2により相補的
にオン・オフ制御され、電流Ip,Inをスイッチングする
Ｐチャネル型MOSトランジスタ（以下、PMOSという）12
a、及びＮチャネル型MOSトランジスタ（以下、NMOSとい
う）12bを有している。この電流スイッチ回路12には、
ノードN1を介して固定電位Vcとの間に発振用コンデンサ
13が接続されている。さらに、ノードN1には、電圧検出
回路14及びフリップフロップ回路15が順次接続されてい
る。

電圧検出回路14は、コンデンサ13の充電電圧、即ちコ
ンデンサ13の端子電圧Vaを検出してその検出結果に応じ
たハイレベル（以下、“1"という）、ローレベル（以
下、“0"という）の論理信号を出力する回路である。こ
の電圧検出回路14は、インバータ14a−1,14a−2,14a−
３からなり、端子電圧Vaの検出結果に応じた論理信号Sl
1を出力する第１の電圧検出回路14aと、インバータ14b
−1,14b−２からなり、端子電圧Vaの検出結果に応じた
論理信号Sl2を出力する第２の電圧検出回路14bとで構成
されている。

ここで、各インバータ14a−１〜14a−3,14b−1,14b−
２は、例えば第３図に示すように、電源電圧VDDと固定
電位VSS（例えば0V）との間に接続され、PMOS14−１及
びNMOS14−２からなるCMOSインバータで構成されてい
る。なお、第３図は、第２図中のインバータの回路図で
ある。また、インバータ14a−１の閾値電圧（以下、閾
値という）はVth1に、インバータ14b−１の閾値はVth1
よりも小さいVth2（＜Vth1）に、それぞれ設定されてい
る。

フリップフロップ回路15は、例えば、リセット・セッ
ト・フリップフロップ（以下、Ｒ・Ｓフリップフロップ
という）であって、NANDゲート15a,15b及びインバータ1
5c,15dで構成されており、論理信号Sl1,Sl2に基づきセ
ット及びリセットされて、“1"と“0"に変化する出力信
号Sout1及びその反転出力である出力信号Sout2を出力す
る回路である。

次に、第２図の電圧制御発振器の動作を、第４図を参
照しつつ説明する。なお、第４図は、第２図の電圧制御
発振器の動作波形図である。

コンデンサ13の端子電圧Vaが閾値Vth2よりも小さい場
合、出力信号Sout1は“1"となって、出力信号Sout2は
“0"となり、PMOS12aがオンし、NMOS12bがオフする。

NMOS12bがオフしてPMOS12aがオンすると、電圧／電流
変換回路11により変換された電流IpがPMOS12a及びノー
ド１を流れてコンデンサ13を充電し、コンデンサ13の端
子電圧Vaが上昇する。この端子電圧Vaが上昇し、インバ
ータ14b−１の閾値Vth2よりも大きくなった時、インバ
ータ14b−１の出力が“0"となり、論理信号Sl2が“0"か
ら“1"に変化するが、後続のフリップフロップ回路15の
状態記憶機能により、出力信号Sout1は“1"、出力信号S
out2は“0"のままそれぞれ保持される。

さらに、コンデンサ13の端子電圧Vaが上昇し、インバ
ータ14a−１の閾値Vth1より大きくなった時、インバー
タ14a−１の出力が“0"となり、論理信号Sl1が“1"から
“0"に変化して、フリップフロップ回路15の出力信号So
ut1が“0"に、出力信号Sout2が“1"にそれぞれ状態を変
える。

出力信号Sout2が“1"になると、電源スイッチ回路12
のPMOS12aがオフし、NMOS12bがオンして、電流Inがノー
ドN1及びNMOS12bを流れてコンデンサ13を放電し始め
る。

コンデンサ13の放電によって端子電圧Vaが下がり、そ
の端子電圧Vaがインバータ14a−１の閾値Vth1より小さ
くなった時、論理信号Sl1が“0"から“1"に変化する
が、フリップフロップ回路15の状態記憶機能により出力
信号Sout1,Sout2は変化しない。さらに電流Inによりコ
ンデンサ13の放電が継続して端子電圧Vaが下がり、その
端子電圧Vaがインバータ14b−１の閾値Vth2より小さく
なった時、論理信号Sl2は“1"から“0"に変化し、フリ
ップフロップ回路15の出力信号Sout1が“0"から“1"
に、出力信号Sout2が“1"から“0"にそれぞれ状態を変
える。

このようにして、入力電圧Vinの電圧値に応じた電流
値を有する電流Ip,Inによりコンデンサ13の充放電が交
互に行われ、入力電圧Vinの電圧値に応じた発振周波数
を有する出力信号Sout1,Sout2が出力される。

以上のように動作する電圧制御発振器において、コン
デンサ13の充電時間t1及び放電時間t2は、それぞれ次式
（１）、（２）で表わされる。

ここで、Ｃはコンデンサ13の容量である。

また、インバータ14a−1,14b−１等を第３図に示すよ
うなCMOSインバータを用いて構成した場合、その閾値Vt
hは次式（３）で表わされる。

ここで、VtpはPMOS14−１の閾値で、VtnはNMOS14−２
の閾値であり、βはPMOS14−１とNMOS14−１の、閾値、
移動度、チャネル幅、及びチャネル長で決まる定数であ
る。

一般に、閾値Vthの設定は、チャネル幅またはチャネ
ル長を変えることにより行われる。よって、例えば閾値
Vth1を閾値Vth2より大きくするには、閾値Vth1に関する
βの値を閾値Vth2に関するβの値よりも大きくすればよ
い。

（発明が解決しようとする課題） しかしながら、上記構成の電圧制御発振器では、次の
ような課題があった。

従来の電圧制御発振器は、電圧検出回路14aと14bとで
閾値の異なるインバータを用い、その閾値の差分（Vth1
−Vth2）、電流Ip,Inの電流値、及びコンデンサ13の容
量Ｃによって、出力信号Soutの発振周波数が決定される
構成となっている。ここで、例え電圧／電流変換回路11
における入力電圧Vinに対する電流Ip,Inの変換係数が一
定で、かつコンデンサ13の容量Ｃが一定であっても、
（３）式から分かるように、電源電圧VDDが変動すると
インバータの閾値Vthが変化してしまう。電源電圧VDDの
変動により、インバータ14a−１の閾値Vth1とインバー
タ14b−１の閾値Vth2が変化すると、それぞれの変化量
は異なるため、結局閾値の差分（Vth1−Vth2）が変化
し、発振周波数が変動してしまう。

第５図は、第２図の電圧制御発振器での電源電圧VDD
増大時の動作波形図である。

この図から分かるように、電源電圧VDDが増大した場
合、閾値Vth1,Vth2も増大してそれぞれVth1−1,Vth2−
１となるが、それぞれの変化量が異なるため出力信号Ｓ
OUT2（及び出力信号ＳOUT1）の発振周波数も変動してし
まう。

従って、例えば従来の電圧制御発振器をPLL回路に用
いた場合、この電源電圧変動が非常にゆっくりした動き
であれば、PLL回路は負帰還の作用により電圧制御発振
器への入力電圧Vinを変化させ発振周波数を元に戻すこ
とができるが、電源電圧変動が速く、PLL回路の帰還が
追従しないような周波数で変動する場合には、その電源
電圧VDDの変動が発振周波数の変動として現われてしま
う。

本発明は、前記従来技術が持っていた課題として、電
源電圧の変動により発振周波数が変動してしまう点につ
いて解決した電圧制御発振器を提供すものである。

（課題を解決するための手段） 前記課題を解決するために、本発明のうちの第１の発
明では、電圧制御発振器において、入力電圧値をそれに
応じた電流値に変換する電圧／電流変換回路と、出力信
号に基づき切換え制御され、前記電圧／電流変換回路の
出力電流を切換える電流スイッチ回路と、前記電流スイ
ッチ回路で切換えられる電流により充放電して端子電圧
ＶAが三角波状に変化するコンデンサと、前記コンデン
サの端子電圧ＶAの振幅値以下の電圧シフト量ＶSだけ該
端子電圧ＶAをシフトしてシフト電圧ＶBを出力する電圧
シフト回路と、前記端子電圧ＶAの一部のレベル及び前
記シフト電圧ＶBの一部のレベルと同一レベルのコンデ
ンサ充放電状態検出用の閾値電圧ＶTHを有し、該シフト
電圧ＶBのレベルと該閾値ＶTHのレベルとを比較し、相
補的な第１及び第２の論理信号のうちの該比較結果に応
じた該第１の論理信号を出力する第１の電圧検出回路
と、前記閾値ＶTHを有し、前記端子電圧ＶAのレベルと
該閾値電圧ＶTHのレベルとを比較して該比較結果に応じ
た前記第２の論理信号を出力する第２の電圧検出回路
と、前記第１及び第２の論理信号に基づき、前記入力電
圧値に応じた周波数を有する前記出力信号を出力するフ
リップフロップ回路とを、備えている。

第２の発明では、第１の発明の電圧制御発振器におい
て、シフト電圧ＶBは、コンデンサの端子電圧ＶAと電圧
シフト量ＶSとの差の電圧値であり、閾値ＶTHは、前記
シフト電圧ＶBの最大値をＶBmax、前記端子電圧ＶAの最
小値をＶAminとすると、ＶBmax≧ＶTH≧ＶAminの電圧値
であり、第１の電圧検出回路は、前記シフト電圧ＶBが
前記最大値ＶBmax方向へ上昇して前記閾値ＶTH以上にな
ったことを検出して第１の論理信号を出力し、第２の電
圧検出回路は、前記端子電圧ＶAが前記最小値ＶAmin方
向へ下降して前記閾値ＶTH以下になったことを検出して
第２の論理信号を出力する構成にしている。

（作 用） 本発明によれば、以上のように電圧制御発振器を構成
したので、電源電圧が印加されると共に、入力電圧が電
圧／電流変換回路に与えられると、例えば、その入力電
圧が電圧／電流変換回路によって電流値に変える。この
電流値は、電流スイッチ回路を通じてコンデンサへ供給
され、該コンデンサが充電されてこのコンデンサの端子
電圧ＶAが上昇していく。端子電圧ＶAの上昇に追随し
て、該端子電圧ＶAが電圧シフト回路によってシフトさ
れたシフト電圧ＶBも例えば最大値ＶBmax方向へ上昇し
ていく。シフト電圧ＶBが例えば第１の電圧検出回路の
閾値ＶTH以上になると、この第１の電圧検出回路から第
１の論理信号が出力され、フリップフロップ回路へ与え
られる。これにより、フリップフロップ回路の出力信号
によって電流スイッチ回路が放電経路側に切換えられ、
コンデンサへの充電が停止されて、該コンデンサの放電
が開始される。

コンデンサの放電電流は、電流スイッチ回路を通して
電圧／電流変換回路側へ流れ、このコンデンサの端子電
圧ＶAが例えば最小値ＶAmin方向へ下降していく。端子
電圧ＶAが例えば第２の電圧検出回路の閾値ＶTH以下に
なると、この第２の電圧検出回路から第２の論理信号が
出力され、フリップフロップ回路へ与えられる。これに
より、フリップフロップ回路の出力信号によって電流ス
イッチ回路が充電経路側に切換えられ、コンデンサの放
電が停止されて、該コンデンサの充電が開始される。こ
のようなコンデンサの充放電により、入力電圧値に応じ
た周波数を有する出力信号が、フリップフロップ回路か
ら出力されることになる。

（実施例） 第１図は、本発明の第１の実施例を示す電圧制御発振
器の回路構成図である。

この電圧制御発振器は、例えばPLL回路等に用いられ
るものであり、入力電圧ＶINが入力される電圧／電流変
換回路20を有している。

電圧／電流変換回路20は、入力電圧ＶINを入力して、
その入力電圧ＶINをその電圧値に応じた電流値を有する
電流ＩP,INに変換する回路であり、入力電圧ＶINにより
ゲート制御されその電圧値に応じた電流ＩAを流すNMOS2
1と、PMOS22a,22b,22cからなり電流ＩAに応じた電流Ｉ
B,IPを流すカレントミラー部22と、NMOS23a,23bからな
り電流ＩBに応じた電流ＩNを流すカレントミラー部23
と、負荷用NMOS24とで構成されている。この電圧／電流
変換回路20には、電流スイッチ回路30が接続されてい
る。

電流スイッチ回路30は、出力信号OUT2に基づき電流Ｉ
Pまたは電流ＩNを導通する回路であり、出力信号ＳOUT2
によりそれぞれ相補的にオン・オフ制御され、オン状態
で電流ＩPを導通するPMOS31と、オン状態で電流ＩNを導
通するNMOS32とで構成されている。この電流スイッチ回
路30には、ノードN11を介して固定電位Vcとの間に発振
用コンデンサ40が接続されると共に、電圧検出回路50及
びフリップフロップ回路60が順次接続されている。

コンデンサ40は、ノードN11を介して入出力される電
流ＩP,INにより充放電し、その充放電に応じて充電電
圧、即ち端子電圧ＶAが三角波状に変化するものであ
る。

電圧検出回路50は、コンデンサ40の端子電圧ＶAの検
出を行うための回路であり、基準電圧である閾値がＶTH
のインバータ51a及びインバータ51b,51cからなり、三角
波状のシフト電圧ＶBに応じた第１の論理信号ＳL1を出
力する第１の電圧検出回路51と、基準電圧である閾値が
ＶTHのインバータ52a及びインバータ52bからなり、三角
波状の端子電圧ＶAに応じた第２の論理信号ＳL2を出力
する第２の電圧検出回路52とで構成されている。ここ
で、インバータ51a及び52aは、例えば同一構成とするこ
とにより閾値ＶTH（端子電圧ＶAの最小値をＶAmin，シ
フト電圧ＶBの最大値をＶBmaxとすると、ＶBmax≧ＶTH
≧ＶAmin）を同じ値に設定している。

フリップフロップ回路60は、論理信号ＳL1,SL2により
セット、リセットがかけられて状態変化し、その状態変
化に応じた出力信号ＳOUT1、及び出力信号信号ＳOUT1の
反転出力である出力信号OUT2を出力する例えばＲ・Ｓフ
リップフロップであり、NANDゲート61,62及びインバー
タ63,64で構成されている。

さらに、ノードN11には、電圧シフト手段である電圧
シフト回路70が接続されている。

電圧シフト回路70は、コンデンサ40の端子電圧ＶAを
所定の電圧シフト量ＶSだけシフトして三角波状のシフ
ト電圧ＶB（＝ＶA−ＶS）を電圧検出回路51へ出力する
例えば電圧変換利得が「１」の回路であって、NMOSによ
るソースフォロアで構成されており、NMOS71及びNMOS72
を有している。NMOS71は、ゲートがノードN11に接続さ
れ、ドレインが電源電圧VDDに、ソースがサブストレー
ト及びインバータ51aの入力側にそれぞれ接続されてい
る。NMOS57は、ゲートがバイアス電圧に接続され、ドレ
インがNMOS71のソースに、ソースが接地電位GNDにそれ
ぞれ接続されている。ここで、電圧シフト量ＶS（＝ＶA
−ＶB）は、例えば端子電圧ＶAに依存しない、即ち電源
電圧VDDに依存しない該端子電圧ＶAの振幅値以下の一定
値であり、電源電圧VDDの値の範囲で適当な値に設定さ
れている。

次に、この電圧制御発振器の動作を第６図を参照しつ
つ説明する。なお、第６図は、第１図の電圧制御発振器
の動作波形図である。

入力電圧ＶINが電圧／電流変換回路20に入力され、NM
OS21のゲートに印加されると、NMOS21には、その入力電
圧ＶINに応じた電流ＩAが流れる。この電流ＩAはカレン
トミラー部22のPMOS22aを流れ、PMOS31がオンしている
場合にカレントミラー部22のカレントミラー作用に基づ
き、PMOS22b,22cによってそれぞれ電流ＩAに応じた電流
ＩB,IPが流れる。また、この電流ＩBはカレントミラー
部23のNMOS23aを流れ、NMOS32がオンしている場合にカ
レントミラー部23のカレントミラー作用に基づき、NMOS
23bによって電流ＩBに応じた電流ＩNが流れる。

一方、コンデンサ40の端子電圧ＶAがインバータ51a,5
2aの閾値ＶTHより小さい時、電圧シフト回路70の出力で
あるシフト電圧ＶB（＝ＶA−ＶS）も閾値ＶTHより小さ
く、電圧検出回路51の出力である論理信号ＳL1は“1"と
なり、電圧検出回路52の出力である論理信号ＳL2は“0"
となる。つまり、端子電圧ＶAが最小値ＶAmin方向へ下
降して閾値ＶTHより小さくなると、フリップフロップ回
路60の出力である出力信号ＳOUT1が“1"となり、出力信
号ＳOUT2が“0"となって、出力信号ＳOUT2により制御さ
れる電流スイッチ回路30のPMOS31がオンし、NMOS32がオ
フする。これにより、電圧／電流変換回路20によって変
換された電流ＩPが第１図中の矢印方向に流れ、コンデ
ンサ40を充電し、コンデンサ40の端子電圧ＶAが上昇す
る。

コンデンサ40の充電が継続し、端子電圧ＶAが最小値
ＶAminから上昇してインバータ52aの閾値ＶTHを越える
と、論理信号ＳL2は“0"から“1"に状態を変えるが、電
圧シフト回路70の出力であるシフト電圧ＶBは閾値ＶTH
を越えず論理信号ＳL1はそのままであり、フリップフロ
ップ回路60の出力は変化しない。さらに、電流ＩPによ
るコンデンサ40の充電が継続して端子電圧ＶAが上昇す
ると共に、シフト電圧ＶBも最大値ＶBmax方向へ上昇
し、そのシフト電圧ＶBが閾値ＶTHを越えると、電圧検
出回路51の出力である論理信号ＳL1は“1"から“0"へ状
態を変え、フリップフロップ回路60の出力信号ＳOUT1が
“1"から“0"へ、出力信号ＳOUT2が“0"から“1"へそれ
ぞれ状態を変える。この出力信号ＳOUT2の状態変化によ
り、電流スイッチ回路30では、PMOS31がオフし、NMOS32
がオンして、電圧／電流変換回路20によって変換された
電流ＩNが第１図中の矢印方向に流れ、コンデンサ40を
放電し、その端子電圧ＶAが下降する。

コンデンサ40の放電により端子電圧ＶAの下降が継続
し、これに追随してシフト電圧ＶBも下降して閾値ＶTH
より小さくなると、電圧検出回路51の出力である論理信
号ＳL1は“0"から“1"へ状態を変えるが、フリップフロ
ップ回路60の出力信号ＳOUT1,SOUT2は変化しない。さら
に、電流ＩNによるコンデンサ40の充電によって端子電
圧ＶAが最小値ＶAmin方向へ下降していき、その端子電
圧ＶAが電圧検出回路52のインバータ52aの閾値ＶTHより
小さくなると、電圧検出回路52の出力である論理信号Ｓ
L2は“1"から“0"へ状態を変え、フリップフロップ回路
60の出力信号ＳOUT1は“0"から“1"へ、出力信号ＳOUT2
は“1"から“0"へそれぞれ変化し、コンデンサ40の放電
動作が終了して充電動作へ切換えられる。

このようにして、入力電圧ＶINに応じた電流量の電流
ＩP,INによってコンデンサ40の充放電が周期的に行わ
れ、発振が継続する。この時、コンデンサ40の充電時間
T1と放電時間T2は、第１の電圧検出回路51の検出電圧を
決定するインバータ51aと第２の電圧検出回路52の検出
電圧を決定するインバータ52aとに同じものを使う条件
にて、それぞれ次式（４）、（５）で表わされる。

この（４）、（５）式から分かるように、充電時間T1
及び放電時間T2は、いずれもインバータ51a,52aの閾値
ＶTHに無関係となる。よって、電源電圧VDDの変動によ
るインバータ51a,52aの閾値ＶTHの変化は、充放電時
間、即ちこの電圧制御発振器の発振周期に影響を与えな
い。

本実施例では、次のような利点を有している。

（Ａ） 第１図の電圧制御発振器では、電圧シフト回路
70を設け、電圧検出回路51,52の検出電圧値となる基準
電圧、即ちインバータ51a,52aの閾値ＶTHを同値にした
ので、発振周波数の電源電圧VDDに対する依存性を除去
でき、電源電圧VDDの変動に影響されない安定な発振周
波数を有する電圧制御発振器を実現できる。

（Ｂ） 電圧シフト回路70は、ソースフォロアで構成し
ているので、電源電圧VDDの変動に対するシフト電圧ＶB
の変化量を小さく抑えることができる。

第７図は、本発明の第２の実施例を示す電圧制御発振
器の電圧シフト回路の回路図である。

この電圧シフト回路70aは、例えば第１図の電圧制御
発振器に電圧シフト回路70に代えて設けられるものであ
り、電源電圧VDDと接地電位GNDとの間に接続されるPMOS
71a及び72aを有している。ここで、PMOS71aのゲートに
はバイアス電圧が印加され、PMOS72aのゲートには端子
電圧ＶAが印加されて、PMOS71aのドレイン及びPMOS72a
のソース間の接続点を介してシフト電圧ＶBが出力され
る構成となっている。

この第２の実施例によっても、第１の実施例の場合と
ほぼ同様の作用、効果が得られる。

第８図は、本発明の第３の実施例を示す電圧制御発振
器の電圧シフト回路の回路図である。

この電圧シフト回路70bは、電圧シフト回路70のNMOS7
2を抵抗73に代えたものであり、例えば第１図の電圧制
御発振器に電圧シフト回路70に代えて設けられる。

この第３の実施例によっても、第１の実施例とほぼ同
様の作用、効果が得られる。

なお、本発明は、図示の実施例に限定されず、種々の
変形が可能である。その変形例としては、例えば次のよ
うなものが挙げられる。

（Ｉ） 上記第１、第２及び第３の実施例の電圧制御発
振器は、電圧／電流変換回路20、電流スイッチ回路30、
コンデンサ40、電圧検出回路50、フリップフロップ回路
60、及び電圧シフト回路70,70a,70b等の構成の変更が可
能である。

例えば電圧／電流変換回路20や、電圧検出回路51,52
は、コンパレータを用いる構成にしたりしてもよいし、
フリップフロップ回路60は、他の論理ゲートを用いたＲ
・Ｓフリップフロップで構成してもよいし、Ｒ・Ｓフリ
ップフロップ以外のフリップフロップで構成してもよ
い。電圧シフト回路70等は、所定の電圧シフト量Ｖ等が
得られる構成のものであれば、上記実施例の構成に限定
されるものではない。

（II） 上記実施例で説明した動作例は、一例を示した
ものであり、構成の変形等によって適宜変更が可能であ
る。

（III） 上記実施例では、その電圧制御発振器を例え
ばPLL回路に適用する場合について説明したが、本発明
の電圧制御発振器は、PLL回路以外にも種々の回路、装
置等に幅広く適用が可能である。

（発明の効果） 以上詳細に説明したように、第１及び第２の発明によ
れば、電圧シフト回路、及び第１、第２の電圧検出回路
を設けたので、電圧シフト回路によって、第１、第２の
電圧検出回路が同一の閾値ＶTHに基づきコンデンサの端
子電圧ＶAの検出を行える。これにより、発振出力であ
る出力信号が得られるが、第１、第２の電圧検出回路は
同一の閾値ＶTHを有する構成としたので、電源電圧の変
動による閾値ＶTHの変化があっても発振周期に影響を与
えず、発振周期が電源電圧の変動に依存しない効果が得
られる。従って、発振周波数の電源電圧変動に対する依
存性を除去でき、安定性に優れた電圧制御発振器を実現
できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す電圧制御発振器の
回路構成図、第２図は従来の電圧制御発振器の一構成例
を示す回路構成図、第３図は第２図中のインバータの回
路図、第４図は第２図の電圧制御発振器の動作波形図、
第５図は第２図の電圧制御発振器での電源電圧増大時の
動作波形図、第６図は第１図の電圧制御発振器の動作波
形図、第７図は本発明の第２の実施例を示す電圧制御発
振器の電圧シフト回路の回路図、第８図は本発明の第３
の実施例を示す電圧制御発振器の電圧シフト回路の回路
図である。 20……電圧／電流変換回路、30……電流スイッチ回路、
40……コンデンサ、50……電圧検出回路、51……第１の
電圧検出回路、52……第２の電圧検出回路、60……フリ
ップフロップ回路、70……電圧シフト回路、ＶIN……入
力電圧、ＩA,IB,IP,IN……電流、ＶA……端子電圧、ＶB
……シフト電圧、ＳL1,SL2……論理信号。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力電圧値をそれに応じた電流値に変換す
   る電圧／電流変換回路と、 出力信号に基づき切換え制御され、前記電圧／電流変換
   回路の出力電流を切換える電流スイッチ回路と、 前記電流スイッチ回路で切換えられる電流により充放電
   して端子電圧ＶAが三角波状に変化するコンデンサと、 前記コンデンサの端子電圧ＶAの振幅値以下の電圧シフ
   ト量ＶSだけ該端子電圧ＶAをシフトしてシフト電圧ＶB
   を出力する電圧シフト回路と、 前記端子電圧ＶAの一部のレベル及び前記シフト電圧ＶB
   の一部のレベルと同一レベルのコンデンサ充放電状態検
   出用の閾値電圧ＶTHを有し、該シフト電圧ＶBのレベル
   と該閾値電圧ＶTHのレベルとを比較し、相補的な第１及
   び第２の論理信号のうちの該比較結果に応じた該第１の
   論理信号を出力する第１の電圧検出回路と、 前記閾値電圧ＶTHを有し、前記端子電圧ＶAのレベルと
   該閾値電圧ＶTHのレベルとを比較して該比較結果に応じ
   た前記第２の論理信号を出力する第２の電圧検出回路
   と、 前記第１及び第２の論理信号に基づき、前記入力電圧値
   に応じた周波数を有する前記出力信号を出力するフリッ
   プフロップ回路とを、備えたことを特徴とする電圧制御
   発振器。
2. 【請求項２】シフト電圧ＶBは、コンデンサの端子電圧
   ＶAと電圧シフト量ＶSとの差の電圧値であり、 閾値電圧ＶTHは、前記シフト電圧ＶBの最大値をＶBma
   x、前記端子電圧ＶAの最小値をＶAminとすると、ＶBmax
   ≧ＶTH≧ＶAminの電圧値であり、 第１の電圧検出回路は、前記シフト電圧ＶBが前記最大
   値ＶBmax方向へ上昇して前記閾値電圧ＶTH以上になった
   ことを検出して第１の論理信号を出力し、 第２の電圧検出回路は、前記端子電圧ＶAが前記最小値
   ＶAmin方向へ下降して前記閾値電圧ＶTH以下になったこ
   とを検出して第２の論理信号を出力する構成にしたこと
   を特徴とする請求項１記載の電圧制御発振器。