KR20180065307A - 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 - Google Patents

저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 Download PDF

Info

Publication number
KR20180065307A
KR20180065307A KR1020160165946A KR20160165946A KR20180065307A KR 20180065307 A KR20180065307 A KR 20180065307A KR 1020160165946 A KR1020160165946 A KR 1020160165946A KR 20160165946 A KR20160165946 A KR 20160165946A KR 20180065307 A KR20180065307 A KR 20180065307A
Authority
KR
South Korea
Prior art keywords
analog
digital converter
digital
auxiliary
pass filter
Prior art date
Application number
KR1020160165946A
Other languages
English (en)
Other versions
KR101894902B1 (ko
Inventor
류승탁
강현욱
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020160165946A priority Critical patent/KR101894902B1/ko
Publication of KR20180065307A publication Critical patent/KR20180065307A/ko
Application granted granted Critical
Publication of KR101894902B1 publication Critical patent/KR101894902B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 목적은, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시킬 수 있도록 하는, 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치를 제공함에 있다.

Description

저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 {Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter}
본 발명은 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치에 관한 것으로, 보다 상세하게는 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시킬 수 있도록 하는 장치에 관한 것이다.
아날로그-디지털 변환기(Analog-to-Digital Converter, ADC)는 연속적인 변화량 형태로 된 아날로그 신호를 이산적으로 부호화된 디지털 신호로 변환시키는 장치로서, 변환 방법이나 변환하고자 하는 디지털 신호의 형식 등에 따라 다양한 종류가 있다. 기본적으로 아날로그-디지털 변환기는 일정한 간격으로 아날로그 신호를 샘플링하고, 샘플링된 아날로그 수치를 사용 시스템에 적합하게 디지털화하는 동작을 수행할 수 있도록 이루어진다.
실제 다양한 시스템에 사용되는 아날로그-디지털 변환기에 있어서, 변환속도를 높이고자 하는 필요성은 언제나 높다. 단일 개의 아날로그-디지털 변환기에 있어서, 샘플링 속도를 높이기 위해서는 기기 자체의 성능을 높이는 수밖에 없으나, 이는 경제성 등의 측면에서 불리할뿐더러 성능 향상에도 한계가 있다. 이에 복수 개의 아날로그-디지털 변환기들을 적절히 구조화하여 사용함으로써, 다소 낮은 성능을 가진 변환기들로도 높은 변환속도를 낼 수 있도록 하는 구조가 개발되어 널리 사용되어 왔다. 이러한 대표적인 구조가 바로 시간-인터리빙(time interleaving) 구조이다.
도 1은 시간-인터리빙 구조의 아날로그-디지털 변환장치를 도시하고 있다. 도 1(A)에 도시된 바와 같이 시간-인터리빙 구조의 아날로그-디지털 변환장치는, 기본적으로 복수 개의 서브 아날로그-디지털 변환기('sub-ADC'로 표시됨)들이 병렬로 연결된 형태로 이루어진다. 각각의 서브 아날로그-디지털 변환기는 비교적 낮은 변환속도를 가지고 있으나, 각각의 서브 아날로그-디지털 변환기의 출력이 서로 인터리빙되도록 함으로써(즉 각각의 출력이 시간차를 두고 나타남으로써 결과적으로 각 출력신호들 사이에 다른 출력신호들이 서로 끼워지는 형태로 배치되게 함으로써), 전체적으로는 결국 높은 변환속도를 가지는 아날로그-디지털 변환장치로서 동작될 수 있게 된다. 참고적으로, 한국공개특허 제2012-0066307호("시간-인터리빙 방식의 펄스신호 복원장치", 2012.06.22) 등 다양한 문헌에 시간-인터리빙 방식 자체 및 그 원리 등에 대한 설명이 널리 공지되어 있다.
그런데, 이와 같은 시간-인터리빙 구조의 아날로그-디지털 변환장치에 있어서, 각각의 서브 아날로그-디지털 변환기 출력 간에 옵셋이 서로 맞지 않거나(offset mismatch), 샘플링이 서로 맞지 않거나(sampling mismatch), 게인이 서로 맞지 않거나(gain mismatch) 하는 등의 문제들이 있어 왔다. 이를 해결하기 위하여, 시간-인터리빙 구조의 아날로그-디지털 변환장치에는 일반적으로, 도 1(B)에 도시된 바와 같이 보조 아날로그-디지털 변환기('AUX-ADC'로 표시됨) 및 교정엔진('Calibration Engine'으로 표시됨)이 더 구비되도록 하는 해결책이 사용되어 왔다. 즉 상기 교정엔진은, 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 삼아, 나머지 서브 아날로그-디지털 변환기들의 출력신호들을 보정한다.
이상적으로는 상기 아날로그-디지털 변환장치가 최초 동작을 시작하기 전에 한 번 이러한 보정을 수행하면 충분할 것이며, 이러한 취지로 동작 전 한 번만 보정을 수행하는 방식을 포어그라운드(foreground) 방식이라고 한다. 그러나 실제로는 출력, 전압, 온도 등의 변화 등과 같은 다양한 변동 요인으로 인하여, 동작 중에도 계속 보정이 이루어져야 할 필요가 있으며, 이처럼 상기 아날로그-디지털 변환장치가 동작하는 중에 계속 보정하는 방식을 백그라운드(background) 방식이라고 한다.
그런데 이러한 백그라운드 방식의 보정이 이루어지는 과정에서, 상기 보조 아날로그-디지털 변환기의 동작 자체가 에러 요인이 되어 입력요동(input fluctuation)이 발생하고, 이에 따라 결과적으로 아날로그-디지털 변환장치의 성능이 저하되는 문제가 있었다.
1. 한국공개특허 제2012-0066307호("시간-인터리빙 방식의 펄스신호 복원장치", 2012.06.22)
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시킬 수 있도록 하는, 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치는, 아날로그 형태로 된 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하며, 서로 병렬로 연결되는 복수 개의 서브 아날로그-디지털 변환기들; 상기 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하며, 상기 서브 아날로그-디지털 변환기들과 병렬로 연결되는 보조 아날로그-디지털 변환기; 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 상기 서브 아날로그-디지털 변환기들의 출력신호 간 어긋남을 보정하는 교정엔진; 을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 구비되되, 상기 입력신호가 전달되는 입력단 및 상기 보조 아날로그-디지털 변환기 사이에 구비되는 저항; 일단이 상기 저항 및 상기 보조 아날로그-디지털 변환기 사이에 연결되며 타단이 접지되는 캐패시터; 를 포함하여 이루어지는 저역필터를 포함하여 이루어질 수 있다.
이 때 상기 저역필터는, 적어도 하나 이상이 구비될 수 있다.
또한 이 때 상기 저역필터는, 복수 개가 구비되는 경우 서로 직렬로 연결되는 형태로 구비될 수 있다.
본 발명에 의하면, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 있어서, 이러한 변환장치의 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시켜 주는 큰 효과가 있다. 보다 구체적으로 설명하자면, 아날로그 형태로 된 입력(input)을 디지털 형태로 변환하는 아날로그-디지털 변환장치에 있어서, 교정을 위해 동작하는 보조 아날로그-디지털 변환기와 변환을 위해 동작하는 서브 아날로그-디지털 변환기 중 어느 하나의 샘플링 타이밍이 겹치는 경우 입력(input)에 의도치 않은 요동(fluctuation) 및 링잉(ringing)이 유발되며, 이 입력요동이 결국 상기 서브 아날로그-디지털 변환기에서 에러로 작용하는 문제가 있었다. 그러나 본 발명에 의하면 상기 보조 아날로그-디지털 변환기의 입력단에 저역필터를 더 구비하여 줌으로써, 샘플링을 위해 입력과 연결될 때 급격히 변동하는 전류 크기를 완화시킬 수 있으며, 결과적으로 상술한 바와 같은 입력요동을 크게 완화하는 큰 효과가 있는 것이다. 나아가 이처럼 보조 아날로그-디지털 변환기에서 발생되는 입력요동에 의하여 발생되는 에러를 완화시킴으로써, 궁극적으로는 상기 아날로그-디지털 변환장치 자체의 성능을 크게 개선하는 효과가 있다.
도 1은 시간-인터리빙 구조의 아날로그-디지털 변환장치의 개략적인 구성도.
도 2는 종래의 보조 아날로그-디지털 변환기로 인한 입력요동 발생을 나타내는 시간 다이어그램.
도 3은 본 발명에 따른 입력요동 완화를 나타내는 시간 다이어그램.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치를 첨부된 도면을 참고하여 상세하게 설명한다.
본 발명의 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치는, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시키는 장치이다. 즉 본 발명의 입력요동 완화장치는 기본적으로 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 구비되는 것이라는 점이 전제된다. 이러한 관점에서, 먼저 시간-인터리빙 구조로 된 아날로그-디지털 변환장치의 구체적인 구성을 먼저 설명한다. 상기 아날로그-디지털 변환장치는, 도 1, 2 등에 도시된 바와 같이, 기본적으로 복수 개의 서브 아날로그-디지털 변환기들, 보조 아날로그-디지털 변환기, 교정엔진을 포함하여 이루어진다.
상기 서브 아날로그-디지털 변환기는, 실질적인 아날로그-디지털 변환을 수행하는 부품으로서, 즉 아날로그 형태로 된 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하는 동작을 수행한다. 이 때 복수 개의 서브 아날로그-디지털 변환기는 서로 병렬로 연결되어 각각의 출력신호가 시간에 따라 인터리빙되도록 이루어진다. 이에 따라 상기 서브 아날로그-디지털 변환기 하나하나의 변환속도는 상대적으로 낮다 하더라도, 이들이 연결되어 이루어지는 상기 아날로그-디지털 변환장치 자체의 변환속도를 훨씬 높일 수 있다.
상기 보조 아날로그-디지털 변환기는, 상기 서브 아날로그-디지털 변환기들과 병렬로 연결되어, 상기 서브 아날로그-디지털 변환기들의 교정을 위한 기준으로서 작용한다. 상기 보조 아날로그-디지털 변환기도 물론 상기 서브 아날로그-디지털 변환기들과 동일한 상기 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하는 동작은 동일하게 수행하되, 디지털 변환 동작 자체가 목적이 아니라 이렇게 해서 나온 출력신호를 기준신호로 삼기 위한 것인바, 다른 상기 서브 아날로그-디지털 변환기들과는 역할이 다르다.
상기 교정엔진은, 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 상기 서브 아날로그-디지털 변환기들의 출력신호 간 어긋남을 보정한다. 앞서도 설명한 바와 같이, 상기 서브 아날로그-디지털 변환기들의 출력신호들이 이상적으로는 시간적으로 완벽하게 인터리빙되어야 하겠으나, 실제로는 다양한 원인으로 인하여 출력신호들 간에 옵셋, 샘플링 타이밍, 게인 등에 있어 어긋남(mismatch)이 발생한다. 이러한 문제를 해소하기 위하여 상기 교정엔진은, 상기 보조 아날로그-디지털 변환기의 출력신호를 기준신호로 잡아, 나머지 출력신호들을 교정하여 이러한 어긋남을 보정하는 동작을 하는 것이다.
이와 같이 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 있어서, 상기 보조 아날로그-디지털 변환기와 복수 개의 상기 서브 아날로그-디지털 변환기 중 어느 하나가 동일한 타이밍에 샘플링을 하게 되는 경우가 발생한다. 이상적인 경우라면 상관이 없겠으나, 실제로는 회로의 하드웨어적 구현에 있어 연결 배선(bond wire)으로 인한 인덕턴스가 존재하며, 따라서 상기 보조 아날로그-디지털 변환기가 샘플링을 시작하면서 입력에 의도치 않은 요동(fluctuation) 및 링잉(rinling)을 유발하는 문제가 있었다.
도 2는 바로 이러한 종래의 보조 아날로그-디지털 변환기로 인한 입력요동 발생을 나타내는 시간 다이어그램을 도시한 것이다. 도 2의 예시에서, 상기 보조 아날로그-디지털 변환기는 제1서브 아날로그-디지털 변환기와 동일한 타이밍으로 샘플링하도록 이루어져 있다. 이 때, 도 2의 최하단에 확대 도시된 그래프에 명시적으로 나타나는 바와 같이, 신호 시작 지점에서 매우 심한 입력요동이 발생되는 것을 알 수 있다.
상술한 바와 같이 상기 보조 아날로그-디지털 변환기의 동작으로 인해 발생되는 이러한 에러의 근본적인 원인은 하드웨어 구성 중 연결 배선(bond wire)으로 인하여 형성되는 인덕턴스이다. 본 발명에서는 이러한 에러 원인을 완화하기 위하여, 도 3의 상측에 도시된 바와 같이 상기 보조 아날로그-디지털 변환기의 전단에 저역필터(low pass filter)를 구비시킨다. 보다 구체적으로는, 상기 저역필터는, 상기 입력신호가 전달되는 입력단 및 상기 보조 아날로그-디지털 변환기 사이에 구비되는 저항과, 일단이 상기 저항 및 상기 보조 아날로그-디지털 변환기 사이에 연결되며 타단이 접지되는 캐패시터를 포함하여 이루어진다.
도 3은 본 발명에 따른 입력요동 완화를 나타내는 시간 다이어그램을 도시하고 있다. 도 3의 최하단에 확대 도시된 그래프에서, 'Vin with input fluctuation'이라고 표시된 그래프는 도 2의 최하단 그래프로 동일한 그래프로서, 즉 입력요동이 완화되지 않은 종래 상태의 그래프이다. 한편 도 3 상단의 회로도에 도시되어 있는 바와 같이 상기 보조 아날로그-디지털 변환기의 전단에 상기 저역필터를 구비하는 경우, 도 3의 최하단에 확대 도시된 그래프에서 'Vin with LPF'라고 표시된 그래프와 같은 결과가 나타난다. 즉 상기 보조 아날로그-디지털 변환기의 전단에 상기 저역필터를 구비하면, 입력요동을 매우 효과적으로 완화시킬 수 있음을 도 3 그래프로부터 직관적으로 확인할 수 있다.
본 발명에서와 같이 상기 보조 아날로그-디지털 변환기의 전단에 상기 저역필터가 구비되면, 상기 보조 아날로그-디지털 변환기가 샘플링을 위해 입력단과 연결될 때 급격히 변동하는 전류의 크기를 훨씬 완화시켜 줄 수 있다. 이와 함께 연결 배선으로 인하여 형성되는 인덕턴스와 함께 입력요동의 원인이 훨씬 억제되며, 따라서 도 3의 결과 그래프로 확인되는 바와 같이, 상기 보조 아날로그-디지털 변환기가 동작할 때마다 발생되는 에러의 크기를 훨씬 저감할 수 있는 것이다. 물론 이에 따라 궁극적으로는, 상기 아날로그-디지털 변환장치의 성능을 훨씬 개선시킬 수 있게 된다.
도 3에서는 상기 보조 아날로그-디지털 변환기의 전단에 2개의 저역필터가 직렬 연결된 형태로 구비되는 예시가 도시되었으나, 물론 이로써 본 발명이 한정되는 것은 아니다. 즉 상기 저역필터는 적어도 하나 이상이 구비될 수 있는 것으로, 즉 단일 개가 구비될 수도 있고, 완화 성능을 향상시키기 위해 도 3의 예시에서와 같이 복수 개가 구비될 수도 있다. 또한 역시 도 3의 예시에서와 같이, 상기 저역필터가 복수 개 구비되는 경우, 이들은 서로 직렬로 연결되는 형태로 구비되도록 할 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.

Claims (3)

  1. 아날로그 형태로 된 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하되, 서로 병렬로 연결되어 각각의 출력신호가 시간에 따라 인터리빙되도록 이루어지는 복수 개의 서브 아날로그-디지털 변환기들; 상기 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하며, 상기 서브 아날로그-디지털 변환기들과 병렬로 연결되는 보조 아날로그-디지털 변환기; 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 상기 서브 아날로그-디지털 변환기들의 출력신호 간 어긋남을 보정하는 교정엔진; 을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 구비되되,
    상기 입력신호가 전달되는 입력단 및 상기 보조 아날로그-디지털 변환기 사이에 구비되는 저항; 일단이 상기 저항 및 상기 보조 아날로그-디지털 변환기 사이에 연결되며 타단이 접지되는 캐패시터; 를 포함하여 이루어지는 저역필터를 포함하여 이루어지는 것을 특징으로 하는 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치.
  2. 제 1항에 있어서, 상기 저역필터는,
    적어도 하나 이상이 구비되는 것을 특징으로 하는 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치.
  3. 제 2항에 있어서, 상기 저역필터는,
    복수 개가 구비되는 경우 서로 직렬로 연결되는 형태로 구비되는 것을 특징으로 하는 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치.
KR1020160165946A 2016-12-07 2016-12-07 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 KR101894902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160165946A KR101894902B1 (ko) 2016-12-07 2016-12-07 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160165946A KR101894902B1 (ko) 2016-12-07 2016-12-07 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치

Publications (2)

Publication Number Publication Date
KR20180065307A true KR20180065307A (ko) 2018-06-18
KR101894902B1 KR101894902B1 (ko) 2018-09-04

Family

ID=62765604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165946A KR101894902B1 (ko) 2016-12-07 2016-12-07 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치

Country Status (1)

Country Link
KR (1) KR101894902B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138946A (ko) * 2018-06-07 2019-12-17 휴먼코스메틱 주식회사 블루베리 잎 추출물을 포함하는 주름 개선용 조성물
WO2024117779A1 (ko) * 2022-11-30 2024-06-06 삼성전자 주식회사 캘리브레이션 기능을 수행하는 전류 구동 디지털 아날로그 컨버터 장치 및 그 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085891A (ko) 2020-12-15 2022-06-23 삼성전자주식회사 아날로그 디지털 컨버터

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001099875A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Works Ltd アナログ入力検出回路及び電圧検出レベル判定方法
JP2005252326A (ja) * 2004-03-01 2005-09-15 Kawasaki Microelectronics Kk パイプライン型ａ／ｄ変換器
JP2008131298A (ja) * 2006-11-20 2008-06-05 Fyuutorekku:Kk アナログ／ディジタル変換装置及びアナログ／ディジタル変換補正方法
KR20090007291A (ko) * 2006-02-17 2009-01-16 시콘 세미컨덕터 아베 타임 인터리브 아날로그 디지털 변환기
US20120066307A1 (en) 1995-02-16 2012-03-15 Global Technologies, Inc. Intelligent switching system for voice and data
KR20130124140A (ko) * 2012-05-03 2013-11-13 서강대학교산학협력단 케이블에 의한 신호 왜곡을 개선하는 아날로그 신호 보정 회로
JP2016192612A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置及びアナログデジタル変換回路のキャリブレーション方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120066307A1 (en) 1995-02-16 2012-03-15 Global Technologies, Inc. Intelligent switching system for voice and data
JP2001099875A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Works Ltd アナログ入力検出回路及び電圧検出レベル判定方法
JP2005252326A (ja) * 2004-03-01 2005-09-15 Kawasaki Microelectronics Kk パイプライン型ａ／ｄ変換器
KR20090007291A (ko) * 2006-02-17 2009-01-16 시콘 세미컨덕터 아베 타임 인터리브 아날로그 디지털 변환기
JP2008131298A (ja) * 2006-11-20 2008-06-05 Fyuutorekku:Kk アナログ／ディジタル変換装置及びアナログ／ディジタル変換補正方法
KR20130124140A (ko) * 2012-05-03 2013-11-13 서강대학교산학협력단 케이블에 의한 신호 왜곡을 개선하는 아날로그 신호 보정 회로
JP2016192612A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置及びアナログデジタル変換回路のキャリブレーション方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138946A (ko) * 2018-06-07 2019-12-17 휴먼코스메틱 주식회사 블루베리 잎 추출물을 포함하는 주름 개선용 조성물
WO2024117779A1 (ko) * 2022-11-30 2024-06-06 삼성전자 주식회사 캘리브레이션 기능을 수행하는 전류 구동 디지털 아날로그 컨버터 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR101894902B1 (ko) 2018-09-04

Similar Documents

Publication Publication Date Title
US7719452B2 (en) Pipelined converter systems with enhanced linearity
CN106685424B (zh) 用于模数转换器的微处理器辅助校准
KR101838298B1 (ko) 타임­인터리빙된 아날로그­디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법
US10833693B2 (en) Time-interleaved analog-to-digital converter system
KR101894902B1 (ko) 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치
US7221299B2 (en) Method and apparatus for an ADC circuit with wider input signal swing
US10461764B1 (en) System and method for interleaved digital-to-analog converter (DAC) calibration
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
US8248289B2 (en) Power and area efficient interleaved ADC
US7602324B1 (en) A/D converter and method for converting analog signals into digital signals
US8952836B2 (en) Pipeline analog-to-digital converter
US8542143B1 (en) Pipelined ADC stage filters
EP1182781B1 (en) Multistage converter employing digital dither
JP2016531532A (ja) パイプライン型逐次近似アナログ／デジタル変換器
CN109861690B (zh) 输出反馈时钟占空比调节装置、方法及系统
GB2543786A (en) Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
US8754797B2 (en) Asynchronous analog-to-digital converter having rate control
WO2011039859A1 (ja) アナログデジタル変換器およびそれを用いた半導体集積回路装置
Iroaga et al. A background correction technique for timing errors in time-interleaved analog-to-digital converters
Zhang et al. A 14-bit 200-MS/s time-interleaved ADC with sample-time error calibration
JP5535166B2 (ja) アナログデジタル変換装置及び信号処理システム
EP2590330B1 (en) Analog-to-digital converter
El-Sankary et al. A digital blind background capacitor mismatch calibration technique for pipelined ADC
Ghanem et al. A background extraction technique for bandwidth mismatch error in a two-channel time-interleaved ADC
JP2015091114A (ja) アナログ・デジタル変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant