JP4064303B2 - センスコンパレータ回路とそのオフセット補償方法 - Google Patents
センスコンパレータ回路とそのオフセット補償方法 Download PDFInfo
- Publication number
- JP4064303B2 JP4064303B2 JP2003162263A JP2003162263A JP4064303B2 JP 4064303 B2 JP4064303 B2 JP 4064303B2 JP 2003162263 A JP2003162263 A JP 2003162263A JP 2003162263 A JP2003162263 A JP 2003162263A JP 4064303 B2 JP4064303 B2 JP 4064303B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- sense comparator
- switch
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Measurement Of Current Or Voltage (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の属する技術分野】
本発明は、磁気センサ回路等の出力信号の信号処理に使用されるセンスコンパレータのオフセットを補償するための技術に関するものである。
【0002】
【従来の技術】
ホール素子から得られる検出信号にはホール素子特有のオフセット電圧成分が含まれることが知られている。このため、ホール素子を使用する磁気センサ回路では、ホール素子の励磁方向を違えて少なくとも2回の測定を実行し、各測定で得られた検出信号の差(あるいは和)を取ることにより、オフセット成分を除去した検出信号を得るように構成している。
このような磁気センサ回路の従来の一例として、図5に示すような構成を持つセンサ回路が存在した。
【0003】
図5において、2はホール素子であり、その表面に設けられた第1の端子2aはトランスファーゲート(以下、ゲートと省略する)T11を介して高電位側の電源端子1aに接続され、第1の端子2aと対を成す第3の端子2cはゲートT12を介して低電位側の電源端子1bに接続される。また、ホール素子2の表面に設けられた第2の端子2bはゲートT21を介して高電位側の電源端子1aに接続され、第2の端子2bと対を成す第4の端子2dはゲートT22を介して低電位側の電源端子1bに接続される。更に、第1の端子2aと第2の端子2bは、それぞれゲートT13、T23を介してエラーアンプEA1の非反転入力端子(+)に接続され、第3の端子2cと第4の端子2dは、それぞれゲートT14、T24を介してエラーアンプEA2の非反転入力端子(+)に接続される。
【0004】
2つのエラーアンプEA1とEA2の各反転入力端子(−)間には抵抗R1とR2が直列に接続され、抵抗R1とR2の接続点には基準電圧源Vrefが接続される。エラーアンプEA1の反転入力端子(−)と出力端子の間には帰還抵抗R3が接続され、エラーアンプEA2の反転入力端子(−)と出力端子の間には帰還抵抗R4が接続される。エラーアンプEA1の出力端子はコンデンサC1を介してセンスコンパレータSCOMPの非反転入力端子(+)に接続され、エラーアンプEA2の出力端子はセンスコンパレータSCOMPの反転入力端子(−)に接続される。センスコンパレータSCOMPの反転、非反転入力端子間にはゲートT15が接続される。
【0005】
これら各ゲートT11〜T15、T21〜T24、抵抗R1〜R4、エラーアンプEA1、EA2、基準電圧源VrefおよびコンデンサC1は、ホール素子2のオフセット補償回路3を構成しており、このオフセット補償回路3の各ゲートT11〜T15、T21〜T24を駆動制御するために制御回路4が設けられている。
ここで、センスコンパレータSCOMPは、反転、非反転の各入力端子に供給された電圧の差を検出し、その電圧の差(以下では電圧差と呼ぶこともある)の大きさと内部基準電圧を比較し、デジタル形式の出力信号を生成するものとする。図6は、このセンスコンパレータSCOMPの機能を等価回路で表したものである。
【0006】
このような構成を持つ磁気センサ回路は特許文献1などで公知になっており、その概略の動作は以下のようになっている。
制御回路4から供給される信号S1がハイレベルになるとオフセット補償回路3内の十番代の各ゲートT11〜T15がオン状態となる。(なお、二十番代の各ゲートT21〜T24はオフ状態とする。)すると、ホール素子2の端子2a、2c間に励磁電流が流れ、端子2b、2d間には外部磁束と励磁電流に応じたホール効果電圧Vh が励起される。エラーアンプEA1とEA2は、それぞれゲートT13、T14を介して端子2b、2d間に生じた電圧を検出し、信号を出力する。この時、ゲートT15がオン状態であることにより、コンデンサC1は次の電圧値(VC1)になるよう充電される。
【0007】
VC1=V1(S1) −V2(S1) =Vh +VhOF +VE1OF−VE2OF
だだし、V1(S1)は信号S1がハイレベルである時のエラーアンプEA1の出力信号の電圧値、V2(S1)は同時点でのエラーアンプEA2の出力信号の電圧値、VhOF はホール素子2が持つオフセットの電圧値、VE1OFとVE2OFはそれぞれエラーアンプEA1とEA2が持つオフセットの電圧値である。なお、式の簡略化のため、回路中のエラーアンプEA1、EA2の各ゲインは1としてある。
【0008】
コンデンサC1がこのような電圧値に充電された後、制御回路4から供給される信号S1がローレベルに切り替り、代わりに信号S2がハイレベルとなると、オフセット補償回路3内の十番代の各ゲートT11〜T15はオフ状態、二十番代の各ゲートT21〜T24はオン状態となる。すると今度は、ホール素子2の端子2b、2d間に励磁電流が流れ、端子2a、2c間にはホール効果電圧Vh が励起される。エラーアンプEA1とEA2は、それぞれゲートT23、T24を介して端子2a、2c間に生じた電圧を検出し、信号を出力する。
【0009】
この時、ゲートT15がオフ状態であることにより、コンデンサC1はエラーアンプEA1の出力端子と後段のセンスコンパレータSCOMPの非反転入力端子(+)との間に直列に接続された状態となる。このため、センスコンパレータSCOMPの非反転入力端子(+)と反転入力端子(−)に供給される電圧差の絶対値|VDIF |は次のようになる。
|VDIF |=|V1(S2) −VC1−V2(S2) |
だだし、V1(S2) は信号S2がハイレベルである時のエラーアンプEA1の出力信号の電圧値、V2(S2)は同時点でのエラーアンプEA2の出力信号の電圧値である。
【0010】
同じ電源から同量の励磁電流の供給を受けるため、外部磁束が変化しない限り、信号S1がハイレベルの時も信号S2がハイレベルの時もホール素子2に励起されるホール効果電圧Vh の絶対値は同じになる。ただし、励磁電流の流れる方向が90°変化することにより、信号S1がハイレベルの時と信号S2がハイレベルの時では式中のホール効果電圧Vh の極性は逆になる。一方、ホール素子2、エラーアンプEA1、EA2が持つオフセットの電圧値は一定で、極性も常に同じであるので、先に示す電圧差の絶対値|VDIF |は次のように展開される。
【0011】
この展開式から分かるように、図5の磁気センサ回路は、信号S2がハイレベルである時にセンスコンパレータSCOMPの各入力端子に供給される電圧の差(電圧差VDIF )を検出することで、ホール素子2のオフセットだけでなく、エラーアンプEA1、EA2のオフセットもが同時に除去(補償)され、ホール効果電圧Vh 成分のみとなった信号が得られる。そして最終的には、センスコンパレータSCOMPの内部において電圧差VDIF を内部基準電圧と比較し、デジタル形式の信号を出力するようになっている。
【0012】
【特許文献1】
特開2001−337147号公報
【0013】
【発明が解決しようとする課題】
図5のセンサ回路は、ホール素子2のオフセットだけでなく、エラーアンプEA1、EA2のオフセットも同時に補償されるため、精度の高い磁気検出が可能である。しかし、センスコンパレータSCOMP自体にもオフセットが存在するため、適切なオフセット補償を行わなければ、最終的にセンスコンパレータSCOMPのオフセット成分が検出信号中に残留する可能性が有る。
そこで本発明は、センスコンパレータが持つオフセットを適切に補償でき、磁気センサ回路等の出力信号の信号処理用として好適なセンスコンパレータ回路と、そのオフセット補償方法を提供することを目的とした。
【0014】
【課題を解決するための手段】
上記課題を解決するための本発明は、前段に設けられた信号源から供給される2つの入力信号の電圧差を検出し、その電圧差を内部基準電圧と比較してハイあるいはローの二値の信号を出力するセンスコンパレータに対し、 センスコンパレータの2つの入力端子間に接続された第1のスイッチと、 センスコンパレータの2つの入力端子間に接続されたコンデンサと第2のスイッチの直列回路と、コンデンサに充電電流を流すための定電流源および電源と、 コンデンサを第1の方向に充電するためにコンデンサの一端と定電流源の間に設けられた第3のスイッチと、 コンデンサを第1の方向に充電するためにコンデンサの他端と電源の間に設けられた第3のスイッチと連動する第4のスイッチと、 コンデンサを第2の方向に充電するためにコンデンサの他端と定電流源の間に設けられた第5のスイッチと、 コンデンサを第2の方向に充電するためにコンデンサの一端と電源の間に設けられた第5のスイッチと連動する第6のスイッチと、 第1から第6の各スイッチの動作を制御するための制御回路と、 を追加して設けることを特徴としている。
【0015】
そして、第1のスイッチをオンすることによってセンスコンパレータの入力端子間を短絡し、この時に現れるセンスコンパレータの出力信号からオフセットの極性を検知する第1の動作段階と、 第2のスイッチをオンすることによってコンデンサがセンスコンパレータの2つの入力端子間に接続された状態になるよう回路構成を切り替えると共に、第1と第2のスイッチを介して該コンデンサを放電させる第2の動作段階と、 第1のスイッチをオフすることによってセンスコンパレータの入力端子間の短絡状態を解除すると共に、連動する第3と第4のスイッチの組みあるいは連動する第5と第6のスイッチの組みの一方をオンすることにより、コンデンサをセンスコンパレータのオフセットの極性に応じた方向に充電する第3の動作段階と、 センスコンパレータの出力信号の状態が変化したことを検知した時、先の段階でオンした第3と第4のスイッチの組みあるいは第5と第6のスイッチの組みをオフし、コンデンサの充電を停止させる第4の動作段階と、 第2のスイッチをオフすることによってコンデンサがセンスコンパレータの他方の入力端子と前段の信号源の間に直列接続された状態となるように回路構成を切り替える第5の動作段階とを実行することを特徴としている。
【0016】
【発明の実施の形態】
センスコンパレータの反転、非反転の2つの入力端子間に第1のスイッチを接続し、同入力端子間にコンデンサと第2のスイッチの直列回路とを接続する。定電流源および電源を設けた上で、コンデンサの一端と定電流源の間に第3のスイッチを接続し、コンデンサの他端と電源の間に第3のスイッチと連動する第4のスイッチを接続する。また、コンデンサの他端と定電流源の間に第5のスイッチを接続し、コンデンサの一端と電源の間に第5のスイッチと連動する第6のスイッチを接続する。センスコンパレータの非反転入力端子と前段の信号源との間には第7のスイッチを接続し、センスコンパレータの反転入力端子と前段の信号源との間に前記コンデンサと直列回路を成すように第8のスイッチを接続する。
【0017】
そして、第1から第8の各スイッチの動作を制御するための制御回路を設けると共に、センスコンパレータの出力信号と所定の基準電圧を比較し、その比較結果の信号を制御回路に供給する比較器と設ける。
これら、センスコンパレータ、第1から第8のスイッチ、コンデンサ、定電流源、電源、制御回路および比較器により、オフセット対策を施したセンスコンパレータ回路を構成する。そして、制御回路から各ゲートに逐次、信号を供給し、センスコンパレータ回路を次のように動作させる。
【0018】
第7と第8のスイッチをオフしてセンスコンパレータ回路を前段の信号源と切り離した後に、第1のスイッチをオンしてセンスコンパレータの入力端子間を短絡する。そして、この時に現れるセンスコンパレータの出力信号からオフセットの極性方向を比較器によって検知する。(第1の動作段階)
第2のスイッチをオンしてコンデンサがセンスコンパレータの2つの入力端子間に接続された状態になるように回路構成を切り替え、この時、同時に、第1と第2のスイッチを介してコンデンサを放電させる。(第2の動作段階)
第1のスイッチをオフしてセンスコンパレータの入力端子間の短絡状態を解除した後、連動する第3と第4のスイッチの組み、あるいは連動する第5と第6のスイッチの組みのいずれかをオンし、コンデンサをセンスコンパレータのオフセットの極性方向に応じた所定方向に充電する。(第3の動作段階)
【0019】
比較器によってセンスコンパレータの出力信号の状態変化が検知された時、先にオンされた第3と第4のスイッチの組み、あるいは第5と第6のスイッチの組みをオフに転換し、オフセットに相当する電圧まで充電されたコンデンサの充電を停止させる。(第4の動作段階)
第2のスイッチをオフしてコンデンサがセンスコンパレータの入力端子と前段の信号源の間に直列に配置された状態となるように回路構成を切り替え、最後に第7と第8のスイッチをオンしてセンスコンパレータ回路と前段の信号源を接続する。(第5の動作段階)
【0020】
【実施例】
磁気センサ回路等のオフセット補償動作が有る回路の出力信号の信号処理に適した、本発明によるセンスコンパレータ回路の実施例の回路図を図1に示した。図1において、センスコンパレータSCOMPは従来と同じである。このセンスコンパレータSCOMPの非反転入力端子(+)と反転入力端子(−)との間にゲートT41を接続し、同入力端子間にコンデンサC2とゲートT51の直列回路を接続する。定電流源CSと電源Vccを設ける。コンデンサC2の一端(センスコンパレータSCOMP側)と定電流源CSの間にゲートT61を接続し、コンデンサC2の他端(ゲートT51側)と電源Vccの間にゲートT62を接続する。また、コンデンサC2の他端と定電流源CSの間にゲートT71を接続し、コンデンサCSの一端と電源Vccの間にゲートT72を接続する。
【0021】
センスコンパレータSCOMPの非反転入力端子(+)と前段の信号源との間にはゲートT31を接続し、センスコンパレータSCOMPの反転入力端子(−)と前段の信号源との間に前記コンデンサC2とそれが直列回路を成すようにT32を接続する。これら各ゲートT31〜T72とコンデンサC2と電源Vccと定電流源CSにより、センスコンパレータSCOMPのオフセット対策のためのオフセット補償回路13が構成されている。
そして、オフセット補償回路13中の各ゲートT31〜T72の動作を制御するための制御回路14を設けると共に、センスコンパレータSCOMPの出力信号と基準電圧源12から供給されるセンター基準電圧とを比較し、その比較結果を示す信号を制御回路14に供給する比較器11と設ける。
【0022】
このような構成としたセンスコンパレータ回路のオフセット補償動作の概略を図2の原理回路図と図3のタイミングチャートを使って説明する。
センスコンパレータSCOMPのオフセットの極性方向が、反転入力端子側を高くするように生じているか、非反転入力端子側を高くするように生じているかは製品によって異なる。そこで先ず、制御回路14aからオフセット補償回路14aにハイレベルの信号S4を供給し、これによりゲートT41をオンし、センスコンパレータSCOMPの非反転(+)、反転(−)の各入力端子間を短絡する。そして、この時のセンスコンパレータSCOMPの出力信号の電圧VDSを比較器11において基準電圧源12のセンター基準電圧VCRと比較し、オフセットの極性方向を確認する。
【0023】
例えば、ゲートT41をオンした時にセンスコンパレータSCOMPの出力信号(電圧VDS)がローレベルであった場合、制御回路14aは信号S4をローレベルにしてゲートT41をオフした後、ゲートT61、T62をオンするようにハイレベルの信号S6を供給する。するとコンデンサC2は非反転入力端子(+)に接続される側の端子を高電位とするように充電され、その端子間電圧VC2は正方向に増加していく。所定時間の経過後、端子間電圧VC2がセンスコンパレータSCOMPのオフセットに対応した電圧値(VSCOF)に達すると、その直後にセンスコンパレータSCOMPの出力信号はハイレベルに転換することになる。
【0024】
センスコンパレータSCOMPの出力信号のローレベルからハイレベルへの転換は、比較器11から制御回路14aに供給される信号の状態変化を引き起こす。この比較器11から供給される信号の状態変化を検知した制御回路14aは信号S6をローレベルにし、ゲートT61、T62をオフする。この時、コンデンサC2にはセンスコンパレータSCOMPのオフセットに対応した電圧が保持されていることになる。そこで、センスコンパレータSCOMPの一方の入力端子には前段の信号源から直接に信号を供給し、他方の入力端子には前段の信号源からコンデンサC2を介して信号を供給すれば、オフセット補償がなされた出力信号が得られることになる。
【0025】
逆に、ゲートT41をオンした時にセンスコンパレータSCOMPの出力信号がハイレベルであった場合、制御回路14aは信号S4をローレベルにしてゲートT41をオフした後、ゲートT71、T72をオンするようにハイレベルの信号S7を供給する。するとコンデンサC2は反転入力端子(−)に接続された側の端子を高電位とするように充電され、その端子間電圧VC2は負方向に増加していく。その後の動作は、出力信号がローレベルであった場合と同様になる。
【0026】
以上のオフセット補償動作の原理を踏まえた上で図1に示した回路の動作を時系列的に説明すると次のようになる。
先ず最初に、制御回路14からの信号S3によってゲートT31とT32がオフし、センスコンパレータ回路を前段の信号源と切り離す。そして、信号S4によってゲートT41がオンし、センスコンパレータSCOMPの非反転(+)、反転(−)の各入力端子間を短絡する。この時に現れるセンスコンパレータSCOMPの出力信号と基準電圧源12のセンター基準電圧を比較器11において比較し、オフセットの極性方向を検知する。
【0027】
オフセットの極性方向の検知後、制御回路14からの信号S5によってゲートT51をオンし、コンデンサC2がセンスコンパレータSCOMPの非反転(+)、反転(−)の各入力端子間に接続された状態になるようにする。この時、コンデンサC2はゲートT51とゲートT41を介して放電し、端子間電圧がゼロの初期状態となる。
続いて、制御回路14からの信号S4によってゲートT41をオフし、センスコンパレータSCOMPの入力端子間の短絡状態を解除する。そして、比較器11の出力信号、すなわち、先に検知したオフセットの極性方向に応じてゲートT61とT62の組み、あるいはゲートT71とT72の組みのいずれか一方をオンし、コンデンサC2を所定方向に充電する。
【0028】
やがてコンデンサC2の端子間電圧はセンスコンパレータSCOMPのオフセットに対応した電圧値に達する。その直後、センスコンパレータSCOMPの出力信号はハイレベルからローレベル、あるいはローレベルからハイレベルに転換する。比較器11を介してセンスコンパレータSCOMPの出力信号のレベルの転換が検知された時、制御回路14は先にオンされたゲートT61とT62の組み、あるいはゲートT71とT72の組みをオフし、コンデンサC2の充電を停止させる。
コンデンサC2の充電終了後、制御回路14からの信号S5によってゲートT51をオフし、コンデンサC2がSCOMPの反転入力端子(−)と前段の信号源の間に直列に配置された状態とする。そして最後に、制御回路14からの信号S3によってゲートT31とT32をオンし、センスコンパレータ回路SCOMPと前段の信号源を接続する。
【0029】
この時、コンデンサC2にはセンスコンパレータSCOMPのオフセットに対応した電圧VC2が保持されている。このため、前段の信号源からセンスコンパレータ回路に信号を供給すると、センスコンパレータSCOMPの反転入力端子(−)に供給される信号が電圧VC2でバイアスされることにより、センスコンパレータSCOMPの出力信号からは実質的にオフセット成分が除去されることになる。
【0030】
図4には本発明によるセンスコンパレータ回路を従来から存在する磁気センサ回路に組み込んで使用した場合の回路構成を示した。
図4において、ホール素子2と、ホール素子2用のオフセット補償回路3と、制御回路4は図5の回路と同一である。また、センスコンパレータSCOMPと、比較器11と、基準電圧源12と、センスコンパレータSCOMP用のオフセット補償回路13と、制御回路14は図1の回路と同一である。
【0031】
このような構成の図4の回路では、第1の期間の間に、ホール素子2側のオフセット補償回路3は制御回路4から供給される信号S1に応じて、端子間電圧VC1が各回路部分のオフセットとホール効果電圧Vh の加算値に等しくなるようコンデンサC1を充電する。この同じ期間の間に、センスコンパレータSCOMP側のオフセット補償回路13は、制御回路14から逐次供給される各信号S4、S5、S6、S6に応じて、端子間電圧VC2がセンスコンパレータSCOMPのオフセットに相当する電圧になるようコンデンサC2を充電する。
【0032】
そして第1の期間に続く第2の期間には、エラーアンプEA1の出力信号はコンデンサC1を介してセンスコンパレータSCOMPの非反転入力端子(+)に入力され、エラーアンプEA2の出力信号はコンデンサC2を介してセンスコンパレータSCOMPの反転入力端子(−)に入力される。この時、コンデンサC1にはホール素子2、エラーアンプEA1、エラーアンプEA2のオフセットに対抗する電圧が保持されており、コンデンサC2にはセンスコンパレータSCOMPのオフセットに対抗する電圧が保持されている。したがって、最終的にセンスコンパレータSCOMPから出力される信号から磁気センサ回路内で発生する全てのオフセットを除去することが可能になる。
【0033】
図1、図4に示した本発明によるセンスコンパレータ回路の実施例において、信号源とセンスコンパレータ回路の間を接続、あるいは切り離すためのゲートT31、T32は、必ずしもセンスコンパレータ回路側に設ける必要は無く、前段の信号源側に設けても構わない。またコンデンサC2を充電するのに必要な電源を供給する電源Vccも特別に設ける必要は無く、回路全体に供給される電源をそのまま流用しても構わない。更に、センサ回路から最終的に出力されるデジタル出力信号のレベルが制御回路(14)で処理可能な信号の電圧レベルから外れている場合を想定して比較器(11)を設けているが、各信号レベルの相互関係によっては比較器(11)と基準電圧源(12)は省略されることがある。
【0034】
【発明の効果】
以上に説明したように、本発明によるセンスコンパレータ回路は、センスコンパレータのオフセットに相当する電圧を保持するためのコンデンサ、コンデンサを充電するための電流源と電源、センスコンパレータの出力信号を監視する比較器、センスコンパレータとコンデンサを中心に設けられた複数のスイッチ、複数のスイッチのオン、オフを逐次制御する制御回路を具備し、オフセットの極性方向を検知する第1の動作、コンデンサの接続位置をセンスコンパレータの入力端子間とする第2の動作、オフセットの極性方向に応じた方向にコンデンサを充電する第3の動作、コンデンサの充電をオフセットに相当する電圧で停止させる第4の動作、コンデンサの接続位置を信号源とセンスコンパレータの間とする第5の動作を経て、オフセット成分が除去された信号を得ることを特徴としている。
【0035】
このような本発明によれば、センスコンパレータの構成に関係無く、その入力と出力の関係からコンデンサにオフセットに相当する電圧が保持されるようになるため、センスコンパレータが持つオフセットを適切に補償できる。その結果、信号源、例えばホール素子等、のオフセット補償動作が行われる磁気センサ回路等の出力信号の信号処理に好適なセンスコンパレータ回路を提供することが可能になる。
【図面の簡単な説明】
【図1】本発明によるセンスコンパレータ回路の実施例の回路図。
【図2】図1の回路のオフセット補償の原理回路図。
【図3】図2の回路内に現れる各信号のタイミングチャート。
【図4】本発明によるセンスコンパレータ回路を組み込んだ磁気センサ回路の回路図。
【図5】従来の磁気センサ回路の回路図。
【図6】センスコンパレータと機能的に等価な回路の回路図。
【符号の説明】
11:比較器 12:基準電圧源(センター基準電圧源) 13:センスコンパレータ用のオフセット補償回路 14:制御回路 C2:コンデンサ CS:定電流源 Vcc:電源 SCOMP:センスコンパレータ T41:ゲート(第1のスイッチ) T51:ゲート(第2のスイッチ) T61:ゲート(第3のスイッチ) T62:ゲート(第4のスイッチ) T71:ゲート(第5のスイッチ) T72:ゲート(第6のスイッチ) T31:ゲート(第7のスイッチ) T32:ゲート(第8のスイッチ)
Claims (3)
- 前段に設けられた信号源から供給される2つの入力信号の電圧差を検出し、該電圧差を内部基準電圧と比較してハイあるいはローの二値の信号を出力するセンスコンパレータと、
該センスコンパレータの2つの入力端子間に接続された第1のスイッチと、
該センスコンパレータの2つの入力端子間に接続されたコンデンサと第2のスイッチの直列回路と、
該コンデンサに充電電流を流すための定電流源および電源と、
該コンデンサを第1の方向に充電するために該コンデンサの一端と該定電流源の間に設けられた第3のスイッチと、
該コンデンサを第1の方向に充電するために該コンデンサの他端と該電源の間に設けられた、該第3のスイッチと連動する第4のスイッチと、
該コンデンサを第2の方向に充電するために該コンデンサの他端と該定電流源の間に設けられた第5のスイッチと、
該コンデンサを第2の方向に充電するために該コンデンサの一端と該電源の間に設けられた、該第5のスイッチと連動する第6のスイッチと、
該第1から第6の各スイッチの動作を制御するための制御回路と、
を具備することを特徴とするセンスコンパレータ回路。 - 前記センスコンパレータの一方の入力端子と前段の信号源との間に設けられた第7のスイッチと、
該センスコンパレータの他方の入力端子と前段の信号源との間に前記コンデンサと直列回路を成すように設けられた第8のスイッチと、
該第1から第8の各スイッチの動作を制御するための前記制御回路と、
該センスコンパレータの出力信号をセンター基準電圧と比較し、その比較結果の信号を該制御回路に供給する比較器と
を具備することを特徴とする、請求項1に記載したセンスコンパレータ回路。 - 第1のスイッチをオンすることによってセンスコンパレータの入力端子間を短絡し、この時に現れる該センスコンパレータの出力信号からオフセットの極性を検知する第1の動作段階と、
第2のスイッチをオンすることによってコンデンサがセンスコンパレータの2つの入力端子間に接続された状態になるよう回路構成を切り替えると共に、該第1と第2のスイッチを介して該コンデンサを放電させる第2の動作段階と、
該第1のスイッチをオフすることによって該センスコンパレータの入力端子間の短絡状態を解除すると共に、連動する第3と第4のスイッチの組みあるいは連動する第5と第6のスイッチの組みの一方をオンすることにより、該コンデンサを該センスコンパレータのオフセットの極性に応じた方向に充電する第3の動作段階と、
該センスコンパレータの出力信号の状態が変化したことを検知した時、先の段階でオンした該第3と第4のスイッチの組みあるいは該第5と第6のスイッチの組みをオフし、該コンデンサの充電を停止させる第4の動作段階と、
該第2のスイッチをオフすることによって該コンデンサが該センスコンパレータの他方の入力端子と前段の信号源の間に直列接続された状態となるように回路構成を切り替える第5の動作段階と
を実行することを特徴とする、センスコンパレータ回路のオフセット補償方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162263A JP4064303B2 (ja) | 2003-06-06 | 2003-06-06 | センスコンパレータ回路とそのオフセット補償方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162263A JP4064303B2 (ja) | 2003-06-06 | 2003-06-06 | センスコンパレータ回路とそのオフセット補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004361327A JP2004361327A (ja) | 2004-12-24 |
JP4064303B2 true JP4064303B2 (ja) | 2008-03-19 |
Family
ID=34054459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162263A Expired - Fee Related JP4064303B2 (ja) | 2003-06-06 | 2003-06-06 | センスコンパレータ回路とそのオフセット補償方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4064303B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4958665B2 (ja) * | 2007-07-12 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | 検出回路 |
JP5427658B2 (ja) * | 2010-03-16 | 2014-02-26 | パナソニック株式会社 | コンパレータのオフセット補正装置 |
-
2003
- 2003-06-06 JP JP2003162263A patent/JP4064303B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004361327A (ja) | 2004-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459887B2 (en) | Voltage detection circuit, overcurrent detection circuit, charging current control system, and voltage detection method | |
KR100875339B1 (ko) | 전류 검출 회로 | |
TWI427311B (zh) | Magnetic sensor circuit | |
KR101918338B1 (ko) | 센서 장치 | |
US10466311B2 (en) | Hall effect sensor circuit with offset compensation | |
KR101542679B1 (ko) | 자기 검출 장치 및 자기 검출 방법 | |
JP2008104197A (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
US20130076350A1 (en) | Magnetic sensor device | |
US9638761B2 (en) | Magnetic sensor circuit with power supply fluctuation detection | |
JP4977741B2 (ja) | 電流検出装置 | |
JP4642413B2 (ja) | 電流検出装置 | |
JP2009229404A (ja) | バッテリの電流値測定方法及び電流値測定装置 | |
US7724043B1 (en) | Common mode controller for a sample-and-hold circuit | |
JP4064303B2 (ja) | センスコンパレータ回路とそのオフセット補償方法 | |
JP2006292469A (ja) | 容量式物理量センサ | |
JP2004340782A (ja) | 磁界センサ | |
US20120262163A1 (en) | Hall sensor for canceling offset | |
TWI802680B (zh) | 零交叉檢測電路以及感測裝置 | |
JP4242800B2 (ja) | センサ回路 | |
TW201934965A (zh) | 訊號檢測電路以及訊號檢測方法 | |
JP6110639B2 (ja) | センサ閾値決定回路 | |
US20220278660A1 (en) | Amplifier circuitry and current sensor having the same | |
JP4496907B2 (ja) | 磁気測定回路 | |
JP2006098306A (ja) | 磁気測定装置 | |
JP2006098308A (ja) | 磁気測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4064303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |