JPH0462189B2 - - Google Patents
Info
- Publication number
- JPH0462189B2 JPH0462189B2 JP57115216A JP11521682A JPH0462189B2 JP H0462189 B2 JPH0462189 B2 JP H0462189B2 JP 57115216 A JP57115216 A JP 57115216A JP 11521682 A JP11521682 A JP 11521682A JP H0462189 B2 JPH0462189 B2 JP H0462189B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- hall element
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
本発明は集積化磁気センサに関し、特にホール
素子を用いた集積化磁気センサに関する。
素子を用いた集積化磁気センサに関する。
従来ホール素子を用いた集積化磁気センサはホ
ール素子とその微小な信号を増幅する増幅回路と
から構成されており、初期状態での出力電圧、即
ち磁界が印加されてない時の出力はホール素子の
オフセツト電圧と増幅回路の入力オフセツト電圧
との組合せで決まり、各オフセツト電圧は製造バ
ラツキにより決まつていた。従つて、磁界を検出
した時の出力が高電圧となる様、ホール素子と増
幅回路を接続してもオフセツト電圧の組合せによ
つては、初期状態で出力が高電圧となつて磁界の
変化を検出できない場合も有つた。
ール素子とその微小な信号を増幅する増幅回路と
から構成されており、初期状態での出力電圧、即
ち磁界が印加されてない時の出力はホール素子の
オフセツト電圧と増幅回路の入力オフセツト電圧
との組合せで決まり、各オフセツト電圧は製造バ
ラツキにより決まつていた。従つて、磁界を検出
した時の出力が高電圧となる様、ホール素子と増
幅回路を接続してもオフセツト電圧の組合せによ
つては、初期状態で出力が高電圧となつて磁界の
変化を検出できない場合も有つた。
本発明の目的は、ホール素子や増幅回路にオフ
セツト電圧があつても、磁界の変化を検出し易い
集積化磁気センサを提供することにある。
セツト電圧があつても、磁界の変化を検出し易い
集積化磁気センサを提供することにある。
本発明の集積化磁気センサは、１対の電流端子
および素子中央部に出力信号がほぼ等しくなる程
度に互いに近接して配置した複数の出力端子対を
有するホール素子と、前記出力端子のうちの１対
の端子からの信号をそれぞれ入力とする比較回路
と、前記比較回路の出力を一方の入力とし前記比
較回路の出力を遅延回路を通して他方の入力とし
た排他的論理和回路とを備えたことを特徴とす
る。
および素子中央部に出力信号がほぼ等しくなる程
度に互いに近接して配置した複数の出力端子対を
有するホール素子と、前記出力端子のうちの１対
の端子からの信号をそれぞれ入力とする比較回路
と、前記比較回路の出力を一方の入力とし前記比
較回路の出力を遅延回路を通して他方の入力とし
た排他的論理和回路とを備えたことを特徴とす
る。
以下、本発明について実施例を示す図面を参照
して説明する。第１図は本発明の第１の実施例を
示す構成図で、出力端子対が３対の場合のもので
ある。ホール素子１は電流端子２及び３と出力端
子対４，５と６，７と８，９を有する。電流端子
２，３に電流ｉを供給し、磁界Ｂを垂直に印加す
ると、出力端子対にホール起電力が発生する。例
えば出力端子対４と５の間には印加磁界に比例し
た電圧差を生じ、この電圧を比較回路１０に入力
し論理レベルに増幅する。他の出力電圧端子対６
と７及び８と９の間に発生するホール起電力も同
様にそれぞれ比較回路１１及び１２で増幅する。
比較回路１０の出力を排他的論理和回路１３の一
方の入力に接続すると共に、当該出力を遅延回路
１６を通して排他的論理和回路１３の他方の入力
に接続する。
して説明する。第１図は本発明の第１の実施例を
示す構成図で、出力端子対が３対の場合のもので
ある。ホール素子１は電流端子２及び３と出力端
子対４，５と６，７と８，９を有する。電流端子
２，３に電流ｉを供給し、磁界Ｂを垂直に印加す
ると、出力端子対にホール起電力が発生する。例
えば出力端子対４と５の間には印加磁界に比例し
た電圧差を生じ、この電圧を比較回路１０に入力
し論理レベルに増幅する。他の出力電圧端子対６
と７及び８と９の間に発生するホール起電力も同
様にそれぞれ比較回路１１及び１２で増幅する。
比較回路１０の出力を排他的論理和回路１３の一
方の入力に接続すると共に、当該出力を遅延回路
１６を通して排他的論理和回路１３の他方の入力
に接続する。
他の比較回路出力についても同様に、比較回路
１１の出力とその遅延信号を排他的論理和回路１
４に入力し、比較回路１２の出力とその遅延信号
を排他的論理和回路１５に入力する。１７，１８
は１６と同様の遅延回路である。更に排他的論理
和回路１３〜１５の出力は論理和回路１９に入力
する。論理和回路１９の出力は比較回路１０〜１
２のうち少くとも１つが状態変化した時、論理高
電圧となる。状態変化が無ければ論理低電圧のま
まである。
１１の出力とその遅延信号を排他的論理和回路１
４に入力し、比較回路１２の出力とその遅延信号
を排他的論理和回路１５に入力する。１７，１８
は１６と同様の遅延回路である。更に排他的論理
和回路１３〜１５の出力は論理和回路１９に入力
する。論理和回路１９の出力は比較回路１０〜１
２のうち少くとも１つが状態変化した時、論理高
電圧となる。状態変化が無ければ論理低電圧のま
まである。
例えば第１図に示す様に磁界Ｂが印加された
時、論理和回路１９の出力が高電位となる様な極
性にホール素子、比較回路、排他的論理和回路が
接続されていたとする。しかし実際にはオフセツ
ト電圧の為に初めから論理高電圧となつている比
較回路や信号電圧より大きなオフセツト電圧を有
する比較回路があると、磁界が印加されてもその
比較回路の出力は状態変化せず磁気の変化を検出
できない。しかし初期状態で論理低電圧となつて
いて信号電圧に比べ充分小さいオフセツト電圧を
有する比較回路があれば、磁界が印加された時、
比較回路の状態が変化し磁気を検出できる。
時、論理和回路１９の出力が高電位となる様な極
性にホール素子、比較回路、排他的論理和回路が
接続されていたとする。しかし実際にはオフセツ
ト電圧の為に初めから論理高電圧となつている比
較回路や信号電圧より大きなオフセツト電圧を有
する比較回路があると、磁界が印加されてもその
比較回路の出力は状態変化せず磁気の変化を検出
できない。しかし初期状態で論理低電圧となつて
いて信号電圧に比べ充分小さいオフセツト電圧を
有する比較回路があれば、磁界が印加された時、
比較回路の状態が変化し磁気を検出できる。
一方、ホール素子１は矩形板状ホール素子とす
ると、出力電圧は端子位置が中央にある時最大と
なる。通常、ホール素子の長さｌに対して出力端
子幅ｓは極めて小さくでき、出力端子を複数個極
めて接近して配置することは可能でそれらの出力
電圧はほぼ等しくなる様にできる。
ると、出力電圧は端子位置が中央にある時最大と
なる。通常、ホール素子の長さｌに対して出力端
子幅ｓは極めて小さくでき、出力端子を複数個極
めて接近して配置することは可能でそれらの出力
電圧はほぼ等しくなる様にできる。
ホール素子のオフセツト電圧は電気的特性の非
対称性や出力電圧端子位置の不整合により生ずる
ことは知られている。出力電圧端子位置の不整合
は加工バラツキにより発生し、例えば出力端子対
４，５の不整合が、出力端子５の方がVCC端子に
近いとすると第１図に示す向きに電流を供給した
場合正極性のオフセツト電圧が発生し、比較回路
１０の出力は、初期状態に於て論理高電圧で磁界
の変化を検出できない。但し増幅回路の入力オフ
セツト電圧はホール素子のオフセツト電圧に比べ
充分小さいとする。一方、出力端子対６，７の不
整合が出力端子６の方がVCCに近いとすると負極
性のオフセツト電圧が現われ、比較回路１１の出
力は、初期状態に於て論理低電圧である。また出
力端子対８，９の不整合については正極性のオフ
セツト電圧が現われ比較回路１２の出力が初期状
態で論理高電圧であるとする。ここで磁界Ｂを第
１図の向きに印加すると比較回路１０，１２の出
力は変化しないが、比較回路１１の出力は論理低
電圧から論理高電圧に状態変化する。遅延素子と
排他的論理和から構成される状態変化検出回路に
より磁界の変化を検出できる。
対称性や出力電圧端子位置の不整合により生ずる
ことは知られている。出力電圧端子位置の不整合
は加工バラツキにより発生し、例えば出力端子対
４，５の不整合が、出力端子５の方がVCC端子に
近いとすると第１図に示す向きに電流を供給した
場合正極性のオフセツト電圧が発生し、比較回路
１０の出力は、初期状態に於て論理高電圧で磁界
の変化を検出できない。但し増幅回路の入力オフ
セツト電圧はホール素子のオフセツト電圧に比べ
充分小さいとする。一方、出力端子対６，７の不
整合が出力端子６の方がVCCに近いとすると負極
性のオフセツト電圧が現われ、比較回路１１の出
力は、初期状態に於て論理低電圧である。また出
力端子対８，９の不整合については正極性のオフ
セツト電圧が現われ比較回路１２の出力が初期状
態で論理高電圧であるとする。ここで磁界Ｂを第
１図の向きに印加すると比較回路１０，１２の出
力は変化しないが、比較回路１１の出力は論理低
電圧から論理高電圧に状態変化する。遅延素子と
排他的論理和から構成される状態変化検出回路に
より磁界の変化を検出できる。
上記説明では出力電圧端子は３対とし状態変化
する増幅回路は１つとしたが、これに限定される
ものではなく、出力端子対の数は任意で状態変化
する増幅回路の数も１つに限定されるものでな
く、製造バラツキにより決まるホール素子と増幅
回路のオフセツト電圧の組合せから決まる。状態
変化する増幅回路の数が複数個あると最終段の論
理和回路１９の出力は複数個のパルスを発生する
ことがあるが磁気信号の有無だけを検出する場合
には差支えない。磁気信号変化の速さを検出する
には、サンプリング回路を入力に附加することに
より出力パルスを単一とし、計数することにより
可能である。
する増幅回路は１つとしたが、これに限定される
ものではなく、出力端子対の数は任意で状態変化
する増幅回路の数も１つに限定されるものでな
く、製造バラツキにより決まるホール素子と増幅
回路のオフセツト電圧の組合せから決まる。状態
変化する増幅回路の数が複数個あると最終段の論
理和回路１９の出力は複数個のパルスを発生する
ことがあるが磁気信号の有無だけを検出する場合
には差支えない。磁気信号変化の速さを検出する
には、サンプリング回路を入力に附加することに
より出力パルスを単一とし、計数することにより
可能である。
第２図に本発明の第２の実施例の構成図を示
す。ホール素子部分は第１の実施例と同一であ
り、増幅回路部及び状態変化検出部が単一である
点が異なる。増幅器入力を時分割で端子対４，
５、端子対６，７、端子対８，９と切替えてサン
プリング、増幅を順次行うものである。本構成は
増幅回路、状態変化検出回路が１つで済むので素
子数が少なくて良いのが特徴である。
す。ホール素子部分は第１の実施例と同一であ
り、増幅回路部及び状態変化検出部が単一である
点が異なる。増幅器入力を時分割で端子対４，
５、端子対６，７、端子対８，９と切替えてサン
プリング、増幅を順次行うものである。本構成は
増幅回路、状態変化検出回路が１つで済むので素
子数が少なくて良いのが特徴である。
ホール素子の出力電圧端子を複数とすることに
より単一出力端子の場合に比べ、オフセツト電圧
の小さい出力端子ができる確率が高くなり、その
出力が状態変化するのを検出すれば微弱な信号を
検出できる確率が高くなるは以上より明らかであ
る。
より単一出力端子の場合に比べ、オフセツト電圧
の小さい出力端子ができる確率が高くなり、その
出力が状態変化するのを検出すれば微弱な信号を
検出できる確率が高くなるは以上より明らかであ
る。
また上記説明でホール素子１は矩形板状ホール
素子に限定されるものではなく、反転層を利用す
るMOS型ホール素子であつても良い。MOS型ホ
ール素子の場合はゲート電極が必要なことは言う
までもなく、端子２及び３はそれぞれドレイン電
極、ソース電極となる。比較回路は差動増幅回路
やダイナミツク・フリツプ・フロツプ回路の様な
差電圧を増幅するものであれば良い。またホール
素子の出力電圧端子は３対に限定されるものでは
なく、多い方が状態変化を検出し易い。
素子に限定されるものではなく、反転層を利用す
るMOS型ホール素子であつても良い。MOS型ホ
ール素子の場合はゲート電極が必要なことは言う
までもなく、端子２及び３はそれぞれドレイン電
極、ソース電極となる。比較回路は差動増幅回路
やダイナミツク・フリツプ・フロツプ回路の様な
差電圧を増幅するものであれば良い。またホール
素子の出力電圧端子は３対に限定されるものでは
なく、多い方が状態変化を検出し易い。
以上の説明より明らかな様に本発明によりホー
ル素子や増幅回路にオフセツト電圧があつても磁
界の変化を検出できる集積化磁気センサが得られ
る。
ル素子や増幅回路にオフセツト電圧があつても磁
界の変化を検出できる集積化磁気センサが得られ
る。
第１図は本発明の第１の実施例を示す回路図で
ある。第２図は本発明の第２の実施例を示す回路
図である。 １……ホール素子、２，３……電流端子、４，
５……出力端子対、６，７……出力端子対、８，
９……出力端子対、１０〜１２……比較回路、１
３〜１５……排他的論理和回路、１６〜１８……
遅延回路、１９……論理和回路。
ある。第２図は本発明の第２の実施例を示す回路
図である。 １……ホール素子、２，３……電流端子、４，
５……出力端子対、６，７……出力端子対、８，
９……出力端子対、１０〜１２……比較回路、１
３〜１５……排他的論理和回路、１６〜１８……
遅延回路、１９……論理和回路。
Claims (1)
- １ １対の電流端子および素子中央部に出力信号
がほぼ等しくなる程度に互いに近接して配置した
複数の出力端子対を有するホール素子と、前記出
力端子のうちの１対の端子からの信号をそれぞれ
入力とする比較回路と、前記比較回路の出力を一
方の入力とし前記比較回路の出力を遅延回路を通
して他方の入力とした排他的論理和回路とを備え
たことを特徴とする集積化磁気センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115216A JPS596572A (ja) | 1982-07-02 | 1982-07-02 | 集積化磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115216A JPS596572A (ja) | 1982-07-02 | 1982-07-02 | 集積化磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS596572A JPS596572A (ja) | 1984-01-13 |
| JPH0462189B2 true JPH0462189B2 (ja) | 1992-10-05 |
Family
ID=14657233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115216A Granted JPS596572A (ja) | 1982-07-02 | 1982-07-02 | 集積化磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596572A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647233B2 (ja) * | 1990-05-08 | 1997-08-27 | シャープ株式会社 | ホール素子 |
| DE10144385C2 (de) * | 2001-09-10 | 2003-07-24 | Siemens Ag | Standardzellenanordnung für ein magneto-resistives Bauelement und hierauf aufbauende elektronisch magneto-resistive Bauelemente |
| JP4729870B2 (ja) * | 2003-06-16 | 2011-07-20 | コベルコ建機株式会社 | 建設機械 |
| JP6591953B2 (ja) * | 2015-12-24 | 2019-10-16 | 旭化成エレクトロニクス株式会社 | 磁気センサ装置および電流センサ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147684A (ja) * | 1974-05-16 | 1975-11-26 | ||
| JPS5332365B2 (ja) * | 1973-11-15 | 1978-09-07 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855698Y2 (ja) * | 1976-08-26 | 1983-12-21 | 日本ハムリン株式会社 | 磁電変換型無接点スイツチ |
-
1982
- 1982-07-02 JP JP57115216A patent/JPS596572A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332365B2 (ja) * | 1973-11-15 | 1978-09-07 | ||
| JPS50147684A (ja) * | 1974-05-16 | 1975-11-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS596572A (ja) | 1984-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727684B2 (en) | Magnetic field sensor | |
| US4602167A (en) | Voltage comparator circuit | |
| US4150311A (en) | Differential amplifier circuit | |
| KR900000993B1 (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
| KR100200079B1 (ko) | 반도체 메모리 장치의 감지 증폭회로 | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| US7692453B2 (en) | Detector of differential threshold voltage | |
| JPH0462189B2 (ja) | ||
| KR102695095B1 (ko) | 제로크로스 검출 회로 및 센서 장치 | |
| JP2528091B2 (ja) | 集積回路 | |
| US3553491A (en) | Circuit for sensing binary signals from a high-speed memory device | |
| US10908193B2 (en) | Zero cross detection circuit and sensor device | |
| US3562554A (en) | Bipolar sense amplifier with noise rejection | |
| JP2590801B2 (ja) | 集積化磁気センサ | |
| US4638482A (en) | Random logic error detecting system for differential logic networks | |
| US6456121B2 (en) | Sense amplifier for integrated circuits using PMOS transistors | |
| EP0145100A2 (en) | Offset reduction for fast comparators employing series-connected, single-ended gain stages | |
| JPS6210446B2 (ja) | ||
| RU2060564C1 (ru) | Усилитель считывания для запоминающего устройства | |
| SU813762A1 (ru) | Преобразователь сигнала | |
| JPS62196919A (ja) | 比較器 | |
| JPH01100791A (ja) | 差動増幅ラッチ回路 | |
| JPH0668916B2 (ja) | 信号検出回路 | |
| SU1751813A1 (ru) | Устройство считывани информации дл доменной пам ти | |
| JP3048774B2 (ja) | センス回路及びこれを用いたメモリ回路 |