SU1751813A1

SU1751813A1 - Устройство считывани информации дл доменной пам ти

Info

Publication number: SU1751813A1
Application number: SU904818918A
Authority: SU
Inventors: Владимир Иванович Служеникин; Юрий Данилович Шумкин; Евгений Федорович Науман
Original assignee: Пензенский научно-исследовательский институт математических машин
Priority date: 1990-03-14
Filing date: 1990-03-14
Publication date: 1992-07-30

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах. Целью изобретени вл етс повышение надежности устройства считывани . Устройство содержит генератор токов 1, первые разделительные конденсаторы 2, дифференциальный усилитель 3-, дифференциальную нагрузку 4, эмиттерные повторители 5, вторые разделительные конденсаторы 6, пол рочувствительный усилитель 8, амплитудный дискриминатор 9, элемент И 10, дифференциальный ограничитель 11, ключ

Description

Изобретение относитс к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах.

Целью изобретени вл етс повышение надежности устройства за счет увеличени отношени сигнал/помеха и сокращени его оборудовани ,

На фиг.1 приведена функциональна схема устройства считывани информации; на фиг.2 - электрическа схема дифференциального ключа; на фиг.З - временные диаграммы сигналов устройства.

Устройство считывани информации содержит генераторы 1 токов основного и демпфирующего детекторов, первые разделительные конденсаторы 2, дифференциальный усилитель 3, дифференциальную нагрузку 4, эмиттерные повторители 5 (дифференциального сигнала), вторые разделительные конденсаторы б, дифференциальный ключ 7, пол рочувствительный дифференциальный усилитель 8, амплитудный дискриминатор 9, элемент И 10, дифференциальный ограничитель 11 тока, ключ 12, первый 13 и второй 14 резисторы делител напр жени , первый стробирующий вход 15, третий строби- рующий вход 16, дифференциальный вход устройства 17, первую шину 18 питани положительного потенциала, вторую шину 19 питани отрицательного потенциала, шину 20 питани генераторов тока положительного потенциала, шину 21 нулевого потенциала, вход 22 порогового напр жени , второй стробирующий вход 23, выход 24 устройства считывани .

Дифференциальный ограничитель 11 тока содержит согласованную пару транзисторов 25, эмиттерные резисторы 26, генератор 27 тока.

Дифференциальный ключ 7 содержит первый 28 и второй 29 инверторы, транзисторную матрицу 30, нагрузочные резисторы 31.

Устройство считывани информации работает следующим образом.

Устройство считывани информации обнаруживает сигнал 1 на фоне помех (считанного сигнала О). Операци обнаружени осуществл етс с помощью амплитудно-временной селекции.

т.е. задаетс уровень дискриминации (пороговый уровень) и в зоне стробировани ана- лизируетс превышение считанным сигналов уровн дискриминации.

Дл повышени надежности устройства

считывани информации используетс ограничение считанных сигналов и помех снизу. Ограничение сигналов и помех снизу осуществл етс с помощью пол рочувствительного дифференциального усилител 8. На вход дифференциального ограничител 11 тока задаетс импульсный сигнал ограничени с помощью ключа 12, первого 13 и второго 14 резисторов от первой шины 18 питани положительного потенциала.

Характерной особенностью элементов пам ти на основе цилиндрических магнитных доменов вл етс большой разброс сопротивлений основного и демпфирующего

детекторов, Поэтому дл обеспечени равенства токов в основном и демпфирующем детекторах необходимо использовать генераторы 1 токов, которые задают токи в детекторах от шины 20 питани генераторов

тока

Так как имеетс разброс сопротивлений детекторов, то при протекании тока возникает статический перекос напр жений, который нельз подавать на вход устройства

считывани информации. Поэтому дифференциальный усилитель 3 разв зываетс по посто нному току с помощью первых разделительных конденсаторов 2. Дифференциальный усилитель 3 обладает большим

входным сопротивлением и обеспечивает предварительное усиление дифференциального считанного сигнала А (фиг.З), помех и подавление синфазных помех. На стробирующий вход 16 подаетс сигнал С (фиг.З),

ключ 12 открываетс и через делитель, состо щий из первого 13 и второго 14 резисторов , протекает ток от первой шины 18 питани положительного потенциала к шине 21 нулевого потенциала. На втором резисторе 14 формируетс импульсный входной сигнал дл дифференциального ограничител 11. Последний формирует дифференциальный сигнал ограничени , пол рность которого противоположна пол рности считайного сигнала А (фиг 3) С помощью резистора 14 регулируетс амплитуда сигнала ограничени .

Дифференциальна нагрузка 4 вл етс общей дл дифференциального усилител 3 и дифференциального ограничител 11. Предварительно усиленный сигнал А и импульсный сигнал ограничени суммируютс на общей дифференциальной нагрузке 4 и формируетс суммарный сигнал D (фиг.З). Суммарный сигнал D поступает на информационные входы эмиттерных повторителей 5. С выходов эмиттерных повторителей 5 суммарный сигнал D через вторые разделительные конденсаторы 6 поступает на информационные входы пол рочувствительного дифференциального усилител 8, который усиливает ограниченный снизу считанный сигнал и помеху, т.е. сигнал и помеху выше отсчетного уровн М (фиг.З). Усиленный и приведенный к одной пол рности ограниченный сигнал и помеха Е (фиг.З) поступают на информационный вход амплитудного дискриминатора 3, на вход управлени которого поступает пороговое напр жение (Unop) с шины 22 порогового напр жени . Оптимальна величина порогового напр жени

Unoo -

Цсд + ипд пор 2

где иад - амплитудное значение ограниченного снизу сигнала на входе дискриминатора;

ипд - амплитудное значение ограниченной снизу помехи на входе амплитудного дискриминатора.

Сигнал Н (фиг.З) с выхода амплитудного дискриминатора 9 поступает на информационный вход элемента И 10. На вход управлени элемента И 10 поступает строб-импульс 0й (фиг.З) со стробирующего входа 23. Если суммарный сигнал D превышает напр жение порога Unop, то на выходе устройства считы- бани формируетс импульсный сигнал высокого уровн , т.е. сигнал 1.

Устройство считывани содержит разделительные конденсаторы, которые не пропускают посто нную составл ющую считанных сигналов. Посто нна составл юща носит случайный характер и зависит от считанной информации. Операци восстановлени посто нной составл ющей считанных сигналов осуществл етс сдвигом нулевого уровн с помощью дифференциального ключа 7.

При отсутствии строб-импульса В (фиг.З), подаваемого на вход 15, дифференциальный ключ 7 коммутирует оба входа пол рочувствительного дифференциального усилител на шину 21 нулевого потенциала (фиг.2) и поддерживаетс уровень напр жени на его входах близким к нулевому уровню.

При поступлении строб-импульса В на стробирующий вход 15 дифференциальный 5 ключ 7 закрываетс и считанный сигнал поступает на информационные входы пол ро- чувствительного дифференциального усилител 8.

Claims

Формула изобретени

10 Устройство считывани информации дл доменной пам ти, содержащее генератор токоё дифференциальный усилитель, первую группу разделительных элементов в виде конденсаторов , элементы дифференциальной нагрузки на

15 резисторах, эмиттерные повторители, вторую группу разделительных элементов в виде конденсаторов , дифференциальный ключ, амплитудный дискриминатор, элемент И, причем выходы генератора токов соединены с первы0 ми выводами конденсаторов разделительных элементов первой группы, и вл ютс дифференциальным входом устройства, вторые выводы конденсаторов разделительных элементов первой группы соединены с входа5 ми дифференциального усилител , выходы дифференциального усилител соединены с первыми выводами резисторов элементов дифференциальной нагрузки, вторые выводы которых подключены к шине питани , входы

0 эмиттерных повторителей подключены к выходам дифференциального усилител , выходы эмиттерных повторителей соединены с первыми выводами конденсаторов разделительных элементов второй группы, вторые

5 выводы которых соединены с информационными выводами дифференциального ключа, управл ющий вход которого вл етс первым стробирующим входом устройства, вход управлени амплитудного дискрими0 натора вл етс входом порогового напр жени устройства, выход амплитудного дискриминатора соединен с первым входом элемента И, второй вход которого вл етс вторым стробирующим входом устройства,

5 выход элемента И - выходом устройства, отличающеес тем, что, с целью повышени надежности устройства за счет увеличени отношени сигнал/помеха , в него введены ключ, делитель напр 0 жени , дифференциальный ограничитель тока и пол рочувствительный дифференциальный усилитеаь, причем управл ющий вход ключа вл етс третьим стробирующим входом устройства, выход

5 ключа соединен с входом делител напр - жени , первый выход которого подключен к шине нулевого потенциала, второй выход соединен с первым входом дифференциального ограничител тока второй вход которого подключен к шине нулевого потенциала, выходы дифференциального ограничител тока соединены с соответствующими выходами дифференциального усилител , информационный вход пол рочувствительного дифференциального усилител соединен с соответ-. ствующими выводами дифференциального ключа, а выход - с информационным входом амплитудного дискриминатора.

Щиг2

М