SU748505A1 - Усилитель считывани - Google Patents

Description

Изобретение относитс  к области запоминающих устройств. Известен усилитель считывани ,со держащий многокаскадный усилитель с гальваническими межкаскадными св з ми , амплитудный селектор, формирователь выходного сигнала, конденсатор 1 .. Недостатком этого усилител   вл е с  низка помехоустойчивость. . Наиболее близким техническим реше нием к данному иэобрет ениго  вл етс  усилитель считывани , содержаний по следовательно соединенные транзисторные дифференциальные усилители с непосредственными межкаскадными св  з ми, последовательно соединенные .амплитудный селектор и формировател выходного сигнала, управл нлцую шину и шины питани  2 .. Недостатками эт.ого усилител  считывани   вл ютс  зависимость порога срабатывани  усилител  от амплитуды и пол рности входных импульсов помех , что снижает его функциональную надежность и помехоустойчивость, высока  чувствительность к неидентичности параметров элементов, так как дл  обеспечени  рабочего режима уси лител  необходимо выполнение жестких требований к идентичности номиналов резисторов и вольтамперных характеристик транзисторов дифференциальных усилителей с непосредственными межюаск.адными св з ми. Целью изобретени   вл етс  повышение надежности и помехоустойчивости усилител  считывани , снижение чувствительности к неидентичности па .раметров элементов усилител  считы вани . Поставленна  цель достигаетс  тем, что предлагаемый усилитель считыва- , ни  содер:: ит дополнительный транзисторный усилитель и элемент обратной св зи, причем первый вход дополнительного усилител  подключен к выходу одного из дифференциальных усилителей , второй вход - к управл ющей шине, третий и четвертый входы - к шинам питани ,.первый выход дополнительного транзисторного усилител  соединен со входом амплитудного селектора , второй выход через элемент обратной св зи - с одним из входов первого дифференциального усилител ; при этом базы транзисторов дополнительного усилител  подключены соответственно к первому и второму входам дополнительного усидител , кол лекторы - ктретьему входу, а эм тТеры - к первому выходу и через по .следовательно соединенные резисторы - к четвертому .входу, обща  точ ка соединени  резисторов подключена ко второму выходу дополнительного у . литед . ПejpвыйдифференциаДьный усь литель целесообразно выполнить так, чтобы он содержал диоды, включенные встречно-параллельно между коллекто рами транзисторов первого дифференциадьного усилител , базы которых ч рез резисторы соединены соответстве но со входами первого дифференциаль ного усилител . На чертеже представлена эдектрическа  схема предлагаемого усилител  считывани . Усилитель считывани  содержит тр дифференциальных транзисторных усилител  1-3 с непосредственными межкаскалными св з ми, источник посто  ных отношений тока 4,дополнительны транзисторный усилитель 5,амплитудный селектор б, конденсатор 7, формирователь выходного сигнала 8. Первый усилитель 1 выполнен на транзисторах 9 и 10 с резисторами 11-13 в цеп х коллекторов, подключенньгми к. положительной шине 14 питани , и базовыми резисторами 15, 16 соответственно, подключенньаш к шине нудевого потенциала 17. К базам транзисторов 9 и 10 подключены резисторы 18 и 19 соответственно , другие выводы которых подключены к соответствующим входным шинам 20 и 21,  вл ющимс  входами усилител  1. Между коллекторами транзисторов 9 и 10 включены встречно-параллельно цва диода 22, 23. Второй усилитель 2 представл ет собой эмиттерный повторитель, подключенный к шин 14,.отрицательной шине питани  24 к к коллекторам транзисторов 9, 10 усилител  1. Третий усилитель 3 пОдкдючен к усилителю 2, шине 14 и шине 24. Дополнительный усилитель 5 содержит два транзистора 25 и 26, кол лекторы которых подключены к шине 14, эмиттеры соединены и через два последовательно соединенных резисто ра 27 и 28 подключены к шине 24. Об ща  точка соединени  резисторов 27 и 28 через элемент обратной. св зи, например резистор 29, соединена с б зой транзистора 9. Базы транзисторов 25 и 26 подключены соответстве но к первому и второму 30 входам .усилител  1. .,., Амплитудный селектбр б содерхгит транзистор 31, коллектор которого подключен к общей точке соединени  резистЪра 27 и эмиттеров транзисторов 25 и 26, а эмиттер через резистор 32 - к шине 24 и через резистор 33 - к базе транЭистора 34 ампдитудного селектора 6. Между коллектором

Claims (3)

1. 748505 и эмиттером транзистора 31 вк.лючен переходной конденсатору 7. База транзистора 31 через резистор 35 соединена с шиной 14 и непосредственно - с базой и коллектором транзистора 36, эмиттер которого подключен к- коллектору и базе транзистора 37. Эмиттер тран« зистора 37 через резистор 38 соединен с шиной 24 и через резистор 39 с шиной 17. Эмиттер транзистора 34 подключен к шине 17, коллектор транзистора 34 через резистор 40 соединен с шиной 14 и непосредственно - с формирователем выходного сигнала 8, соединенным с выходной шиной 41. Устройство работает следующим образом . В исходном состо нии, при отсутствии входных, сигналов, транзисторы 2, 3, усилителей 9 и 10 работают в ли нейном режиме. Величины резисторов 11 и 13 в цеп х коллекторов транзисторов 9 и 10 не равны - величина резисJTOpa 11 меньше,чем величина резистора 13. При отключенном резисторе 29 от базы транзисторов 9 путем выбора величины резистора 12 производитс  выбор рабочей точки транзисторов 9 и 10 усилител  1 и, соответственно, линейного режима усилителей 2, 3с .непосредственными св з ми, т.е. про:ИЗводитс  симметрирование плеч дифференциальных усилителей по посто нному току, устранение исходного разбаланса , вызванного неидентичностью параметров транзисторов 9 и 10, резисторов 15 и 16 и элементов в плечах усилителей 2,3, после чего резистор 29 подключаетс  к базе транзисторов 9. Это позвол ет снизить требовани  к идентичности параметров элементов усилител  считывани . За счет того, что величина резистора 11 .меньше величины резистора 13, возможно устранение р1азбаланса обеих ,по-. л рностей. , , Транзистор 26 дополнительного уси .лител  5 закрыт за счет пол.ожитель-. ного смещени , подаваемого на его эмиттер с выхода усили.тел  2 через переход база-эмиттер транзистора 25, работающего в линейном режиме. Режим работы дополнительйого усилител , определ емый величиной потенциала , поступившего на базу транзистора 25, и токозадающими резисторами 27 и 28, выбран таким образом, что обща  точка соединени  резисторов 27 и 28 имеет исходный нулевой потен-. циал при отрегулированном (выбором величины резистора 12) режиме усилителей 1-3. При нарушении симметрии (например, в диапазоне температур, ух&д параметров элементов во времени и т.д.) плеч усилителей статический режим и динамические параметры усилителей 1-3,а также потенциал эмиттеров транзисторов 25 и 26 дополнительного усилител  5 стабилиэ руетс  за счет отрицател1 ной обратной С1в эи из нулевой точки дополнительг ftoro усилител  через резистор 29 на базу входного транзистора 9, повыша  тем самым устойчивость работы и надежность усилител  считывани . Вли ние обратной св зи на б.азу транзистора 10 незначительно, так как оно ос лабл етс  резисторами 18, 19, подключенными к входным шинам 20, 21, которые соедин ютс  с разр дной обмоткой накопител  (на чертеже не показан ). Транзистор 34 амплитудного селектора б закрыт за счет того, что его эмиттер соединен с шиной 17, а на его базу подаетс  напр жение смещ ни , недостаточное дл  отпирани . Be личина этого напр жени  смещени  определ етс  величиной потенциала в об щей точке соединени  резисторов 38, 39 и эмиттера транзистора 37 и регулируетс  путем изменени  величины ре зистора, например резистора 38, обес печива  тем самым регулировку порога срабатывани  усилител  считывани . Транзисторы 36 и 37 в диодном включе НИИ и переход база- эмиттер транзисто ра 31 соединены с переходом база-эми тер транзистора 34 через ограничител ный резистор 33 таким образом, что обеспечиваетс  температурна  зависимость исходного смещени  транзистора 34, эквивалентна  температурной зави симости его напр жени  смещени . Дл  повышени  идентичности этой зависимости целесообразно применить однотипные транзисторы 31,34,36,37,все или попарно,например,31 и 36,34 и 37 Переход коллектор-эмиттер транзистора 31 и конденсатор 7 исключает вли ние статического режима дифференциальных каскадов 1, 2, 3 на исходное смещение транзистора 34, а, следовательно , и на порог срабатывани  усилител  считывани . На входные шины 20 и 21 поступают полезные сигналы в режиме считывани  информации и двухпол рна  помеха в режиме записи информации. Амплитуда помехи на несколько пор дков больше амплитуды полезного сигПоступающие на шины 20 и 21 уси .лител  считывани  полезные сигналы и помехи усиливаютс  усилител ми 1-3 через переход база-эмиттер транзистора 25 поступают на коллектор транзистора 31 и через конденсатор 7 и резистор 33 - на базу транзистора 34 Диоды 22,23 исключают режим насыщени  транзисторов 9 и 10 при поотуплении на них импульса помехи с амплитудой, значительно превышающей амплитуду полезного сигнала, повыша  .помехоустойчивость усилител  считы вани .. На базу транзистора 34 полезный сигнал поступает относительно исходного , регулируемого, например резистором 38, напр жени  смещени ; если сумма амплитуды усиленного сигнала и напр жени  смещени  превышает напр жение отпирани  транзистора 34, он отпираетс  и на его коллекторе по вл етс  импульс отрицательной пол рности , который поступает на формирователь выходного сигнала 8, а оттуда - на выходную шину 41. В режиме записи информации в накопитель пам ти на вход 30, т.е. на базу транзистора 26, подаетс  импульс запрета положительной пол рности, во времени совпадающий с помехой в режиме записи и имеющий амплитуду, достаточную , дл  компенсации усиленной амплитуды импульса помехи отрицательйой пол рности. Импульс запрета через перехбд база-эмиттер транзистора 26 поступает в общую точку соединёни  эмиттеров транзисторов 25, 26 и конденсатора 7, где он складываетс  с помехой положительной или отрицательной пол рности, в результате чего через конденсатор 7. в режиме записи информации запрещаетс  прохождение импульсов помех отрицательной пол рности и обеспечиваетс  прохожден ие импульсов только положительной пол рности . При этом повышаетс  помехоустойчивость усилител  считывани , так как независимо от пол рности помехи разр д конденсатора 7 происходит через низкое сопротивление открытого транзистора 31 и переходные процессы конденсатора 7 не вли ют на исходное напр жение .смещени транзистора 34, а следовательно, и на порог срабатывани  усилител  считывани . Формула изобретени  1. Усилитель считывани , содер5кащий последовательно соединенные дифференциальные усилители с непосредственными межкаскадными, св з ми, последовательно соединенные амплитудный селектор и формирователь выходного сигна-, ла, управл ющую шину и шины питани , отличающийс  тем, что, с целью повышени  надежности усилител , он содержит элемент обратной св зи, и дополнительный транзисторный усили:Тель , первый вход которого подключен :к выходу одного из дифференциальйых Усилителей, второй вход - к управл ющей Шине, третий и четвертый входы к шинам питани , первый выход дополнительного транзисторного усилител  соединен со входом амплитудного селектора , второй выход через элемент обратной св зи - с одним из входов первого дифференциального усилител .
2. 2.Усилитель по п. 1, о т л и ч «о щ и и с -Я тем, что базы транзистоipOB дополнительного усилител  подключщы соответственно к первому и второму входам дополнительного усилител  , коллекторй - к третьему входу, а эмиттеры - к первому выходу и через последовательно соединенные резисторы - к четвертому входу, обща  точка соединени  резисторов подключена ко второму выходу дополнительного усилител ,
3. 3.Усилитель по пп. 1 и 2, о т личающийс  , что первый

   дифференциальный усилитель содержит диоды, включенные встречно-параллельно меаду коллекторами транзисторов первого дифференциального усилител , базы которых, через резисторы соединены соответственно со входами первого дифференциального усилител .

   Источники информации, прин тые во внимание при экспертизе 1, Патент США № 3461318, кл, 307-235, 1969,

   2, .Elektro technology, № 5, 1967 (прототип).