JP3769597B2 - スイッチドキャパシタ積分器 - Google Patents
スイッチドキャパシタ積分器 Download PDFInfo
- Publication number
- JP3769597B2 JP3769597B2 JP2002276418A JP2002276418A JP3769597B2 JP 3769597 B2 JP3769597 B2 JP 3769597B2 JP 2002276418 A JP2002276418 A JP 2002276418A JP 2002276418 A JP2002276418 A JP 2002276418A JP 3769597 B2 JP3769597 B2 JP 3769597B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- input
- operational amplifier
- reference voltage
- switched capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Description
【発明が属する技術分野】
本発明は、スイッチドキャパシタ(Switched−capacitor)を利用した積分器回路に関し、さらに詳細には、スイッチングノイズを除去したスイッチドキャパシタ積分器に関する。
【0002】
【従来の技術】
図1は、電子回路設計においてフィルタとなす、フィルタの基本回路である積分器を示した回路図面である。図1に示すように、通常の積分器は、負入力ノードに供給された電圧を増幅して出力電圧信号Vout(t)を出力する演算増幅器A、演算増幅器Aの負入力ノードと出力ノードとの間に接続されるフィードバックキャパシタC2、Vin(t)の電圧入力ノードと演算増幅器Aの負入力ノードとの間に接続された抵抗R1から構成される。積分器の伝達関数及び周波数特性は、H(s)=−1/R1C2*1/sとなる。
【0003】
図1の積分器を集積回路上に具現化する時、積分器の抵抗とキャパシタは、各々約5%及び約1%内の精度誤差を有するのみでなく、その誤差の値が製造工程、温度、使用時間などの動作環境に応じてかなりの変化をするので、積分器の正確かつ信頼性のある周波数特性を得ることは難しい。したがって、これら前述の問題を集積回路上で解決する方法として、図2に示すスイッチドキャパシタ回路が提案された。
【0004】
以下、図2を参照しながらスイッチドキャパシタ回路について説明する。
まず、φ1とφ2は、重ならない2相クロック(nonoverlapping two−phase clocks)信号であり、φ1=‘1’である間に、C1にQ1=C1*V1だけの電荷量が貯蔵される。φ2=‘1’となる2相クロック(φ1とφ2)の半周期後には、C1はV2に接続されてQ2=C1*V2の電荷量を貯蔵することになり、この場合、ΔQ=C1(V1−V2)の電荷量がスイッチドキャパシタから出力される。したがって、周期Tの間、V1からV2に流れる平均電流は、I=ΔQ/T=C1(V1−V2)/Tとなり、これは(V1−V2)/Reqと表すことができる。したがって、スイッチドキャパシタ回路は、等価抵抗Reqを用いて具現することができる。
このようなスイッチドキャパシタ回路は、CMOS工程により単一チップに容易に集積することができ、抵抗が除去され、電力消費が減るという長所を持っているので、大部分のアナログ集積フィルタに用いられている。またスイッチドキャパシタ回路を使用したフィルタは、積分器の周波数特性をキャパシタンスの比として表現するので、その精度及び動作の信頼性において極めて安定した値を提供することができる。
【0005】
図3は、従来のスイッチドキャパシタを用いた積分器回路を示す図面である。
図3に示すように、スイッチドキャパシタを用いた積分器は、演算増幅器Aと、演算増幅器Aの負(−)入力ノードと出力ノードとの間に接続されたキャパシタC2と、二つのスイッチS1、S2、及び前記二つのスイッチS1、S2間の接続ノードと接地電圧ノードとの間に接続されたキャパシタC1とを備える。二つのスイッチS1、S2は、前述したように、重ならない2相クロック信号(φ1とφ2)によってスイッチングされる。
しかし、実際の集積回路上にキャパシタを形成する時、キャパシタの両端には、寄生キャパシタンスが発生し、これは積分器の周波数特性に影響を及ぼすので、このような影響を排除するためには、寄生キャパシタンスの両端は、フローティング(floating)しないように、所定電圧、接地電源、またはφ1とφ2のいずれのクロック信号においても演算増幅器の入出力ノードに接続されるべきである。
【0006】
上記の技法を利用して寄生キャパシタンスに関わりなく積分器動作を行なうスイッチドキャパシタ積分器を図4に示す。
図4に示すスイッチドキャパシタを利用した積分器は、図3の回路において、キャパシタC1の両端にスイッチS3、S4を追加したものである。スイッチS3とS4は、各々重ならない2相クロック信号φ1とφ2に応じて交互に動作する。ここで、キャパシタCP1L、CP1R、CP2L、CP2Rは、キャパシタC1、C2の両端で発生する寄生キャパシタである。
まず、キャパシタC1と関連する寄生キャパシタンスCP1L、CP1Rを考えると、寄生キャパシタンスCP1Lの一側は、作動クロック入力が、たとえば‘1’状態を有するようなφ1であり、スイッチS1がオンである時、入力電圧源に接続され、一方、作動クロック入力がφ2であり、スイッチS4がオンである時、接地電源に接続される。
【0007】
ところで、寄生キャパシタンスCP1Rの一側は、作動クロック入力がφ1であり、スイッチS4はオンである時、接地電源に接続されて、作動クロック入力がφ2である時、演算増幅器Aの負(−)入力ノードに接続される。従って、寄生キャパシタンスの両側は、所定電圧、例えばVin、接地電源、あるいはφ1とφ2のいずれのクロックにおいても演算増幅器の入力ノードに接続されていることになる。
一方、C2と関係する寄生キャパシタンスCP2LとCP2Rでは、寄生キャパシタンスCP2Lは、常に仮想(virtual)接地電源に接続されており、寄生キャパシタンスCP2Rは、演算増幅器の出力ノードに接続されているので、積分器の動作に影響を及ぼさない。
【0008】
図5は、図4のスイッチドキャパシタを利用した積分器に基準電圧部を追加して構成した図面である。
図5を参照しながら説明すると、基準電圧部が追加されたスイッチドキャパシタ積分器は、入力キャパシタC1と、入力信号Va、Vbを各々入力キャパシタC1の一側に供給する第1、第2スイッチSW1、SW2と、基準電圧Vcを正(+)入力で受け、その出力ノードが負(−)入力にフィードバック接続されている第1演算増幅器A1と、第1演算増幅器A1の出力ノードN2と入力キャパシタC1の他側のノードN1とを接続する第3スイッチSW3と、第4スイッチSW4と、入力キャパシタC1の信号を第4スイッチSW4を介して負入力(−)で受け、第1演算増幅器A1の出力を正入力(+)で受ける第2演算増幅器A2と、第2演算増幅器A2の負(−)入力と出力Voutを接続するフィードバックキャパシタC2とから構成される。
【0009】
以下、図5を参照しながら基準電圧部が追加されたスイッチドキャパシタ積分器の動作を説明する。
前述したように、φ1とφ2は重ならない2相クロック信号である。また、第1、第3スイッチSW1、SW3は、第1位相クロック信号(φ1)によってスイッチングされるスイッチであって、第2、第4スイッチSW2、SW4は、第2位相クロック信号(φ2)によってスイッチングされるスイッチである。
まず、第1位相クロック信号(φ1)が作動され、それに呼応して第1及び第3スイッチSW1及びSW3がオン(on)されれば、入力キャパシタC1に貯蔵される電荷量は、C1(Va−Vc)となり、第2位相クロック信号(φ2)が作動され、それに呼応して第2及び第4スイッチSW2及びSW4がオンされれば、入力キャパシタC1に貯蔵される電荷量は、C1(Vb−Vc)になる。したがって、一周期の間、入力キャパシタC1からフィードバックキャパシタC2に移動する電荷量は、電荷量保存の法則により、{C1(Va−Vc)}−{C1(Vb−Vc)}=C1(Va−Vb)である。
【0010】
ところが、作動クロック信号が第2位相クロック信号(φ2)から第1位相クロック信号(φ1)に変化する瞬間、入力キャパシタC1に貯蔵される電荷量は、突然、C1(Vb−Vc)からC1(Va−Vc)に変化することはできないので、第1位相クロック信号(φ1)に変化する瞬間に、入力キャパシタC1の瞬間電圧は、Vb−Vcに維持する。しかしながら、第1位相クロック信号(φ1)に変化する瞬間、入力電圧は、VbからVaに変わるので、キャパシタC1の両端の瞬間電圧が、Vb−Vcに維持されるために、第1演算増幅器A1の出力ノードN2の電圧も瞬間的に変化してしまうが、これによってスイッチングノイズが引き起こされるという問題があった。
スイッチングノイズは、積分器回路の全体特性に影響を及ぼすので、最小化する必要がある。しかも、スイッチングノイズが起こるノードN2は第2演算増幅器A2の正(+)入力に接続されているので、スイッチングノイズの除去は必須である。
【0011】
【発明が解決しようとする課題】
そこで、本発明は上記従来のスイッチドキャパシタ積分器における問題点に鑑みてなされたものであって、本発明の目的は、入力信号のスイッチングにより生じるノイズを除去した、スイッチドキャパシタを利用した積分器を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるスイッチドキャパシタ積分器は、クロック信号に応じてスイッチングするスイッチにより第1及び第2入力電圧をキャパシタに供給するスイッチドキャパシタ部と、基準電圧を入力し、増幅された基準電圧を出力する基準電圧供給部と、基準電圧供給部の出力を安定した電圧レベルに維持するスイッチングノイズ除去部と、負(−)入力で前記スイッチドキャパシタ部の出力を受信し、正(+)入力で前記スイッチングノイズ除去部を介して前記基準電圧供給部の出力を受信する演算増幅器と、前記演算増幅器の出力を該演算増幅器の負(−)入力にフィードバックするフィードバックキャパシタとを有してなることを特徴とする。
【0013】
そして、本発明によれば、スイッチドキャパシタを利用した積分器における演算増幅器の入力部で電圧が瞬間的に変わる時発生するスイッチングノイズを除去するために、演算増幅器の入力端に抵抗とキャパシタを追加した積分器を提供することにより、電圧が瞬間的に変わる時にも抵抗とキャパシタの時定数(Time Constant、τ=RC)により電圧が変化することになって、スイッチングノイズが除去され、抵抗RとキャパシタンスCの調節により演算増幅器の入力部における電圧変化がほとんどないようにすることができる。
【0014】
【発明の実施の形態】
次に、本発明にかかるスイッチドキャパシタ積分器の実施の形態の具体例を図面を参照しながら説明する。
図6は、本発明によるスイッチドキャパシタ積分器の好ましい一実施例を示す図面である。
【0015】
図6を参照しながら説明すると、スイッチドキャパシタを利用した積分器は、クロック信号に応じてスイッチングするスイッチにより第1及び第2入力電圧Va又はVbをキャパシタに供給するスイッチドキャパシタ部300と、基準電圧を入力し、増幅された基準電圧を出力する基準電圧供給部200と、基準電圧供給部200の出力を安定した電圧レベルに維持するスイッチングノイズ除去部100と、負(−)入力でスイッチドキャパシタ部300の出力を受信し、正(+)入力でスイッチングノイズ除去部100を介して基準電圧供給部200の出力を受信する第2演算増幅器A2と、第2演算増幅器A2の出力Voutを演算増幅器A2の負(−)入力ノードN4にフィードバックするフィードバックキャパシタC2とから構成される。
【0016】
スイッチドキャパシタ部300は、第1キャパシタC1と、第1入力電圧Vaを第1キャパシタC1の一側N5に供給する第1スイッチSW1と、第2入力電圧Vbを第1キャパシタC1の一側N5に供給する第2スイッチSW2と、第1キャパシタC1の他側N1と基準電圧供給部200の出力ノードN2とを接続する第3スイッチSW3と、第1キャパシタC1の他側N1と演算増幅器A2の負(−)入力ノードN4とを接続する第4スイッチSW4とから構成される。
基準電圧供給部200は、基準電圧Vcを正(+)入力で受け、その出力が負(−)入力にフィードバックされる第1演算増幅器A1により構成される。
スイッチングノイズ除去部100は、第1演算増幅器A1の出力ノードN2と第2演算増幅器A2の正(+)入力ノードN3との間に接続された抵抗R3と、第2演算増幅器A2の正(+)入力ノードN3と接地電圧ノードとの間に接続された第2キャパシタC3とから構成される。
【0017】
図7は、スイッチドキャパシタ積分器の位相クロック信号の入力波形と、従来のスイッチドキャパシタ積分器での第2演算増幅器A2の正(+)入力ノードにおける電圧信号の波形(a)と、本実施例、図6のスイッチドキャパシタ積分器で、スイッチングノイズ除去部によりノイズが除去された電圧信号の波形(b)を示す図面である。
以下、図6及び図7を参照しながらスイッチングノイズが除去されたスイッチドキャパシタ積分器の動作を説明する。ここで、φ1とφ2は、重ならない2相クロック信号であり、第1、第3スイッチSW1、SW3は、第1位相クロック信号(φ1)に応じてスイッチングされるスイッチであり、第2、第4スイッチSW2、SW4は、第2位相クロック信号(φ2)に応じてスイッチングされるスイッチである。
【0018】
まず、第1位相クロック信号(φ1)が作動される時、第1キャパシタC1に貯蔵される電荷量は、C1(Va−Vc)であり、第2位相クロック信号(φ2)が作動される時、第1キャパシタC1に貯蔵される電荷量は、C1(Vb−Vc)である。したがって、一周期(T)の間、第1キャパシタC1からフィードバックキャパシタC2に移動する電荷量は、電荷量保存の法則により{C1(Va−Vc)}−{C1(Vb−Vc)}=C1(Va−Vb)となる。
そして、第2位相クロック信号(φ1)から第1位相クロック信号(φ2)に変化する瞬間、第1キャパシタC1に貯蔵される電荷量は、突然C1(Vb−Vc)からC1(Va−Vc)に変化することはできないので、第2位相クロック信号(φ1)から第1位相クロック信号(φ2)に変化する瞬間に、第1キャパシタC1の瞬間電圧は、Vb−Vcを維持する。しかし、第1位相クロック信号(φ1)に変化した瞬間、入力電圧がVbからVaに変わるので、キャパシタC1の両端の瞬間電圧が、Vb−Vcが維持されるために、第1演算増幅器A1の出力ノードN2の電圧も瞬間的に変化して、その結果、スイッチングノイズが発生する。
【0019】
しかしながら本実施例では、抵抗R1と第2キャパシタC2とからなるスイッチングノイズ除去部100が、基準電圧供給部200の出力ノードN2と第2演算増幅器A2の正(+)入力ノードN3との間に設けられているために、ノードN2での電圧が瞬間的に変化しても、正常的な回路動作には問題なく、ノードN3での電圧変化がほとんどないように電圧を維持することが可能である。
すなわち、ノードN2で電圧が瞬間的に変化しても、ノードN3では抵抗R3とキャパシタC3の時定数(Time Constant、τ=RC)により電圧が変化するので、抵抗R3と第2キャパシタC3の値の調節によりノードN3での電圧変化がほとんどないように維持することができる。
また、上記のスイッチングノイズ除去部100は、結局高周波数の雑音を除去するものであって、ローパスフィルタを利用して構成することができる。
【0020】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【0021】
【発明の効果】
上述したようになされた本発明によれば、スイッチドキャパシタを利用した積分器回路で発生し得るノイズを、抵抗とキャパシタを有するスイッチングノイズ除去部を追加して、除去することによって、安定した全体回路動作を保障することができる。
【図面の簡単な説明】
【図1】従来のフィルタの基本回路である積分器を示した回路図面である。
【図2】スイッチドキャパシタ回路の動作を説明するための回路図面である。
【図3】従来のスイッチドキャパシタを用いた積分器回路を示す回路図面である。
【図4】図3のスイッチドキャパシタを用いた積分器回路にキャパシタの両端にスイッチを追加した図面である。
【図5】図4のスイッチドキャパシタを利用した積分器に基準電圧部を追加して構成した図面である。
【図6】本発明の一実施例に係るスイッチドキャパシタ積分器を示す図面である。
【図7】スイッチドキャパシタ積分器の位相クロック信号の入力波形と、従来の第2演算増幅器の正(+)入力ノードにおける電圧信号の波形(a)と、本実施例での電圧信号の波形(b)を示す図面である。
【符号の説明】
100 スイッチングノイズ除去部
200 基準電圧供給部
300 スイッチドキャパシタ部
A2 第2演算増幅器
C2 フィードバックキャパシタ
Claims (5)
- クロック信号に応じてスイッチングするスイッチにより第1及び第2入力電圧をキャパシタに供給するスイッチドキャパシタ部と、
基準電圧を入力し、増幅された基準電圧を出力する基準電圧供給部と、
前記基準電圧供給部の出力を安定した電圧レベルに維持するスイッチングノイズ除去部と、
負(−)入力で前記スイッチドキャパシタ部の出力を受信し、正(+)入力で前記スイッチングノイズ除去部を介して前記基準電圧供給部の出力を受信する演算増幅器と、
前記演算増幅器の出力を該演算増幅器の負(−)入力にフィードバックするフィードバックキャパシタとを有してなることを特徴とするスイッチドキャパシタ積分器。 - 前記スイッチングノイズ除去部は、ローパスフィルタにより構成することを特徴とする請求項1に記載のスイッチドキャパシタ積分器。
- 前記スイッチングノイズ除去部は、前記基準電圧供給部の出力ノードと前記演算増幅器の負入力ノードとの間に接続される抵抗と、前記演算増幅器の負入力ノードと接地電源ノードとの間に接続されるキャパシタとからなることを特徴とする請求項2に記載のスイッチドキャパシタ積分器。
- 前記基準電圧供給部は、前記基準電圧を正(+)入力で受信し、出力が負(−)入力にフィードバックされる演算増幅器により構成されることを特徴とする請求項1に記載のスイッチドキャパシタ積分器。
- 前記スイッチドキャパシタ部は、キャパシタと、
前記第1入力電圧を前記キャパシタの一側に供給する第1スイッチと、
前記第2入力電圧を前記キャパシタの一側に供給する第2スイッチと、
前記キャパシタの他側と前記基準電圧供給部の出力ノードとをスイッチングする第3スイッチと、
前記キャパシタの他側と前記演算増幅器の負(−)入力ノードとをスイッチングする第4スイッチとを有することを特徴とする請求項1に記載のスイッチドキャパシタ積分器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-074985 | 2001-11-29 | ||
KR10-2001-0074985A KR100431747B1 (ko) | 2001-11-29 | 2001-11-29 | 스위칭 노이즈가 제거된 스위치드 커패시터 적분기 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003203195A JP2003203195A (ja) | 2003-07-18 |
JP3769597B2 true JP3769597B2 (ja) | 2006-04-26 |
JP3769597B6 JP3769597B6 (ja) | 2006-08-02 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
JP2003203195A (ja) | 2003-07-18 |
KR20030044277A (ko) | 2003-06-09 |
US6803802B2 (en) | 2004-10-12 |
KR100431747B1 (ko) | 2004-05-17 |
US20030099233A1 (en) | 2003-05-29 |
TWI253016B (en) | 2006-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7454967B2 (en) | Signal conditioning methods and circuits for a capacitive sensing integrated tire pressure sensor | |
Danneels et al. | A fully-digital, 0.3 V, 270 nW capacitive sensor interface without external references | |
EP1146648B1 (en) | Delta sigma analog-to-digital converter | |
US9310409B2 (en) | Capacitance-to-voltage interface circuits | |
US6803802B2 (en) | Switched-capacitor integrator | |
CN109792233B (zh) | 积分电路与用于提供输出信号的方法 | |
US11879919B2 (en) | Inductive sensing methods, devices and systems | |
US8051711B2 (en) | Electronic circuit for measuring a physical parameter supplying an analogue measurement signal dependent upon the supply voltage | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP6351026B2 (ja) | 信号処理回路 | |
JP2000022500A (ja) | スイッチトキャパシタ回路 | |
JPS60254815A (ja) | フイルタ装置 | |
JP3769597B6 (ja) | スイッチドキャパシタ積分器 | |
JP2012037439A (ja) | 静電容量検出回路 | |
JPH05259899A (ja) | 積分効果を有する位相判別整流器構成及びそれを利用した電圧制御発振器を有するpll | |
JPH06103807B2 (ja) | 集積回路用高精度増幅回路 | |
JP2004194201A (ja) | 集積回路及びa/d変換回路 | |
JPH0695635B2 (ja) | レベルシフト回路 | |
JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
KR101376151B1 (ko) | 전하 공유방식을 이용한 보상 장치 | |
JP5733694B2 (ja) | スイッチトキャパシター回路を用いたハイパスフィルター及び電子機器 | |
JPH044285Y2 (ja) | ||
CN113922776A (zh) | 一种基于开关电容式共模反馈电荷放大器的c/v转换电路 | |
JPH08102620A (ja) | 圧電発振回路 | |
JPH01243623A (ja) | 信号レベル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3769597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |