JPS60254815A - フイルタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ンサを備えるフィルタ装置であって第１抵抗の抵抗値及
び第１コンデンサのキャパシタンスの積によって決まる
時定数を有し、更に、フィルタ装置の時定数を調整する
ためスイッチと第２コンデンサを含むトリミング回路を
備えるフィルタ装置に関する。

かかるフィルタ装置によれば既知の任意の能動又は受動
フィルタを構成することができる。特に、かかるフィル
タ装置は離散時間スイッチトキバシタフィルタの入力又
は出力フィルタを構成１することができる。

集積回路においては抵抗及びコンデンサは限られた精度
でしか製造できないので、フィルタ装置における時定数
は極めて不正確になる。論文“スイッチト・レジスタ・
フィルターズーアー・コンテイヌユアス・タイム・アプ
ローチ・ツー・モノリシック・モス・フィルタ・デザイ
ン（５ｗ１ｔｃｈｅｄ−ＲｅＳｉＳｔＯｒ　Ｆｉｌｔｅ
ｒｓ−Ａ　Ｃｏｎｔｉｎｕｏｕｓ　Ｔｉｍｅ　Ａｐｐｒ
ｏａｃｈｔｏ　ＭＯｎｏｌｉｔｈｉｃ　ＭＯＳ−Ｆｉｌ
ｔｅｒ　Ｄｅｓｉ、ｇｎ　１″、アイ。

イー・イー・イー・トランザクションズ・オン・サーキ
ツツ・アント・システムズ（工ＥＥＥ　Ｔｒａｎｓａｃ
ｔｉｏｎｓｏｎ　Ｃ１ｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔ
ｅｍｓ　ｌ　、　Ｖｏｌ、　（３ａｓ　−２９。

＆　５　、１９８２年５月、第３０６〜３１５頁には、
一層正確な時定数を得ることができるようにするフィル
タ装置が記載されている。このフィルタ装置では各抵抗
を電界効果トランジスタで構成し、その抵抗がコンデン
サを介しゲート及びソースの間に確立される電圧によっ
て決まるようにしている。各抵抗に対し、実際のフィル
タ及びトリミング回路に交互に接続される２個の電界効
果トランジスタを設けている。このトリミング回路では
電界効果トランジスタの抵抗をスイッチされたコンデン
サの等価抵抗に等しくしている。その結果時定数は実際
のフィルタにおけるコンデンサのキャパシタンス及びス
イッチされたコンデンサのキャパシタンスの間の比と、
コンデンサのスイッチングが行なわれるクロック周波数
とだけに依存する。

積分に当りコンデンサの間において極めて正確なキャパ
シタンス比を得ることができる。また、外部回路によっ
て決まるクロック周波数も正確に規定することができる
。

しかしこの既知のフィルタ装置の欠点は、電界効果トラ
ンジスタ０抵抗及び制御電圧の間の非直線性関係により
時定数が不正確になることである。

更に、等しいゲート電圧における電界効果トランジスタ
の抵抗が、ドレイン電極及びバックゲートにおける電圧
の差に起因して著しく相違することが見出された。更に
、各抵抗に対し２個の電界効果トランジスタを使用する
ことにより、スイッチングに使用されるクロック言置の
間にクロストークが生じ易くなる。

従って本発明の目的は、時定数を遥に正確に調整できる
トリミング回路を備えたフィルタ装置を提供するにある
。かかる目的を達成するため本発明のフィルタ装置は、
トリミング回路が、その両端間に第１基準電圧を確立す
る基準抵抗を備え、第１基準電圧に比例する第２基準電
圧を前記第２コンデンサの両端子間に確立し、基準抵抗
の抵抗値及び前記第２コンデンサの等優等抵抗の間の差
の目安となる制御電圧を発生する第１手段を備え、前記
等価抵抗を、第２基準電圧と、特定時間間隔における前
記第２コンデンサの完全な放′亀に起因して特定時間間
隔にわたり平均化された単位時間当りの転送電荷との間
の比にほぼ等しくシ、基準抵抗の抵抗値と、基準抵抗の
抵抗値のパーセントで表わされた前記第２コンデンサの
等価抵抗との間の差にはぼ等しい、第１抵抗の全抵抗の
パーセントで表わされた第１抵抗の部分を制御電圧によ
って短絡する第２手段とを備えたことを特徴とす。

る。

既知（７）　フィルタ装置と同様に本発明のフィルタ装
置はスイッチされる第２コンデンサの等価抵抗及び第１
コンデンサによって形成される時定数がこれらコンデン
サのキャンパシタンスの間の比と、第２コンデンサがス
イッチされるクロック周期だけに依存するという事実を
利用している。本発明は、基準抵抗においてその抵抗値
がスイッチされた第２コンデンサの抵抗に等しくなる位
置を決定するためトリミング回路においてスイッチされ
た第２コンデンサの等価抵抗と基準抵抗の値を比較する
ことによりフィルタの実際の時定数に対しても上記依存
性を得ることができることを認識し、これを基礎として
為したものである。従ってフィルタの所望時定数は基準
抵抗において見出された位置と同じ相対位置から第１抵
抗を短絡することによって得られる。

本発明のフィルタ装置では実際の抵抗が調整され、これ
により非直線性の生起が阻止される。フィルタは各時定
数に対し１個の抵抗しか備えていないから、スイッチン
グクロック間のクロストークが生じない。本発明フィル
タ装置の他の重要な利点は、フィルタ装置のすべての時
定数を］８個のトリミング回路だけによって制御できる
ことである。

本発明の実施例では、第１手段が反転入力端子と、定電
位にある非反転入力端子と、第３コンデンサを介して反
転入力端子に帰還される出力端子とを有する増幅器を含
む積分器を備え、積分器が第１時間間隔に当り基準抵抗
を流れる電流を積分し、前記第２フンテンサにより、第
２基準電圧に等しいスイッチされたコンデンサの端子電
圧に対応する′電荷量を第１１Ｆ９間間隔における第１
瞬時に反転入力端子に供給し、第１時間間隔における第
２１１時に増１１＠器の出力端子から制御電圧を取り出
すようにする。正の第１基準電圧の場合には、積分時間
間隔が開始されると相分器Ｇこおける電圧が直線性で減
少する。第２コンデンサにおける電荷が増幅器の入力端
子に供給された瞬時に、出力端子に過渡電圧が生じ、然
る後この電圧は直線性で再び減少する。第２瞬時に積分
器の出力端子における全′亀圧変化がゼロに等しくなる
場合、第２コンデンサの等価抵抗は基準抵抗の抵抗値に
等しくなる。第２瞬時に積分器の出力端子における電圧
が正であれば、第２コンデンサの等価抵抗は基準抵抗の
値より小さくなる。従って積分器の出力端子における電
圧は基準抵抗の値及び第２コンデンサの等価抵抗の間の
差抵抗の両端間電圧に等しくなる。

更に本発明のフィルタ装置においては、第１手段が更に
ｐｍ幅器の出力端子及び反転入力端子の間に配設した第
１スイツチと、前記第２コンデンサの第１端子を、第２
基準電位にある第３端子と、増幅器の非反転入力端子と
同一″電位にある第１点トニ接続する第２スイツチと、
前記第２コンデンサの第２端子を、増幅器の非反転入力
端子と同一′電位にある第２点と、増幅器の反転入力端
子とに接続する第３スイツチと、第１スイツチ、第２ス
イツチ及び第３スイツチを制御する第１及び第２″　ク
ロック手段、とを備え、第１スイッチ手段′が第３端子
及び第２点の間で第２コンデンサのスイッチングを行い
、かつ第２時間間隔に当り第１スイツチを介して第３コ
ンデンサを短絡し、第２クロック手段が第１瞬時に開始
される第３時間間隔に当り第１点及び増幅器の反転入力
端子の間で第２コンデンサのスイッチングを行い、かつ
少なくとも第２Ｐ１４時まで継続するよう構成、したこ
とを特徴とする。

本発明のフィルタ装置では、第１手段が更に、積分器の
出力電圧を第２瞬時から次の積分時間間隔における対応
する瞬時まで保持する保持回路を備えるようにすること
ができる。保持回路が積分器の出力電圧から不所望ｆキ
号成分をＰ波するフィルタ回路も構成するようにすると
好適である。かかる保持回路は第４コンデンサを備え、
第４コンデンサを増幅器の出力端子に接続しかつ第４ス
イツチを介して第５コンデンサに並列接続するようにす
ることができる。

第１抵抗の一部を短絡する第２手段が第１入力端子及び
第２入力端子を有する複数の比較器を備え、これら比較
器の第１出力端子には制御電圧を供給し、かつこれら比
較器の第２入力端子は基準抵抗における等間隔で離間し
たタップに結合し、更に、基準抵抗の全抵抗のパーセン
トで表わした基準抵抗のタップ間に位置する部分にほぼ
等しい、第１抵抗の全抵抗のパーセントで表わした第１
抵　′抗の部分を短絡できるスイッチを制御するため前
記比較器に第１出力端子及び第２出力端子を設けるよう
にすることができる。比較器は、例えば雑音に応動しな
いようにするためヒステリシスを呈するようにすると好
適である。フィルタ装置が、関連するコンデンサと共に
別の時定数を規定する別の抵抗を備えている場合、これ
ら抵抗には、ゲイルタ装置において所望のフィルタ動作
を得るため関連するコンデンサに対し特定の関係を有す
るようにする必要がある抵抗に対し、基準抵抗の全抵抗
のパーセントで表わした、基準抵抗におけるタップ間に
位置する部分にほぼ等しい、前記抵抗の全抵抗のパーセ
ントで表わした前記抵抗の部分を短絡できるスイッチを
設けることができる。

次に図面につき本発明の詳細な説明する。

第１図は本発明によるフィルタ装置の第１実施例を示す
。実際のフィルタは時定数Ｒｅを規定する抵抗ＲニーＲ
及びコンデンサＣニーＣを含む受動−次低域通過フィル
タで構成し、１波すべき入力歯骨Ｖは抵抗Ｈ□に供給し
、Ｐ波された信号はコンデンサＣから導出する。しかし
抵抗Ｒ１及びコンデンサＣ０は極めて正確には集積化で
きないので、ＲＣ時定数は極めて不正確になる。正確な
時定数を得るため本例のフィルタ装置にはトリミング回
路を設ける。このトリミング回路は反転入力端子８、非
反転入力端子４及び出力端子５を有する演算増幅器２を
含む積分器を備えている。非反転入力端子４は基準電圧
に保ち、本例ではＯｖに保つ。スイッチＳ□により短絡
できるコンデンサＣ２により出力端子５から反転入力端
子３への帰還を行う。反転入力端子８及び積分器の入力
端子６の間に基準抵抗Ｒ２を配設する。入力端子６には
基準電圧ＶＲを供給する。積分器は更にコンデンサＣ８
を備え、このコンデンサはスイッチＳ２及びＳ８により
入力端子６及び接地点８の間並びに反転入力端子及び接
地点７の間で切換えることができる。

積分器の出力端子はコンデンサＣ４及び保持コンデンサ
Ｃ５を含む保持及びフィルタ回路にも接続スル。コンデ
ンサＣ６はスイッチＳ、によりｍ分器の出力端子５又は
コンデンサＣ６の端子９に接続することができる。なお
スイッチ８０〜Ｓ、は既知の任意形式のものとすること
ができ、例えば、ｐチャンネル成界効果トランジスタと
することができる。スイッチＳ　−８はクロックパルス
φ、及ｌ　４ びφ２を供玲するクロック装置１０によって制御する。

基準抵抗Ｒ２は、演算増幅器２を接続した端部に向って
多数の規則的に離間したタップ１１〜２０を備えており
、これらタップはそれぞれ対応する比較器２１〜３０の
一方の入力端子に接続し、その他方入力端子は保持回路
の出力端子９に接続する。フィルタの抵抗Ｒ□も基準抵
抗Ｒ２におけるタップと同一態様で離間した多数のタッ
プ８１〜４ｏを備えており、このようにする理由は本例
では基準抵抗が抵抗Ｒ０と同一であるからである。

比較器２１〜３０の出力によりスイッチＳ０、〜Ｓ２゜
を制御し、これらスイッチはタップ３１〜４０を抵抗Ｒ
工の共通接続点５０に接続することができ、従って抵抗
Ｒ工の一部を短絡することができる。

スイッチＳ０、〜Ｓ２ｏハ、例えば、そのソース及ヒト
レイン電極を互に接続したＮチャンネル及びＰチャンネ
ル電界効果トランジスタを備えることができる。

次に本例フィルタ装置の動作を第２図につき説明するこ
ととし、この図において第２図ａ及び第２図すはスイッ
チＳ工〜Ｓ、を制御するクロック（信号φ□及びφ２を
それぞれ示し、第２図Ｃ及び第２図ｄは積分器の出力端
子５における゛電圧■。、及び保持回路の出力端子９に
おける電圧Ｖ。２をそれぞれ示す。

クロック＠号φ、が低レベルにある場合スイッチＳ□〜
Ｓ、は位置１にあり、クロックは号φ、が高レベルにあ
る場合クロックは号φ、が低レベルになければ、スイッ
チＳ□〜Ｓ、は開放され、その場合スイッチＳ工〜Ｓ、
は位置２にある。クロックは号φ２が高レベルにある場
合クロック信号φ、が低レベルになければ、スイッチＳ
□〜Ｓ、は開放される。

クロックは号φ、の時間間隔ｔ０〜ｔ、ではコンデンサ
Ｃ２はスイッチＳ０により短絡されるので十分に放電す
る。その場合基準抵抗Ｒ２を流れる電流は演算増幅器２
の出力端子へ流れる。同時にコンデンサＣ８が基準電圧
ＶＲに充電される。クロック信号φ□が高レベルＧこな
る瞬時ｔ２にスイッチＳ□が開放されるので入力電圧Ｖ
Ｒは積分器によって積分される。その場合積分器の出力
端子５における電圧は次式 に従って減少する。騎時ｔ８にクロック信号φ２が（Ｊ
ｔレベルになる。従ってコンデンサＣ８が演算増幅器２
の反転入力端子３に接続されるのでこの反転入力端子に
おける電圧は−ＶＲに等しくなる。

非反転入力端子４の電圧はＯｖであるから、反転入力端
子３は仮想接地点である。演算増幅器２０ま反転入力端
子３の電圧をコンデンサＣ２を介して直ちにゼロＶに復
帰させる。その結果瞬時１−１８に積分器の出力端子５
に次式 で表わされる過渡電圧が発生する。この過渡電圧後幕準
電圧ｖＲの積分が同じ態様で行われるので出力端子５に
おける電圧■。、は第２図Ｃに示した如く変化する。

瞬時ｔ、にりｐツク信号φ２は再び高レベルＧこなるの
で、スイッチＳ４が開放される。従ってコンデンサＣ４
には瞬時１−１．における出力′電圧Ｖ。□、即ち積分
開始後の瞬時ｔｍ−ｔ、　−ｔ２Ｇこお番する電圧が発
生する。瞬時１−１５にクロック装置φ、が再び低レベ
ルになるので、スイ゛ンチＳ、が位置１に設定される。

従って保持コンデンサＣ５の電圧はコンデンサＣ６の′
電圧に等しくなる。瞬時を−１０の前に多数のクロック
サイクルが経過しているものと仮定しており、その理由
は実際上、コンデンサＣ及びＣ５によって行われる分圧
作用に起因した多数のクロックサイクルが経過するまで
コンデンサＣ５の電圧はコンデンサＯ２の電圧に等しく
ないからである。その結果保持回路もｐ波回路を構成す
る。例えば、スイッチングトランジスタ又は雑音に起因
する積分器の出力電圧における不要電圧は分圧のため保
持コンデンサの電圧に対し小さい範囲の影響を及はすに
過ぎない。この点につき保持コンデンサＣ５の容量をコ
ンデンサＣ４に比べ著しく大きくすると有利である。

保持回路の出力端子９の電圧■。２に対しては式％式％
（２） が得られる。コンデンサＣ２及びＣ８が同じである場合
即ちｃ、　−Ｃ８−ａＲの場合にはとなる。この電圧は
基準抵抗Ｒ２上の点であってこの点と入力端子６との間
の抵抗がコンデンサＣ８の等価抵抗に等しくなる点にお
ける電圧に等しく、この抵抗は時間間隔ｔｍにわたりｔ
ｍ／ＣＲに等しい。

実際上この点と入力端子６との間の電圧はに等しい。こ
の電圧は に等しい抵抗値に対応する。式（４）によって与えられ
る制御電圧は各比較器２１〜３０の入力端子に現われる
０基準抵抗Ｒ２のタップｌｌ〜２０に接続した比較器２
１〜３０の入力端子にはゼロＶから階段状に増大する電
圧が供給される。一方の入力端子における制御電圧■。

２が他方入力端子におけるタップから供給された電圧よ
り高い比較器２１〜３０の出力により、タップ１１〜２
０に接続した対応するスイッチング、〜Ｓ２ｏが位置１
から位置２に設定される。その結果抵抗Ｒ工の一部分が
短絡され、この部分は電圧Ｖ。２が発生する基準抵抗Ｒ
８の部分にほぼ等しい。

従って本例フィルタ装置の実効又は有効時定数は に等しくなる。従って、この時定数は、集積回路波’４
によって正確に確立できる２つの茫ヤバシタンスの間の
比と、クロック装置により極めて正確に規定できる時間
間隔とによって決定される。

この時定数が実現される精度は使用する比較器の数にも
左右される。比較器の数が無制限の場合だけ、制御電圧
Ｖ。、に対応する抵抗Ｒ１の部分が短絡される。比較器
の数が制限されている場合精度は短絡できる抵抗の部分
と、この目的に使用する比較器の数とに左右される。上
記抵抗の部分の大きさはフィルタの修正されない時定数
ＲＩＣ□の値の不正確さによって決まる。これが例えば
２５％である場合には、この抵抗の１／４を短絡できる
ようにすると好適である。基準抵抗及びｙｋ調整すべき
抵抗は集積回路技術により限られた精度で互に等しくす
ることができる。従って抵抗の特定部分を短絡する比較
器の最大個数は等しい抵抗における不正確さに左右され
る。

比較器は普通の形式のものとすることができる。

一方の入力端子における制御電圧が他方入力端子におけ
る、タップから供給された′電圧にほぼ等しい場合例え
ば雑音に応動して比較器の出力が交互に短絡できずかつ
抵抗を一部を短絡できなくするため、比較器はその制御
特性においてヒステリシスを呈すると好適である。その
結果、例えば、制御電圧がタップから供給される電圧を
超えた場合には、制御電圧がタップから供給される電圧
より特定値だけ小さくなるまで短絡される部分が再び切
り換えられないようになる。

本例では調整すべき抵抗Ｒ０の値が基準抵抗Ｒ２の値に
等しいので、制御電圧が発生する基準抵抗Ｒ２の部分に
等しい抵抗Ｒ工の部分を短絡することにより所望の時定
数が得られる。しかし代案として調整すべき抵抗が基準
抵抗とは異なる抵抗値を有するようにすることもできる
。その場合調整すべき抵抗Ｒ□のタップを適切に配設し
て、短絡できる部分ｃパーセントで表わされる）が基準
抵抗Ｒ２のタップを有する部分に等しくなるようにする
必要がある。従って実効又は有効時定数Ｃ式（７）参照
）は に等しくなる。本例では積分期間の前にはコンデンサＣ
８は基準電圧ｖＲにある端子６に接続される。

これに代わる実施例ではコンデンサＣ８を、基準電圧Ｖ
’Ｒ−αＶ〔但しαは比例定数）にある別の端子に接続
できる。コンデンサＣ３につき、上に述べた実施例にお
けると同一の等価抵抗を得るためには、コンデンサＣ８
の総電荷を同一にする必実施例では瞬時１−１．にコン
デンサＱ４を積分器の出力端子からしゃ断し、この瞬時
にコンデンサＣ８を積分器の反転入力端子３からしゃ断
する。

なおコンデンサＣ８は瞬時１−１．より後の瞬時にこの
入力端子からしゃ断することができる。本発明の７・イ
ルタ装置の利点は、フィルタにおけるすべての時定数を
タイミング回路により同時に調整できることである。次
に２つの時定数を調整する本発明の第２実施例を第８図
につき説明するが、これは二次すＬ／　ン（５ａｌｌｅ
ｎ　ｌ及びキー　［Ｋｅｙ］フィルタである。このフィ
ルタは離散時間スイッチト・キャパシタ・フィルタに対
するエイリアシング防止入力フィルタとして使用される
。第３図において第１図と同一部分は同一参照記号で示
す。

実際のフィルタは特定のフィルタ動作のためコンデンサ
Ｃ工及びコンデンサＣ６につき特定の関係ならしめる必
要がある抵抗Ｒ０及び抵抗Ｒ８を備えている。抵抗Ｒ８
及びコンデンサＣ６は十分な負帰還を施した演算増幅器
６０の非反転入力端子に接続し、その反転入力端子は共
通接続点５０とは反対側のコンデンサＯ０の端子に接続
する。抵抗Ｒ８はタップ７１〜８０を備えており、これ
らタップは、抵抗Ｒ１におけるタップと同様に、基準抵
抗におけるタップ１１〜２０の間の距離に対する比がこ
れら抵抗の抵抗値の間の比に等しくなる距離で互に離間
する。これらのタップは、スイッチＳ□、〜Ｓ、。と同
様に、比較器２１〜３０の出力によって制御されるスイ
ッチ８２□〜Ｓ８６に接続する。従って、短絡される抵
抗Ｒ０の部分に比例する抵抗Ｒ８の部分が短絡される。

その場合２つの抵抗は、コンデンサと共にこれらの抵抗
が所望のフィルタ特性を付与する態様で調整される。

本発明は上述した実施例に限定されるものではなく、任
意の受動又は能動フィルタ装置において時定数を調整す
るためにも使用できる。更に、上述した実施例につき多
数の変形が可能である。例えば、積分器に代え、基準抵
抗の抵抗値及びスイッチされたコンデンサの等価抵抗の
間の差の目安となる制御電圧を発生する他の任意の回路
を使用することができる。保持回路に対し他の多数の回
路を使用できることは当業者には明らかである。

出力電圧が２クロック周期の間に変化しないいわゆるク
ロックド比較器を使用した場合には、保持回路を省略で
きる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す接続図、第２図は第
１図の作動説明図、 第３図は本発明の第２実施例を示す接続図である０ ２・・・演算増幅器　５・・・出力端子６・・・入力端
子　７．８・・・接地点９・・・出力端子　１０・・・
クロック装置１１〜２０・・・タップ　２１〜３０・・
・比−絞量３１〜４０・・・タップ ５０・・・抵抗Ｒ工の共通接続点 Ｒ２・・・基準抵抗　ＶＲ・・・基準電圧６０・・・演
算増幅器　７１〜８０・・・タップ手　続　補　正　書 昭和６０年　７月２　日 特許庁長官　宇　賀　道　部　殿 ■、事件の表示 昭和６０年特許願第９３５０９　号 ２、発明の名称 フィルタ装置 ３、補正をする者 事件との関係　特許出願人 名称　エヌ・ベー・フィリップス。 フルーイランペンファブリケン ４、代理人 氏　名　（５９２５）　弁理士　杉　村　暁　秀住所　
同　所 氏　名　（７２（１５）　弁理士　杉　村　興　作１、
明細書第２１頁第２０行の［タップ１ｌ−２０Ｊｌを「
タップ８ｌ−４０Ｊに訂正する。

Claims (1)

1. 【特許請求の範囲】 １　少なくとも第１抵抗及び第１コンデンサを備えるフ
   ィルタ装置であって第１抵抗の抵抗値及び第１コンデン
   サのキャパシタンスの積によって決まる時定数を有し、
   更に、フィルタ装置の時定数を調整するためスイッチさ
   れる第２コンデンサを含むトリミング回路を備えるフィ
   ルタ装置において、トリミング回路が１ その両端間に第１基準電圧を確立する基準抵抗を備え、
   第１基準電圧に比例する第２基準電圧を前記第２コンテ
   ンサの両端子間に確立し、 基準抵抗の抵抗値及び前記第２コンデンサの等優等抵抗
   の間の差の目安となる制御電圧を発生する第１手段を備
   え、前記等価抵抗を、第２基準電圧と、特定時間間隔に
   おける前記第２コンデンサの完全な放電に起因して前記
   特定時間間隔にわたり平均化された単位時間当りの転送
   電荷との間の比にほぼ等しくし、基準抵抗の抵抗値と、
   基準抵抗の抵抗値のパーセントで表わされた前記第２コ
   ンデンサの等価抵抗との間の差にほぼ等しい、第１抵抗
   の全抵抗のパーセントで表わされた第１抵抗の部分を制
   御電圧によって短絡する第２手段 とを備えたことを特徴とするフィルタ装置。 ２　第１手段が反転入力端子と、定電位にある非反転入
   力端子と、第３コンデンサを介して反転入力端子に帰還
   される出力端子とを有する増幅器を含む積分器を備え、
   積分器が第１等しいスイッチされたコンデンサの端子電
   圧に対応する電荷量を第１時間間隔における第１瞬時に
   反転入力端子に供給し、第１時間間隔における第２１１
   ４時に増幅器の出力端子から制御電圧を取り出す特許請
   求の範囲第１項記載のフィルタ装置。 ＆　第１手段が更に 増幅器の出力端子及び反転入力端子の間に配設した第１
   スイツチと、 前記第２コンデンサの第１端子を、第２基準′亀位にあ
   る第３端子と、増幅器の非反転入力端子と同一電位にあ
   る第１点とに接続する第２スイツチと、 前記第２コンデンサの第２端子を、増幅器の非反転入力
   端子と同一電位にある第２点と、増幅器の反転入力端子
   とに接続する第３スイツチと、 第１スイツチ、第２スイツチ及び第３スイツチを制御す
   る第１及び第２クロック手段とを備え、第１スイッチ手
   段が第３端子及び第２点の間で第２コンデンサのスイッ
   チングを行い、かつ第２時間間隔に当り第１スイツチを
   介して第８コンデンサを短絡し、第２クロック手段が第
   １瞬時に１ノＨ始される第３時間間隔に当り第１点及び
   増幅器の反転入力端子の間で第２コンデンサのスイッチ
   ングを行い、かつ少なくとも第２瞬時まで継続する特許
   請求の範囲第２項記載のフィルタ装置。 ４　第１手段が更に、積分器の出力電圧を第２瞬時から
   次の積分時間間隔における対応する瞬時まで保持する保
   持回路を備える特許請求の範囲第２又は３項記載のフィ
   ルタ装置。 ５　保持回路が積分器の出方電圧がら不所望信号成分を
   Ｐ波するフィルタ回路も構成する特許請求の範囲第４項
   記載のフィルタ装置。 ６　保持回路が第４コンデンサを備え、第４コンデンザ
   を増幅器の出力端子に従続できがっ第４スイツチを介し
   第５コンデンサに並列接続できる特許請求の範囲第５項
   記載のフィルタ装置。 ７、第４スイツチを第１及び第２クロック手段によって
   制御し、第１クロック手段により第２時間間隔に当り第
   ４コンデンサを第５コンデンサに並列接続し、第２クロ
   ック手段により第３時間間隔に当り第４コンデンサを増
   幅器の出力端子に接続する特許請求の範囲第６項記載の
   フィルタ装置。 ＆　第２手段が第１入力端子及び第２入力端子を有する
   複数の比較器を備え、これら比較器の第１入力端子には
   制御電圧を供給し、かつこれら比較器の第２入力端子は
   基準抵抗における等間隔で離間したタップに結合し、更
   に、基準抵抗の全抵抗のパーセントで表わした基準抵抗
   のタップ間に位置する部分にほぼ等しい、第１抵抗の全
   抵抗のパーセントで表わした第１抵抗の部分を短絡でき
   るスイッチを制御するため前記比較器に第１出力端子及
   び第２出力端子を設ける特許請求の範囲第１乃至７項中
   のいずれか一項記載のフィルタ装置。 ９　前記各比較器が第１入力端子及び第２入力端子にお
   ける電圧の差に対し第１−値、及び第１１Ｉｉ＃値より
   低い第２國値を有し、前記電圧の差が第１閾値より高く
   なると第１出力端子及び第２出力端子における電圧の差
   の符号が変化し、第１入力端子及び＠２入力端子におけ
   る電圧の差が第２閾値より低くなると第１出力端子及び
   第２出力端子における電圧の差の符号が再び変化する特
   許請求の範囲第８項記載のフィルタ装置。 １０、　フィルタ装置において所望のフィルタ動作を得
   るため関連するコンデンサに対し特定の関係を有するよ
   うにする必要がある抵抗に対し、基準抵抗の全抵抗のパ
   ーセントで表わした、基準抵抗におけるタップ間に位置
   する部分にほぼ等しい、前記抵抗の全抵抗のパーセント
   で表わした前記抵抗の部分を短絡できるスイッチを設け
   た特許請求の範囲第８又は９項記載のフィルタ装置。