JPH01319322A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH01319322A JPH01319322A JP15441888A JP15441888A JPH01319322A JP H01319322 A JPH01319322 A JP H01319322A JP 15441888 A JP15441888 A JP 15441888A JP 15441888 A JP15441888 A JP 15441888A JP H01319322 A JPH01319322 A JP H01319322A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input terminal
- operational amplifier
- capacitive element
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 2
- 241000750042 Vini Species 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はレベルシフト回路に関し、特例容量素子とスイ
ッチおよび演算増幅器で構成されるレベルシフト回路に
関する。
ッチおよび演算増幅器で構成されるレベルシフト回路に
関する。
従来のレベルシフト回路は演算増幅器と容量素子のほか
に、スイッチを用いない回路とスイッチを用いる回路と
がある。
に、スイッチを用いない回路とスイッチを用いる回路と
がある。
かかるスイッチを用いないレベルシフト回路は、演算増
幅器の反転入力端子の総電荷量をＯに保つこ゛とは不可
能であるため、出力が発振したり、あるいは容量素子が
破壊されるという問題点があった。そこで、かかる問題
点を解決するために、容量素子とスイッチおよび演算増
幅器によって構成するレベルシフト回路が用いられ、こ
の回路が広く現在では利用されるようになった。
幅器の反転入力端子の総電荷量をＯに保つこ゛とは不可
能であるため、出力が発振したり、あるいは容量素子が
破壊されるという問題点があった。そこで、かかる問題
点を解決するために、容量素子とスイッチおよび演算増
幅器によって構成するレベルシフト回路が用いられ、こ
の回路が広く現在では利用されるようになった。
第２図はかかる従来の一例を示すレベルシフト回路図で
ある。
ある。
第２図に示すように、このレベルシフト回路において、
ＩＡ、ＩＢは信号入力端子（ＩＮＩ、ｌＮ２）１．２は
信号出力端子（ＯＵＴ）、４は演算増幅器、ＣＡ。
ＩＡ、ＩＢは信号入力端子（ＩＮＩ、ｌＮ２）１．２は
信号出力端子（ＯＵＴ）、４は演算増幅器、ＣＡ。
ＣＢ、ＣＣは容量素子、Ｓ、〜Ｓ７は第３図に示すよう
なりロック信号φ、φによりオン・オフするＭＯＳ）ラ
ンジスタで構成されるスイッチである。
なりロック信号φ、φによりオン・オフするＭＯＳ）ラ
ンジスタで構成されるスイッチである。
かかるレベルシフト回路において、クロック信号φがハ
イレベルになるとスイッチＳｌ ！ ８３ ＋ ８５
＊Ｓもがオン、スイッチｓ、、８４，８．がオフとなる
ので、容量素子ＣＡの一方の端子が第一の信号入力端子
（ＩＮｌ）ＩＡに接続され、容量素子ＣＣの一方の端子
が第二の入力端子（ＩＮ２）ＩＢに接続され、またコン
デンサＣＢの一方の端子がグランドに接続される。した
がって、演算増幅器４に負帰還がかかる。このスイッチ
タイミングでの各端子電圧をサフィックス（−−！−）
で示し、次のタイミングを（０）、演算増幅器４のオフ
セット電圧をＶｏｆｆで表すと、このスイッチタイミン
グでの容量素子ＣＡＫ蓄エラレル！荷ＨＣＡ（Ｖｏｆｆ
ＶＩＮＩ （−１））、容量素子ＣＢに蓄えられる
電荷はＣＢｖｏｆｆ、容量素子ＣＣニＭｊ’ｃ−ラレル
を荷ｌｔ ＣＣ（Ｖｏｆｆ−ＶＩＮ２（−１）〕でそれ
ぞれ表わされる。
イレベルになるとスイッチＳｌ ！ ８３ ＋ ８５
＊Ｓもがオン、スイッチｓ、、８４，８．がオフとなる
ので、容量素子ＣＡの一方の端子が第一の信号入力端子
（ＩＮｌ）ＩＡに接続され、容量素子ＣＣの一方の端子
が第二の入力端子（ＩＮ２）ＩＢに接続され、またコン
デンサＣＢの一方の端子がグランドに接続される。した
がって、演算増幅器４に負帰還がかかる。このスイッチ
タイミングでの各端子電圧をサフィックス（−−！−）
で示し、次のタイミングを（０）、演算増幅器４のオフ
セット電圧をＶｏｆｆで表すと、このスイッチタイミン
グでの容量素子ＣＡＫ蓄エラレル！荷ＨＣＡ（Ｖｏｆｆ
ＶＩＮＩ （−１））、容量素子ＣＢに蓄えられる
電荷はＣＢｖｏｆｆ、容量素子ＣＣニＭｊ’ｃ−ラレル
を荷ｌｔ ＣＣ（Ｖｏｆｆ−ＶＩＮ２（−１）〕でそれ
ぞれ表わされる。
一方、クロック信号φがハイレベルになると、スイッチ
Ｓ２．Ｓ、、Ｓ、がオン、スイッチＳ、、Ｓ、。
Ｓ２．Ｓ、、Ｓ、がオン、スイッチＳ、、Ｓ、。
Ｓ、、Ｓ、がオフとなるので、容量素子ＣＡ、ＣＣの一
方の端子がグランドに接続され、容量素子ＣＢの一方の
端子が演算増幅器４の出力端子２に接続される。このス
イッチタイミングでの容量素子ＣＡに蓄えられる電荷は
ＣＡＶｏｆｆ、容量素子ＣＢＫ蓄ｉラレル’を荷ｉｔ、
ＣＢ（Ｖｏｆｆ ＶＯＵＴ（０））、容量素子ＣＣに
蓄えられる電荷はＣＣｖｏｆｆでそれぞれ表わされる。
方の端子がグランドに接続され、容量素子ＣＢの一方の
端子が演算増幅器４の出力端子２に接続される。このス
イッチタイミングでの容量素子ＣＡに蓄えられる電荷は
ＣＡＶｏｆｆ、容量素子ＣＢＫ蓄ｉラレル’を荷ｉｔ、
ＣＢ（Ｖｏｆｆ ＶＯＵＴ（０））、容量素子ＣＣに
蓄えられる電荷はＣＣｖｏｆｆでそれぞれ表わされる。
しかるに、電荷保存則から
ＣＣ（Ｖｏｆｆ ＶＩＮｚ（−’） ）−ＣＡＶｏｆ
ｆ十ＣＢ （Ｖｏｆｆ−Ｖｏｔｒｒ（０） ）＋ＣＣＶ
ｏＨが成り立つ。
ｆ十ＣＢ （Ｖｏｆｆ−Ｖｏｔｒｒ（０） ）＋ＣＣＶ
ｏＨが成り立つ。
従って、Ｖｏｔｒｒ（０）は次式で与えられる。
更に、上記式に２変換を施すと次式を得る。
・・・・・・ （１）
この（１）式から明らかなように、入力信号（ＶＩ）Ｊ
ｌ）ことがわかる。従って、容量素子ＣＢ 、ＣＯおよ
び入力信号ＶＩＮ２を変えることにより、自由にレベル
シフトすることができる。
ｌ）ことがわかる。従って、容量素子ＣＢ 、ＣＯおよ
び入力信号ＶＩＮ２を変えることにより、自由にレベル
シフトすることができる。
上述した従来のレベルシフト回路は、容量素子およびス
イッチの数が多く複雑であり、消費電力も大きくなると
いう欠点がある。
イッチの数が多く複雑であり、消費電力も大きくなると
いう欠点がある。
本発明の目的は容量素子やスイッチの数が少くて小規模
且つ低消費電力のレベルシフト回路を提供することにあ
る。
且つ低消費電力のレベルシフト回路を提供することにあ
る。
本発明のレベルシフト回路は、非反転入力端子に接地電
位以外の基準電圧が供給される演算増幅器と、前記演算
増幅器の反転入力端子に接続される第一および第二の容
量素子と、前記第一の容量素子の残る一方の端子を信号
入力端子とグランドとに選択的に接続する第一のスイッ
チ回路と、前記第二の容量素子の残る一方の端子を前記
演算増幅器の出力端子と前記接地電位以外の基準電圧端
子とに選択的に接続する第二のスイッチ回路と、前記演
算増幅器の前記反転入力端子と前記出力端子を接続する
第三のスイッチ回路とを含んで構成される。
位以外の基準電圧が供給される演算増幅器と、前記演算
増幅器の反転入力端子に接続される第一および第二の容
量素子と、前記第一の容量素子の残る一方の端子を信号
入力端子とグランドとに選択的に接続する第一のスイッ
チ回路と、前記第二の容量素子の残る一方の端子を前記
演算増幅器の出力端子と前記接地電位以外の基準電圧端
子とに選択的に接続する第二のスイッチ回路と、前記演
算増幅器の前記反転入力端子と前記出力端子を接続する
第三のスイッチ回路とを含んで構成される。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すレベルシフト回路図で
ある。
ある。
第１図に示すように、本実施例は入力端子（ＩＮ）１と
出力端子（ＯＵＴ）２との間に演算増幅器（ＯＰ）４と
容量ＣＡ、ＣＢを有するコンデンサおよびスイッチＳｌ
、Ｓ、を接続して構成される。演算増幅器４の非反転入
力端子３には接地電位以外の基準電圧（ＣＯＭ）が供給
され、また、スイッチＳｌ〜Ｓ５は第３図に示すクロッ
ク信号φ、φによりオン・オフするＭＯＳトランジスタ
により構成される。尚、これらのクロック信号φ、φは
従来例同様同時にハイレベルにならないようにタイミン
グが設定されている。
出力端子（ＯＵＴ）２との間に演算増幅器（ＯＰ）４と
容量ＣＡ、ＣＢを有するコンデンサおよびスイッチＳｌ
、Ｓ、を接続して構成される。演算増幅器４の非反転入
力端子３には接地電位以外の基準電圧（ＣＯＭ）が供給
され、また、スイッチＳｌ〜Ｓ５は第３図に示すクロッ
ク信号φ、φによりオン・オフするＭＯＳトランジスタ
により構成される。尚、これらのクロック信号φ、φは
従来例同様同時にハイレベルにならないようにタイミン
グが設定されている。
すなわち、演算増幅器４の非反転入力端子３には接地電
位以外の基準電圧（ＣＯＭ）が供給され、反転入力端子
には第一の容量素子ＣＡと第二の容量素子ＣＢとの一端
が接続される。容量素子ＣＡの他方の端子は信号入力端
子１とグランドとにスイッチＳＩおよびＳ２からなるス
イッチ回路を介して選択的に接続され、容量素子ＣＢの
他方の端子は演算増幅器４の出力端子２と前述した基準
電圧供給端子３とにスイッチＳ４およびＳ５からなる別
のスイッチ回路を介して選択的に接続される。また、こ
のレベルシフト回路は演算増幅器４の反転入力端子と出
力端子２とを接続するスイッチＳ３からなるスイッチ回
路をも有している。
位以外の基準電圧（ＣＯＭ）が供給され、反転入力端子
には第一の容量素子ＣＡと第二の容量素子ＣＢとの一端
が接続される。容量素子ＣＡの他方の端子は信号入力端
子１とグランドとにスイッチＳＩおよびＳ２からなるス
イッチ回路を介して選択的に接続され、容量素子ＣＢの
他方の端子は演算増幅器４の出力端子２と前述した基準
電圧供給端子３とにスイッチＳ４およびＳ５からなる別
のスイッチ回路を介して選択的に接続される。また、こ
のレベルシフト回路は演算増幅器４の反転入力端子と出
力端子２とを接続するスイッチＳ３からなるスイッチ回
路をも有している。
次Ｋ、かかるレベルシフト回路の動作についてみると、
まずクロック信号φがハイレベルになると、スイッチ８
１．Ｓ３．Ｓ、がオン、スイッチＳ２゜Ｓ４がオフとな
る。従って、容量素子ＣＡの一方の端子がＩＮｌに接続
され、容量素子ＣＢの一方の端子が基準電圧端子３に接
続されるので、演算増幅器４に負帰還がかかる。このス
イッチタイミングでの各端子電圧をサフィックス（−−
２−）で示し、次のタイミングを（０）で示し、また演
算増幅器４のオフセット電圧をＶｏｆｆとすると、この
スイッチタイミングでの容量素子ｅＡに蓄えらｎる電荷
１ａ ＣＡ （ＶＣＯＭ＋Ｖｏｆｆ −ＭＩＮ（−”）
）、容ｔＪ子ＣＢに蓄えられる電荷はＣＢＶｏｆｆで
表わされる。
まずクロック信号φがハイレベルになると、スイッチ８
１．Ｓ３．Ｓ、がオン、スイッチＳ２゜Ｓ４がオフとな
る。従って、容量素子ＣＡの一方の端子がＩＮｌに接続
され、容量素子ＣＢの一方の端子が基準電圧端子３に接
続されるので、演算増幅器４に負帰還がかかる。このス
イッチタイミングでの各端子電圧をサフィックス（−−
２−）で示し、次のタイミングを（０）で示し、また演
算増幅器４のオフセット電圧をＶｏｆｆとすると、この
スイッチタイミングでの容量素子ｅＡに蓄えらｎる電荷
１ａ ＣＡ （ＶＣＯＭ＋Ｖｏｆｆ −ＭＩＮ（−”）
）、容ｔＪ子ＣＢに蓄えられる電荷はＣＢＶｏｆｆで
表わされる。
一方、クロック信号φがノ・イレペルになると、スイッ
チＳｔ、Ｓ、がオン、スイッチＳ、、Ｓ３．Ｓ、がオフ
となるので、容量素子ＣＡの一方の端子がグランドに接
続され且つ容量素子ＣＢの一方の端子が出力端子２に接
続される。このスイッチタイミングでの容量素子ＣＡに
蓄えられる電荷はＣＡ（ＶＣＯＭ＋ Ｖｏｆｆ ）、容
量素子ＣＢに蓄えられる電荷はＣＢ ＣＶＣＯＭ＋Ｖｏ
ｆｆ −ＶＯＵＴ （０） ）で表わされる。
チＳｔ、Ｓ、がオン、スイッチＳ、、Ｓ３．Ｓ、がオフ
となるので、容量素子ＣＡの一方の端子がグランドに接
続され且つ容量素子ＣＢの一方の端子が出力端子２に接
続される。このスイッチタイミングでの容量素子ＣＡに
蓄えられる電荷はＣＡ（ＶＣＯＭ＋ Ｖｏｆｆ ）、容
量素子ＣＢに蓄えられる電荷はＣＢ ＣＶＣＯＭ＋Ｖｏ
ｆｆ −ＶＯＵＴ （０） ）で表わされる。
しかるに、電荷保存則から、
ＣＡ （Ｖｃｏｙ＋Ｖａｆｆ−ＶＩＮ （−Ｌ） ）＋
ＣＢ Ｖｏｆｆ＝ＣＡ（ＶｃｏＭ＋Ｖｏｆｆ）＋ＣＢ
（’ｉ’ｃｏｙ＋Ｖｏｆｆ Ｖｏｕｒ（０））の式が
成り立つ。
ＣＢ Ｖｏｆｆ＝ＣＡ（ＶｃｏＭ＋Ｖｏｆｆ）＋ＣＢ
（’ｉ’ｃｏｙ＋Ｖｏｆｆ Ｖｏｕｒ（０））の式が
成り立つ。
従って、ＶＯＵＴ（０）は次式で与えられる。
ＣＡ Ｉ
ＶＯＵＴ （０） ＝ ＣＢ ＶＩＮ（−−ｚ）＋Ｖｃ
ｏＭ更に、Ｚ変換を施すと、次式が得られる。
ｏＭ更に、Ｚ変換を施すと、次式が得られる。
この（２）式から明らかなように、入力信号ＶＩＮが旦
と Ｃ８倍され、ＶＣＯＭ分だけレベルシフトされることが
わかる。従って、容量素子ＣＡ、ＣＢの各容量を変える
ことによりゲインを調整し、ＶＣＯＭを変えることによ
り自由にレベルシフトすることができる。また、この時
演算増幅器４のオフセット電圧はキャンセルされて出力
には現われない。
と Ｃ８倍され、ＶＣＯＭ分だけレベルシフトされることが
わかる。従って、容量素子ＣＡ、ＣＢの各容量を変える
ことによりゲインを調整し、ＶＣＯＭを変えることによ
り自由にレベルシフトすることができる。また、この時
演算増幅器４のオフセット電圧はキャンセルされて出力
には現われない。
以上説明したように、本発明のレベルシフト回路は演算
増幅器の非反転入力端子に接地電位以外より入力端子と
グランドとに選択的に接続される容量等を設けることＫ
より、回路を小規模にし且つ低消費電力化することがで
きるという効果がある。
増幅器の非反転入力端子に接地電位以外より入力端子と
グランドとに選択的に接続される容量等を設けることＫ
より、回路を小規模にし且つ低消費電力化することがで
きるという効果がある。
第１図は本発明の一実施例を示すレベルシフト回路図、
第２図は従来の一例を示すレベルシフト回路図、第３図
は第２図に示すレベルシフト回路の動作を説明のための
クロック信号波形図である。 １・・・・−・入力端子（ＩＮ）、２・・・・・・出力
端子（ＯＵＴ）、３・・・・・・接地電位以外の基準電
圧端子（ＣＯＭ）、４・・・・・・演算増幅器、Ｓ、−
Ｓ、・・・・・・スイッチ（ＭＯＳ）、ＣＡ、ＣＢ・・
・・・・コンデンサ、φ、φ・・・・・・クロック。
第２図は従来の一例を示すレベルシフト回路図、第３図
は第２図に示すレベルシフト回路の動作を説明のための
クロック信号波形図である。 １・・・・−・入力端子（ＩＮ）、２・・・・・・出力
端子（ＯＵＴ）、３・・・・・・接地電位以外の基準電
圧端子（ＣＯＭ）、４・・・・・・演算増幅器、Ｓ、−
Ｓ、・・・・・・スイッチ（ＭＯＳ）、ＣＡ、ＣＢ・・
・・・・コンデンサ、φ、φ・・・・・・クロック。
Claims (1)
- 非反転入力端子に接地電位以外の基準電圧が供給される
演算増幅器と、前記演算増幅器の反転入力端子に接続さ
れる第一および第二の容量素子と、前記第一の容量素子
の残る一方の端子を信号入力端子とグランドとに選択的
に接続する第一のスイッチ回路と、前記第二の容量素子
の残る一方の端子を前記演算増幅器の出力端子と前記接
地電位以外の基準電圧端子とに選択的に接続する第二の
スイッチ回路と、前記演算増幅器の前記反転入力端子と
前記出力端子を接続する第三のスイッチ回路とを有する
ことを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15441888A JPH0695635B2 (ja) | 1988-06-21 | 1988-06-21 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15441888A JPH0695635B2 (ja) | 1988-06-21 | 1988-06-21 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01319322A true JPH01319322A (ja) | 1989-12-25 |
| JPH0695635B2 JPH0695635B2 (ja) | 1994-11-24 |
Family
ID=15583728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15441888A Expired - Lifetime JPH0695635B2 (ja) | 1988-06-21 | 1988-06-21 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695635B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1575167A1 (en) * | 2002-12-19 | 2005-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Shift resistor and method for driving same |
| WO2005008776A3 (en) * | 2003-07-16 | 2006-02-23 | Koninkl Philips Electronics Nv | Input stage resistant against negative voltage swings |
| US7142030B2 (en) | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
-
1988
- 1988-06-21 JP JP15441888A patent/JPH0695635B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004334B2 (en) | 2002-12-03 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US7301382B2 (en) | 2002-12-03 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US8710887B2 (en) | 2002-12-03 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US8212600B2 (en) | 2002-12-03 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US7142030B2 (en) | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US7680239B2 (en) | 2002-12-19 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| US8189733B2 (en) | 2002-12-19 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| EP1575167A1 (en) * | 2002-12-19 | 2005-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Shift resistor and method for driving same |
| US7079617B2 (en) | 2002-12-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| US8526568B2 (en) | 2002-12-19 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| EP1575167A4 (en) * | 2002-12-19 | 2006-05-17 | Semiconductor Energy Lab | SHIFT REGISTER AND METHOD FOR CONTROLLING THE SAME |
| JP2007531342A (ja) * | 2003-07-16 | 2007-11-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 負電圧のスイングに対して耐性のある入力段 |
| WO2005008776A3 (en) * | 2003-07-16 | 2006-02-23 | Koninkl Philips Electronics Nv | Input stage resistant against negative voltage swings |
| JP4693181B2 (ja) * | 2003-07-16 | 2011-06-01 | エスティー‐エリクソン、ソシエテ、アノニム | 負電圧のスイングに対して耐性のある入力段 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695635B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Degrauwe et al. | A micropower CMOS-instrumentation amplifier | |
| JPS61500144A (ja) | スイツチト・キヤパシタ回路 | |
| JPS60142610A (ja) | コンパレ−タ回路 | |
| JP2000022500A (ja) | スイッチトキャパシタ回路 | |
| JPH01319322A (ja) | レベルシフト回路 | |
| JPH0429246B2 (ja) | ||
| JPH06232706A (ja) | 比較器 | |
| JP3709943B2 (ja) | オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路 | |
| JP5027510B2 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
| JPS59149408A (ja) | 差動増幅器 | |
| JP2001074820A (ja) | 基板電圧検出回路及びこれを用いた基板雑音検出回路 | |
| JP2710715B2 (ja) | コンパレータ | |
| JPH11274868A (ja) | チョップ型増幅器 | |
| JPH0828628B2 (ja) | サンプルホールド回路 | |
| US20210336607A1 (en) | Apparatus for Offset Cancellation in Comparators and Associated Methods | |
| JP3561612B2 (ja) | ニューロオペアンプ回路 | |
| JP3527076B2 (ja) | アナログ演算回路の演算誤差補正方法およびフィルタ回路 | |
| TW463456B (en) | Method for eliminating offset voltage of operation amplifier and operation amplifier apparatus with elimination of offset voltage | |
| JP2002133891A (ja) | サンプル＆ホールド回路 | |
| CN115856414A (zh) | 一种输出级缓冲器及电流传感器 | |
| JP2002076798A (ja) | インピーダンス変換回路 | |
| JPH0376407A (ja) | 演算増幅器 | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| JPH0395799A (ja) | サンプルホールド回路 | |
| JPS58218209A (ja) | Ｍｏｓ形差動増幅器 |