JPS60142610A - コンパレ−タ回路 - Google Patents

コンパレ−タ回路

Info

Publication number
JPS60142610A
JPS60142610A JP58250062A JP25006283A JPS60142610A JP S60142610 A JPS60142610 A JP S60142610A JP 58250062 A JP58250062 A JP 58250062A JP 25006283 A JP25006283 A JP 25006283A JP S60142610 A JPS60142610 A JP S60142610A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
operational amplifier
comparator
offset voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58250062A
Other languages
English (en)
Inventor
Kunihiko Goto
邦彦 後藤
Takeshi Yamamura
毅 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58250062A priority Critical patent/JPS60142610A/ja
Priority to DE8484308890T priority patent/DE3477866D1/de
Priority to EP84308890A priority patent/EP0150606B1/en
Priority to KR1019840008424A priority patent/KR890004654B1/ko
Publication of JPS60142610A publication Critical patent/JPS60142610A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00Measuring arrangements involving comparison with a reference value, e.g. bridge
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は2人力信号の大小を比較するコンパレータ回路
に関し、特に応答速度が速く安定した比較動作を行なう
コンパレータ回路に関する。
(2) 技術の背景 近年比較回路はA−D変換器を初めコンピュータの記憶
読出しなど各種制御機器の内部回路に多く用いられてい
る。また比較回路にはCMO3゜TTLなどのロジック
ICとを用いて構成されたものと差動増幅器を比較器と
して用いたアナログ比較器とがある。特にアナログ比較
器の中でIc化が最も進み2種類1価格の面で有利であ
る素子として演算増幅器いわゆるオペアンプ(オペレー
ショナル・アンブリファイア−)がある。
第1図はオペアンプをオープンループでコンパレータと
して用いた回路である。同図において。
入力端子1には基準電圧が印加されていて、入力端子2
へ上述の基準電圧と比較すべき信号が入力する。オペア
ンプ3では再入力電圧値を比較して。
たとえば、非反転入力端子(+)に入力した電圧を0と
すれば、オペアンプ3の反転入力端子(−)へ入力した
信号の電圧値が非反転入力端子へ入力した電圧値より大
きい時は反転入力端子(−)へ入力した電圧値を増幅し
て出力端子4へ出力し。
逆に電圧値が小さい時は反転入力へ入力した電圧値の電
圧を増幅して出力端子4へ出力する。したがって出力端
子4へ出力された出力電圧を確認することで再入力電圧
値の大小を比較することができる。
しかしながら実際製造されたオペアンプ3はオペアンプ
3内の素子の特性の不均一により、2つの入力電圧の差
を零としても出力端子4には数mV〜数十mVの値の出
力電圧、いわゆるオフセント電圧を生ずる。さらにこの
オフセント電圧は各オペアンプごとに電圧値がバラツキ
、一定値とはならない。このオフセット電圧はオペアン
プ3で大小を比較する時、オペアンプ3の反転入力から
オフセット電圧を差し引いた電圧と非反転入力電圧とを
常に比較していることになり、オフセット電圧を■。ト
4.非反転入力電圧をV IN 2 、反転入力電圧を
VIN+とすれば+ V IN 2 V6FFとVIN
+を比較することになり、比較動作を誤動作させる原因
となる。
(3) 従来技術と問題点 したがって上記の問題を解決するため、このオフセント
電圧Varyを相殺するためV、、2にV。旺を加算す
る。即ち反転入力(−)にV IN 2 +V、Fpの
電圧を入力することでオフセットを補償する為にオペア
ンプ出力を非反転入力へ帰還させ、いわゆるボルテージ
フォロワ接続を行ない、さらにオフセン1〜電圧を一時
充電するコンデンサを用いたコンパレータ回路が提案さ
れている。この従来のコンパレータ回路を第2図に示す
第2図には、従来のコンパレータ回路を示し。
入力端子1及び2へ入力した2人力信号の大小比較動作
は第1図と同様であり、この際発生する前述のオフセッ
ト電圧の影響を除去するようにしたものである。
すなわち、スイッチ6及び7を導通とし、スイッチ8を
非導通としてオペアンプ3に電源を印加し、出力端子4
に生じる素子の特性不平衡によるオフセント電圧をスイ
ッチ6を介してコンデンサ5に一度蓄える。次にスイッ
チ6及び7を非導通とし、さらにスイッチ8を導通とす
る。したがってこの時、コンデンサ5に蓄えられていた
オフセット電圧が入力端子2に入力される電圧に加算さ
れることになる。いいかえれば等何曲に、コンパレータ
3の非反転入力端子(+)へ入力する電圧値から前もっ
てオフセット電圧を差し引いたことになり、出力端子4
にはオフセント電圧の影響を除去した出力電圧を得るこ
とができる。
しかしながら上述のボルテージフォロワ回路では、出力
端子4からオペアンプ3の反転入力端子(=)へ負帰還
をかけるので、オペアンプ3の内部動作時間により完全
な負帰還動作ができず、特に高い周波数の入力信号に対
しては自己発振を起こすという問題がある。この自己発
振を防止する為には位相補償用コンデンサを必要とする
。しかしこの位相補償用コンデンサはオペアンプ3の出
力と、非反転入力(→−)へ入力する入力信号の位相の
一致を行ない5発振を防止することはできるが、この為
コンパレータの応答時間が遅くなる欠点を有する。
(4) 発明の目的 本発明は上記欠点に鑑みなされたものでその目的とする
ところは、オペアンプをボルテージフォロワ接続で使用
する場合位相補償用コンデンサを用い、オープンループ
で使用する場合位相補償用5− コンデンサを用いないでオペアンプを動作させることに
より、コンパレータの応答速度が早くしかもオフセット
電圧も補償し1発振も防止できるコンパレータ回路を提
供することにある。
(5) 発明の構成 そしてその目的は演算増幅器と、その出力端子と入力端
子間に設けられた第1のスイッチ手段と。
前記演算増幅器に第2のスイッチ手段を介して接続され
た位相補償用コンデンサとを具備し、前記第1のスイッ
チ手段は、前記第2のスイッチ手段と連動してオンオフ
動作するように構成されていることを特徴とするコンパ
レータ回路を提供することにより達成される。
(6) 発明の実施例 第3図は本発明のコンパレータ回路図である。
同図において基準電圧の入力端子9はオペアンプ10の
非反転入力側に接続し、基準電圧と比較する信号が入力
する入力端子11はスイッチ12及びオフセット電圧を
一旦保持する為のコンデンサ13を介してオペアンプ1
0の反転入力側(−6− )に接続している。またオペアンプ1oの出力18から
はスイッチ14を介してコンデンサ13とコンパレータ
10の反転入力(−)の接続点に接続している。またス
イッチ17はスイッチ12とコンデンサ13の接続点を
入力端子9の接続点に接続している。
一方位相補償用コンデンサ15とスイッチ16の直列回
路はオペアンプ1oの内部の異なった端子に接続してい
る。
以上の様な構成のコンパレータ回路において以下にその
動作を説明する。
MOS)ランジスタ等で構成されるスイッチ12.14
,16.17は連動して動作し、コンパレータ10へ入
力する信号を比較する場合と。
オフセット電圧をコンデンサ13に蓄える場合とを外部
回路(図示せず)で切換え制御される。
先ずオフセット電圧をコンデンサ13に蓄える為、スイ
ッチ12を非導通に切換えさらにスイッチ14及び17
を導通に切換え、コンパレータ10に負帰還をかけて増
幅率が1となる様なボルテージフォロアで使用する。こ
の時同時に位相補償用コンデンサ15を用いる為スイッ
チ16も導通に切換えておく。
ここでコンパレータ10に基準電圧を印加して出力端子
1日に発生するオフセット電圧をスイッチ14を介して
コンデンサ13に一度充電する。
この時位相補償用コンデンサ15がオペアンプ10に接
続されていることにより、コンデンサの位相遅延効果が
比較信号に働きオペアンプ1oの入出力端子間に位相差
を生じなくなり、入力端子9へ入力する信号が高い周波
数であっても発振は起こらない。
次にスイッチ14,16.17を非導通としてスイッチ
12を導通に切換え、オペアンプ1oをオープンループ
で使用する。この時入力端子11へ入力した電圧にコン
デンサ13に蓄えられていタオフセント電圧が加算され
る為、コンパレータ3の反転入力(−)へ入力する電圧
値は、前もってオフセット電圧値が加算された電圧値と
なり出力端子18にはオフセット電圧の影響を除去した
出力電圧が現れる。
この様にオフセント電圧充電時と、2人力信号電圧比較
時のコンパレータ回路をスイッチ12゜14−.16.
17を用いて切換えることにより。
オフセット電圧充電時にオペアンプ10のボルテージフ
ォロア接続による発振を起こすことなく。
また2人力信号電圧比較時のオーブンループ接続による
オフセット電圧による誤動作を起こすことな(オペアン
プ10の出力端子に正確な2人力信号の比較出力電圧を
得ることができる。
本発明は以上の実施例に限るわけではなく、比較信号と
被比較信号を交換してオペアンプ10の反転入力(−)
、非反転入力(+)へ入力しても同時に実施することも
可能である。
(7) 発明の効果 以上詳細に説明した様に本発明によれば、オペアンプを
ボルテージフォロアで使用することによって比較誤動作
の原因となるオフセント電圧の影響を防止し、オペアン
プをオープンループで使用することにより発振を防止し
、さらに逐次この29一 つの回路をスイッチにより切換えることによりコンパレ
ークの比較応答時間を遅らせることなく動作させ、簡単
な回路構成で正確な比較動作を行なうコンパレータ回路
を提供することができる。
【図面の簡単な説明】
第1図はオペアンプをオープンループで使用したコンパ
レータの回路図、第2図はオペアンプをポルチーシフ・
オロアで使用したコンパレータの回路図、第3図は本発
明によるコンパレータの一実施例の回路図である。 9.11・・・入力端子、 10・・・コンパレータ、
 12,14,16.17・・・スイッチ、 13・・
・コンデンサ。 15・・・位相補償用コンデンサ、 18・・・出力端
子 10− 第1図 ] 第2図 第3図 手続補正書泪発) 昭和 年 月 日 59、12.11 1事件の表示 昭和ぷ2年特許願第2女Octλ号 3 補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区−1−lI−FIJ中10
15番地(522)名称富士通株式会社 4、代 理 人 住所 神奈川県用崎市中原区」二小田
11月015番地富士通株式会社内 8、補正の内容別紙の通り (1)明細書第1頁の特許請求の範囲の欄を以下の様に
補正する。 「2、特許請求の範囲 差動増幅器と、その出力端子と一方の入力端子間に設け
られた第1のスイッチ手段と、スイッチ手段を介して接
続された位相補償用コンデンサとを具備し、前記第1の
スイッチ手段は、前記第2のスイッチ手段と連動してオ
ンオフ動作するように構成されていることを特徴とする
コンパレータ回路。」 (2)明細書第6頁第6行乃至第13行を以下の様に補
正する。 「そしてその目的は、差動増幅器と、その出力端子と一
方の入力端子間に設けられた第1のスイッチ手段と、 前記一方の入力端子に接続されたオフセット電圧補償用
コンデンサと、前記差動増幅器に第2のスイッチ手段を
介して接続された位相補償用コンデンサとを具備し、前
記第1のスイッチ手段は、前記第2のスイッチ手段と連
動してオンオフ動作するように構成されていることな特
徴とするコンパレータ回路によって達成される。」

Claims (1)

    【特許請求の範囲】
  1. 演算増幅器と、その出力端子と入力端子間に設けられた
    第1のスイッチ手段と、前記演算増幅器に第2のスイッ
    チ手段を介して接続された位相補償用コンデンサとを具
    備し、前記第1のスイッチ手段は、前記第2のスイッチ
    手段と連動してオンオフ動作するように構成されている
    ことを特徴とするコンパレータ回路。
JP58250062A 1983-12-28 1983-12-28 コンパレ−タ回路 Pending JPS60142610A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58250062A JPS60142610A (ja) 1983-12-28 1983-12-28 コンパレ−タ回路
DE8484308890T DE3477866D1 (en) 1983-12-28 1984-12-19 Comparator circuit
EP84308890A EP0150606B1 (en) 1983-12-28 1984-12-19 Comparator circuit
KR1019840008424A KR890004654B1 (ko) 1983-12-28 1984-12-27 비교기회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58250062A JPS60142610A (ja) 1983-12-28 1983-12-28 コンパレ−タ回路

Publications (1)

Publication Number Publication Date
JPS60142610A true JPS60142610A (ja) 1985-07-27

Family

ID=17202230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58250062A Pending JPS60142610A (ja) 1983-12-28 1983-12-28 コンパレ−タ回路

Country Status (4)

Country Link
EP (1) EP0150606B1 (ja)
JP (1) JPS60142610A (ja)
KR (1) KR890004654B1 (ja)
DE (1) DE3477866D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291217A (ja) * 1986-06-11 1987-12-18 Fujitsu Ltd コンパレ−タ回路
KR100341586B1 (ko) * 1999-06-30 2002-06-22 박종섭 바이어스 회로
US7005838B2 (en) 2003-12-19 2006-02-28 Mitsubishi Denki Kabushiki Kaisha Voltage generation circuit
JP2007195168A (ja) * 2006-01-16 2007-08-02 Hynix Semiconductor Inc オンダイターミネーション制御装置
CN116577597A (zh) * 2023-07-14 2023-08-11 深圳市爱普特微电子有限公司 用于测试高精度比较器的失调电压的方法及系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841252A (en) * 1987-08-05 1989-06-20 Brooktree Corporation System for compensating for offset voltages in comparators
JP2581387B2 (ja) * 1992-12-28 1997-02-12 日本電気株式会社 入力増幅回路
JP3222276B2 (ja) * 1993-07-30 2001-10-22 セイコーインスツルメンツ株式会社 コンパレータ回路およびコンパレータ回路の制御方法
EP0669718A1 (en) * 1994-02-28 1995-08-30 STMicroelectronics S.r.l. Electronic switch for low supply voltage MOS integrated circuits
DE19653191C2 (de) * 1996-12-19 1998-10-08 Sgs Thomson Microelectronics Elektrische Schaltungsanordnung mit einem schaltbaren Rückkopplungszweig
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
TWI677193B (zh) 2013-03-15 2019-11-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10181861B1 (en) * 2017-12-29 2019-01-15 Texas Instruments Incorporated Reference voltage control circuit for a two-step flash analog-to-digital converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255715A (en) * 1979-08-27 1981-03-10 Gte Laboratories Incorporated Offset correction circuit for differential amplifiers
US4320347A (en) * 1980-10-01 1982-03-16 American Microsystems, Inc. Switched capacitor comparator
US4404525A (en) * 1981-03-03 1983-09-13 American Microsystems, Inc. Switched capacitor gain stage with offset and switch feedthrough cancellation scheme

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291217A (ja) * 1986-06-11 1987-12-18 Fujitsu Ltd コンパレ−タ回路
KR100341586B1 (ko) * 1999-06-30 2002-06-22 박종섭 바이어스 회로
US7005838B2 (en) 2003-12-19 2006-02-28 Mitsubishi Denki Kabushiki Kaisha Voltage generation circuit
JP2007195168A (ja) * 2006-01-16 2007-08-02 Hynix Semiconductor Inc オンダイターミネーション制御装置
JP2013048459A (ja) * 2006-01-16 2013-03-07 Sk Hynix Inc オンダイターミネーション制御装置
CN116577597A (zh) * 2023-07-14 2023-08-11 深圳市爱普特微电子有限公司 用于测试高精度比较器的失调电压的方法及系统
CN116577597B (zh) * 2023-07-14 2023-11-21 深圳市爱普特微电子有限公司 用于测试高精度比较器的失调电压的方法及系统

Also Published As

Publication number Publication date
EP0150606B1 (en) 1989-04-19
KR850005045A (ko) 1985-08-19
KR890004654B1 (ko) 1989-11-21
DE3477866D1 (en) 1989-05-24
EP0150606A1 (en) 1985-08-07

Similar Documents

Publication Publication Date Title
Stafford et al. A complete monolithic sample/hold amplifier
JPS60142610A (ja) コンパレ−タ回路
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
JPS58500045A (ja) バンドギヤツプ基準電圧発生回路及びその発生方法
JP2762868B2 (ja) 電圧比較回路
US4430622A (en) Offset correction circuit
JPH03117908A (ja) オフセット電圧平衡演算増幅器
EP0483419A1 (en) Fully differential sample and hold adder circuit
GB2070360A (en) Circuit comprising a plurality of voltagecurrent converters
JP2000022500A (ja) スイッチトキャパシタ回路
US6144249A (en) Clock-referenced switching bias current generator
JPH06232706A (ja) 比較器
US6384641B1 (en) Signal sampling circuit with high frequency noise immunity and method therefor
GB2157108A (en) Eliminating input offset
JPS60229420A (ja) 非重畳2相タイミング信号発生器用雑音抑圧インターフエース回路
US6191622B1 (en) Time interleaved common mode feedback circuit with process compensated bias
JPH043520A (ja) 比較回路
JP2001077640A (ja) 演算増幅装置
US4211939A (en) Operational amplifier with switching error elimination
JPS63219219A (ja) スイツチドキヤパシタ回路
JPH0828628B2 (ja) サンプルホールド回路
JPH0247916A (ja) アナログコンパレータ
JP2001144557A (ja) 差動増幅回路および高温用増幅回路
JPH01319322A (ja) レベルシフト回路
JP2540767B2 (ja) 差動増幅回路