JP2001144557A - 差動増幅回路および高温用増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 増幅回路内の各増幅段ごとに自動零点補償技
術を適用することにより、零点補償をより高い精度で行
う。 【解決手段】 初段の差動増幅回路２０と、後段の単入
力単出力増幅回路２２を備え、初段の補償を後段と比べ
て先に終了させる。このことにより、高温下でも安定し
て用いることができる２段チョッパ演算増幅器を形成す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、漏れ電流補償技術
を用いた差動増幅回路および高温用増幅回路に関するも
のである。

【０００２】

【従来の技術】近年、特定の分野において使用される信
号処理回路およびマイクロプロセッサは、１５０°Ｃ以
上の高温下で安定した作業を行う能力が要求されてい
る。例えば自動車に使用する場合には、エンジン近くに
配置される信号処理回路は、２００°Ｃ以上まで動作可
能であることが要求される。また、宇宙あるいは原子力
関連に用いる場合の電子システムは、２５０°Ｃ近辺の
温度でも信頼できる動作をすることが要求される。

【０００３】このような状況において、従来のシリコン
ＬＳＩでは、接合漏れ電流の増加とデバイス特性の変化
によって安定した作業が行い得ない可能性がある。Ｓｉ
ＣやＣ（ダイヤモンド）のように禁制帯（バンドギャッ
プ）の幅が広い素材は、シリコンと比較した場合、高温
下での抵抗が大きい。しかしながら、これらの素材を使
用することには、コスト面およびデバイス製造面で、多
くの問題が残る。

【０００４】コスト面からみると、高温下で使用可能な
ＬＳＩにはＳＯＩ (Silicon On Insulator) および回路
が適している。このことから、高温下で使用可能なＳＯ
Ｉ技術を応用した集積回路が知られている。アナログ集
積回路の特性（例えば、オフセットドリフト，開ループ
電圧利得）は、温度変化の影響を大きく受ける。しか
し、演算増幅器は、通常強い負帰還を伴って用いられる
ので、開ループ利得の温度ドリフトは、多くの場合無視
することができる範疇にとどまる。

【０００５】一方、増幅器のオフセットドリフトは負帰
還によっても低減されない。このため、広い温度範囲に
わたる精密な信号処理は困難である。そこで、キャパシ
タ（容量素子）のアナログメモリ機能を用いた自動零点
補償型チョッパ技術が、オフセット補償を行う演算増幅
器の設計にしばしば用いられる。しかしながら、温度の
上昇に伴ってＭＯＳスイッチの接合漏れ電流が大きく増
加することから、このような技術を高温用回路に適用す
ることは困難である。しかも、補償されたオフセット
は、補償キャパシタからの漏れ電流によって移動し、こ
の問題は、ＳＯＩ−ＭＯＳＦＥＴを使用したとしても無
視することができない。

【０００６】図１は、通常の自動零点補償型チョッパ演
算増幅器の動作を示している。増幅器のオフセット電圧
は、補償期間中、補償キャパシタＣにストアされる。こ
の増幅器のオフセットは、増幅期間中にキャパシタ電圧
によってキャンセルされる。図示の構成では、スイッチ
を介してキャパシタＣに電荷を蓄積させることにより、
オフセット補償の精度に直接影響がある。この影響はＣ
ＭＯＳスイッチにおけるｎＭＯＳとｐＭＯＳの相対サイ
ズを最適化することにより低減できる。

【０００７】しかし、その低減効果にも一定の限界があ
る。そこで、チャージインジェクションの影響を低減す
るために、インバータ型ＣＭＯＳコンパレータを縦続接
続することが提案されている（電子情報通信学会論文誌
C-II Vol.J77-C-II No.11 pp.516-524 1994年11月）。
このコンパレータでは、２つ以上のCMOSインバータが縦
続接続され、各段のオフセットが各キャパシタにストア
される。そして、２番目の段の補償期間が終了する前に
最初の段の補償が終了し、最初の段におけるチャージイ
ンジェクションが２番目のキャパシタにおいて吸収され
る。チャージインジェクションの総合的な影響は、最初
の段のインバータの電圧利得によって低減される。

【０００８】より具体的な従来技術の説明 一般に、シリコン集積回路の動作保証温度は１２５℃程
度までであり、数百度程度の高温下になるとｐｎ接合リ
ーク電流が増大する。これは、温度上昇と共に増加する
真性キャリア密度が原因である。この問題を解決する手
段として、近年ＳＯＩ基板を用いた回路の耐高温性の向
上が多くの研究機関で試みられている。ＳＯＩ基板は、
ＳＩＭＯＸ法（イオン注入法）やＳＤＢ法（直接接合
法）により形成され、集積回路やセンサの研究に用いら
れている。

【０００９】ＳＯＩ−ＣＭＯＳの断面構造を示したもの
が図２であり、ＭＯＳＦＥＴを形成するＳｉアイランド
が完全に分離されている。構造上の特徴は、図２から明
らかなようにＭＯＳＦＥＴの能動部分が、すべて絶縁物
上のシリコン膜に存在しているというところにある。Ｓ
ＯＩ−ＭＯＳＦＥＴ単体としては、ソース・ドレインの
接合容量、配線容量が小さい、基板バイアス効果が少な
い、構造上短チャネル効果がバルクシリコンＭＯＳＦＥ
Ｔに比べて小さい等の特徴がある。またＳＯＩ型集積回
路としては、高速化・高集積化、低消費電力化が可能、
高温環境（３００℃程度）で動作可能、放射線による誤
動作に対する耐性が大きい等の特徴が挙げられる。

【００１０】このSOI基板を用いた集積回路により、３
００℃程度までかなり良好に動作する回路が報告されて
いる。

【００１１】しかし、増幅器、比較器等の零点温度ドリ
フトは３００℃までの温度範囲ではかなり大きく、高精
度を要する用途への適用が困難であった。ワイドバンド
ギャップ半導体を用いた高温用の半導体素子も研究され
ているが、現時点では解決すべき問題が多く残されてお
り、また室温での動作特性も悪い。

【００１２】正確な演算動作を行うために、または微小
電圧を正確に取り扱うためには、増幅器の入力オフセッ
ト電圧が信号電圧に対して相対的に無視できる程度に小
さいことが必要である。ｍＶオーダー以下の微小な入力
オフセット電圧を要求される回路では、一般的な増幅回
路を採用するに限り、技術的には一定の限界がある。そ
こで、入力オフセット電圧を自動的にキャンセルする回
路技法がいろいろと開発されている。それらのうち最も
多く用いられる方法が、自動零点補償増幅回路である。

【００１３】この自動零点補償増幅回路はダイナミック
アナログ技術を利用して、入力オフセット電圧を自動的
に補償する回路であり、高精度な計測用途によく利用さ
れる。この回路は補償期間と増幅期間があり、補償期間
では入力オフセット電圧を補償容量に記憶し、増幅期間
ではそれをキャンセルする。この動作を交互に繰り返
し、常時零点を保つことができる増幅回路である。しか
し、この技術は容量からのリーク電流による電圧の変動
に非常に敏感である。高温時においては接合リーク電流
の増大により、この様な増幅回路は実現が難しい。

【００１４】次に、一般的な自動零点補償演算増幅回路
の動作原理と特徴について説明する。

【００１５】自動零点補償増幅回路は、ダイナミックア
ナログ技術を適用した増幅回路である。ダイナミックア
ナログ技術は、演算増幅器において、補償容量を用い
ることで自動的にオフセット電圧をキャンセルする。
デバイスや電源回路で発生する低周波ノイズを減衰す
る。低消費なＣＭＯＳ反転増幅器、敏感かつ正確な比
較器、高精密なカレントミラー等を作製できるという利
点をもつ。

【００１６】従来用いられている自動零点補償演算増幅
回路を図３に示す。この自動零点補償演算増幅回路は、
補償期間には信号が入力されず、利得１倍の構成とな
る。この時、入力オフセット電圧Ｖｃを補償容量Ｃに記
憶する。増幅期間ではＶｃはＣに保たれ、オフセット誤
差ΔＶからＶｃを差し引いた分が入力として加えられ
る。よって、ほぼ入力オフセット電圧はキャンセルされ
ながら増幅を行う。この演算増幅回路は増幅期間が半周
期であるが、別の１組の回路を用い半周期ずらして動作
させることで、連続信号を得ることができる。

【００１７】一般的に、このような補償期間と増幅期間
とをスイッチで交互に切り替えて、動作点を常に安定さ
せる回路を自動零点補償演算増幅回路という。しかし、
図３の回路構成では、補償容量が１つしかないために出
力信号はＣに発生する誤差の影響をそのまま受ける。高
温下で適用する場合には、容量からのリーク電流の増大
により、補償した零点が時間と共に変動するという問題
が生じる。

【００１８】以下に、高温下での自動零点補償演算増幅
回路で生じる問題点について述べる。

【００１９】まず、雑音電荷の影響について説明する。

【００２０】アナログ信号を、電圧・電流条件になんの
影響もなく、そのままの状態でＯＮ・ＯＦＦ制御するこ
とのできるスイッチをアナログスイッチという。アナロ
グスイッチはＦＥＴで構成されることが多く、図４のよ
うなＭＯＳ系のＦＥＴもよく使われる。図４はｐＭＯＳ
とｎＭＯＳを組み合わせた、いわゆるＣＭＯＳアナログ
スイッチの構成である。このようなスイッチを用いるこ
とで、補償容量を充電する。ｐＭＯＳとｎＭＯＳを並列
に接続し、ゲート入力電圧Ｅｃを図のようにして加える
と、Ｅｃが“１”のときスイッチＯＮ、“０”のときス
イッチＯＦＦとなる。このようなＦＥＴの組み合わせ回
路を、トランスミッションゲートと呼ぶ。

【００２１】ＣＭＯＳアナログスイッチ用いる時、スイ
ッチの切り替え時に寄生容量Ｃｇｓ，Ｃｇｄからの電荷
が補償容量へ流入（または流出）し、増幅期間において
容量両端の電圧が変化する。この現象をチャージインジ
ェクション（charge injection) という。この原因とし
ては、ＭＯＳＦＥＴのゲート・ドレイン間とゲート・ソ
ース間のオーバーラップ容量がある。（図５参照）チャ
ージインジェクションの影響を抑えるためには、流入
（または流出）する電荷の影響を低減するため、スイッ
チのチャネル幅を小さくする、もしくは補償容量Ｃを大
きくすることが有効である。またＣＭＯＳ構成の場合
は、ｎＭＯＳ側で注入された雑音電荷をｐＭＯＳ側で抽
出できるため、その影響を低減することが可能である。
しかしながら、いずれの場合も完全に雑音電荷の影響を
除去できるわけではなく、その高精度化には限界があ
る。

【００２２】次に、ｐｎ接合リーク電流によるドループ
現象とオフセット電圧への影響について説明する。

【００２３】ドループ現象とは、補償容量からのリーク
電流が原因で、時間の経過と共に増幅期間での電圧が補
正値からずれることである。これは回路の増幅期間に、
補償容量に充電された電荷がスイッチのｐｎ接合へ漏れ
るために生じる。よって、補償容量のサイズを大きくす
ることで、接合リーク電流の影響を無視できるほどに小
さくすることができる。ただし、２５０℃付近以上の領
域では、接合リーク電流によるドループ現象を無視する
ことができなくなってくる。

【００２４】補償容量のサイズをＣ、接合リーク電流を
Ｉ、電圧ドループをＶとすると、以下のような関係式で
表せる。

【００２５】

【数１】 dQ=Idt dV=dQ/C=dt ・・・（１） dV/dt=I/C 次に、このドループ現象の原因である接合リーク電流に
ついて述べる。

【００２６】接合リーク電流Ｉｓｓは基板接合部飽和電
流Ｉｓと基板接合部飽和電流／ソースおよびドレインの
面積ＡＳ、および基板接合部飽和周辺電流／ソースおよ
びドレインの周辺長ＰＳによって決定され、その関係式
は、

【００２７】

【数２】Iss ＝JS・AS＋JSSW・PS ・・・（２） で表される。ここで、ＪＳはソースおよびドレイン領域
の単位面積当たりのリーク電流、ＪＳＳＷは単位周辺長
当たりのリーク電流である。接合リーク電流はMOSのチ
ャネル幅にほぼ比例する。これは、チャネル幅を大きく
するとソースおよびドレイン面積が増えるからである。
よって、チャネル幅を可能な限り小さくすれば,接合リ
ーク電流が低減できる。しかし、チャネル幅を小さしす
ぎると電流が流れにくくなるため、回路の応答速度が低
下する。

【００２８】接合リーク電流が補償容量に流れ込む経路
は、図６に示すように考えられる。ｐＭＯＳからの接合
リーク電流はＶｄｄの方向へ、ｎＭＯＳからの接合リー
ク電流はＶｓｓの方向へ流れる。ｐＭＯＳとｎＭＯＳの
中間に容量がある場合は、ｐＭＯＳとｎＭＯＳ両方の接
合リーク電流値が等しければ、容量に流れ込む接合リー
ク電流はキャンセルされゼロとなる。しかし、実際の素
子においてそれを実現することは極めて困難である。

【００２９】

【発明が解決しようとする課題】上述した通り、従来の
技術としては、 （イ）一般的な自動零点補償技術（オートゼロ回路）： （ロ）２段のチョッパ型回路を縦続接続し、補償終了時
期をずらせることで、最も電荷漏れの影響が強い初段の
誤差の影響を低減させるようにした、ＣＭＯＳインバー
タ型の電圧コンパレータ： （ハ）一般的な反転増幅器：が知られているだけであっ
て、２段接続による電荷漏れ低減技術を差動演算増幅器
に適用することは、想起し得ないところである。換言す
ると、従来技術では、全く同じタイプのコンパレータを
縦続接続する構成が知られているものの、本来コンパレ
ータであることから、差動入力信号には対応し得ず、ま
た、このコンパレータを差動増幅器として転用すること
も不可能である。

【００３０】よって本発明の第１の目的は、上述の点に
鑑み、増幅回路内の各増幅段ごとに自動零点補償技術を
適用することで、零点補償をより高い精度で行うよう構
成した差動増幅回路を提供することにある。

【００３１】また、従来の反転増幅器を如何に転用した
としても、接合漏れ電流の補償による、高精度な高温用
自動零点補償増幅回路を実現することは不可能である。

【００３２】よって本発明の第２の目的は、高温状態に
おける自動補償回路の特性の安定化を図った高温用増幅
回路を提供することにある。

【００３３】

【課題を解決するための手段】上記の第１の目的を達成
するために、本発明に係る差動増幅回路は、初段の差動
増幅回路と、後段の単入力単出力増幅回路を備えてい
る。本発明では、各段毎に自動零点補償を行う。重要な
点は、クロックのタイミングにある。初段の補償を後段
と比べて先に終了することで、スイッチからの電荷漏れ
の影響は、初段に生じる。しかし、後段は未だに補償期
問中であるので、後段の補償用容量素子にこの変動分が
吸収される。その後、後段の補償期間も終了し、この時
は後段の容量素子に電荷漏れの影響が生じる。しかし、
この影響は入力端子から見た場合は無視することができ
る。その理由は、初段の回路は十分に高い電圧利得を持
っており、後段の容量に生じた電荷誤差の影響は、入力
端では利得分の一に低減されるからである。

【００３４】なお、上記の如くタイミングをずらして零
点補償をするという考え方自体は公知であるが、本発明
では、一つの演算増幅器に２段の増幅回路を含ませ、初
段の差動増幅回路と後段の単入力増幅回路とにより、こ
の補償技術を適用可能とした点に特徴がある。

【００３５】本発明によれば、従来と同じ技術で電荷漏
れの影響を低減させた場合、本発明による回路構成を採
るだけで、誤差を数十分の一程度に低減可能である。逆
に、同程度の誤差を許容した場合、製造工程に対する加
工精度の要求が大きく緩和される。

【００３６】また、上記の第２の目的を達成するため
に、本発明に係る高温用増幅回路では、出力に与える漏
れ電流の効果が相反する回路を縦続接続し、互いの影響
をうち消し合うことで接合漏れ電流の影響を極めて小さ
くする構成を採っている。

【００３７】本発明によれば、高温下においても自動零
点補償回路が使用可能となり、高温において動作する増
幅回路の零点誤差、またはその変動を極めて小さく抑え
ることが可能となる。

【００３８】以上のことから、請求項１に係る本発明
は、差動信号入力端を有し、第１の制御信号に応答して
第１の自動零点補償を行う差動増幅手段と、前記差動増
幅手段の後段に接続され、第２の制御信号に応答して第
２の自動零点補償を行う単入力単出力増幅手段とを備
え、前記第１の自動零点補償を前記第２の自動零点補償
より早く終了させる差動増幅回路である。

【００３９】請求項２に係る本発明は、請求項１に係る
差動増幅回路において、さらに加えて、前記第１の自動
零点補償を前記第２の自動零点補償より早く終了させる
ための複数のスイッチング素子を備え、該スイッチング
素子の開閉に同期して前記単入力単出力増幅手段の補償
用容量素子に出力変動分を吸収させる。

【００４０】請求項３に係る本発明は、請求項１に係る
差動増幅回路において、前記第１の制御信号および前記
第２の制御信号として、デューティ比が異なる二つのク
ロック信号を用いる。

【００４１】請求項４に係る本発明は、請求項１に係る
差動増幅回路において、前記差動増幅手段および前記単
入力単出力増幅手段をそれぞれＣＭＯＳにより形成し、
全体として単一の演算増幅器を構成する。

【００４２】請求項５に係る本発明は、請求項４に係る
差動増幅回路において、前記演算増幅器の反転入力端に
入力抵抗を接続し、前記演算増幅器の反転入力端と出力
端との間に帰還抵抗を接続することにより、反転増幅器
として作動させる。

【００４３】請求項６に係る本発明は、請求項４に係る
差動増幅回路において、前記演算増幅器の反転入力端と
出力端の間を短絡し、前記演算増幅器の非反転入力端に
入力信号を印加することにより、電圧フォロアとして作
動させる。

【００４４】請求項７に係る本発明は、請求項６に係る
電圧フォロアと、前記電圧フォロアの後段に接続され
た、請求項５に係る反転増幅器とを具備した高温用増幅
回路である。

【００４５】請求項８に係る本発明は、請求項１〜７に
係る増幅回路をＳＯＩ基板上に形成した半導体装置であ
る。

【００４６】

【発明の実施の形態】実施の形態１ 本発明の一実施の形態として、高温下での使用が可能な
自動零点補償型チョッパ増幅器について説明する。この
増幅器は、チャージインジェクションエラーを低減する
よう構成した２段チョッパ演算増幅器によるものであ
る。高温下での電荷漏れによるエラーは、以下に詳述す
る回路構成によって補償される。本回路はＳＯＩ−ＭＯ
ＳＦＥＴモデルとＳＰＩＣＥプログラムを用いて設計し
た。その結果、チャージインジェクションの影響は、２
段チョッパ演算増幅器によって大幅に低減された。さら
に、高温下での漏れ電流の影響は、当該増幅器の電圧利
得によっても低減された。高温下での使用が可能な増幅
器の精度は、この構成を用いることにより、広い温度幅
にわたって大きく向上する。

【００４７】以下、図面を参照して、本実施の形態を詳
細に説明する。図７は、本実施の形態による２段自動零
点補償型チョッパ演算増幅器の構成および動作クロック
を示す。本図に示す演算増幅器は、最初の差動増幅段２
０と、２番目の単入力増幅段２２を用い、それぞれの段
ごとに自動零点補償を施している。

【００４８】最初の補償期間中（図７（Ｂ）参照）、ス
イッチＳＷ１，ＳＷ２，ＳＷ３およびＳＷ４はクローズ
しており、スイッチＳＷ５とＳＷ６はオープンしてい
る。このことにより、各段の出力端および入力端は、こ
の期間中に短絡される。各補償キャパシタＣ１，Ｃ２は
充電され、次の増幅期間中このバイアスポイントを保つ
ための電圧が記憶される。

【００４９】図７（Ｂ）に示すＡのタイミングで最初の
段２０の入力端および出力端に接続されたスイッチＳＷ
１のみがオープンする。このことにより、最初の段２０
の補償は、２番目の段２２の補償の前に終了する。スイ
ッチング電荷はスイッチＳＷ１を介してキャパシタＣ１
に注入され、最初の段２０の出力はキャパシタＣ１の電
圧変化に対応して変動する。しかしながら、その電圧の
変化は、最初の段２０と２番目の段２２を接続している
キャパシタＣ２に吸収され、本増幅回路の出力は、補償
期間が終了するまで影響を受けない（図７（Ｂ）のタイ
ミングBに示す通り）。

【００５０】タイミングＢの後、スイッチSＷ２，ＳＷ
３およびＳＷ４がオープンし、ＳＷ５およびＳＷ６がク
ローズして入力信号を入力する。その後、本演算増幅器
は、増幅期間に入る。タイミングＢでのチャージインジ
ェクションは、キャパシタＣ２の端子間電圧に影響を与
えるので、出力電圧が当初の点から移動する。しかし、
キャパシタＣ２の等価インジェクションエラーは、その
高電圧利得のため、前段２０の入力端でかなり低減され
る。かくして、この電荷に起因する等価入力オフセット
エラーは、図１に示した従来のチョッパ演算増幅器と比
べてかなり低減される。また、本実施例の形態による２
段チョッパ演算増幅器の精度は、臨界バランスなしで
も、かなり向上する。

【００５１】図８（Ａ）および（Ｂ）は、図７（Ａ）に
示した２段チョッパ演算増幅器の詳細な回路構成、およ
び、その増幅器シンボルをそれぞれ示す。図８（Ａ）に
示す回路については、ＳＰＩＣＥプログラムおよびＳＯ
Ｉ−ＭＯＳＦＥＴモデルを用いてシミュレーションを行
った結果、本演算増幅器の室温でのオフセット電圧は、
入力ペアにおけるサイズ不整合を５０％とした場合で
も、３００マイクロボルト以下に補償された。また、本
演算増幅器のオープンループゲインは、７０デシベルを
上回った。

【００５２】図９（Ａ）は、図８（Ａ），（Ｂ）に示し
た演算増幅器を用いた反転増幅回路である。すなわち図
９（Ａ）において、斜め斜線を付した演算増幅器が、図
８（Ａ），（Ｂ）に示した演算増幅器に相当する。

【００５３】また、図９（Ｂ）は、２９０°Ｃにおける
本反転増幅回路の出力シミュレーション(Ｇ＝−５００
ｋΩ／２０ｋΩ＝２５)を示す。このシミュレーション
では、敢えて高温下での漏れ電流の影響を拡大させるた
めに、クロック周波数は低い値に設定した(１ｋＨｚ)。
入力信号のレベルは、図９（Ｂ）に示すように、−４ｍ
Ｖから４ｍＶまでの範囲で変化させた。室温でのシミュ
レーション結果では、増幅期間での出力は、図９（Ｂ）
に示す理想的零オフセットラインにほぼ一致した。図９
（Ｂ）に示した２９０°Ｃでのシミュレーション結果に
おいて、出力トレース全体は、理想的ゼロオフセットラ
イン以下にシフトされた。

【００５４】増幅期間中においては、強い電圧ドリフト
がはっきりと見られた。これらのドリフトは、高温環境
において、２段チョッパ演算増幅器内の補償キャパシタ
Ｃ１から開いているスイッチへ流れる接合漏れ電流に起
因したものである。

【００５５】このように、本反転増幅回路のオフセット
電圧は、周囲温度に依存して変化する。キャパシタＣ２
からの漏れ電流による影響は、最初の段の電圧ゲインに
より比較的少ないので、キャパシタＣ１からの漏れ電流
が、高温下でのオフセットシフトの主たる原因となる。

【００５６】次に、本実施の形態に係る漏れ電流補償に
ついて説明する。

【００５７】本演算増幅器を高温下で使用可能にするた
めには、高温での接合漏れ電流による電圧ドリフトを補
償する必要がある。そこで、本実施の形態では、図１０
に示すように、二つの２段チョッパ演算増幅器３０，４
０を用いて、漏れ電流の影響を低減させている。すなわ
ち、図１０に示す回路は、図９（Ａ）に示した反転増幅
回路４０の前段に、電圧フォロア３０を縦続接続したも
のである。したがって、図１０に示した回路全体の電圧
利得は、−Ｒ２／Ｒ１により定義される。

【００５８】なお、この図１０においても、斜線を付し
た各演算増幅器３０，４０は、図９（Ａ）の場合と同じ
く、図８（Ａ）に示した回路構成を有している。

【００５９】図１０において、電圧フォロア３０と反転
増幅回路４０は、縦続に接続されているので、オフセッ
トシフトの影響は、後段の回路４０の最終出力（Ｐ２
点）に加えられる。いま、両チョッパ演算増幅器３０，
４０における各キャパシタＣ１からの漏れ電流が平衡し
てiLになったとすると、増幅期間Ｔｏにおけるキャパシ
タＣ１の電圧変化は、次の式（３）で表わされる。

【００６０】

【数３】

【００６１】ここで、上式のキャパシタＣ１は、非反転
入力端に接続されているので（図８（Ａ）参照）、図１
０に示す反転増幅回路４０は、電圧変化ΔＶ_C1に対して
非反転増幅器として機能する。このΔＶ_C1は、後段の回
路４０を非反転増幅器とみなすとき、次式に示すように
増幅される。

【数４】 一方、前段の電圧フォロア３０は、電圧利得が１である
ので、ΔＶ_C1は前段の出力端P1に直接現れる。このP1で
の電圧変化は、後段の反転増幅回路４０に供給され、次
式に従って増幅される。

【００６２】

【数５】

【００６３】従って、反転増幅回路４０の出力端Ｐ２で
のオフセットシフトは、式（４）および式（５）の総和
となるので、増幅期間中の等価入力オフセット電圧は、
次式の通りとなる。

【００６４】

【数６】

【００６５】上式（６）中、Ｇは、−Ｒ１／Ｒ２であ
り、反転増幅回路４０の電圧利得を示す。

【００６６】この式（６）から明らかなように、二つの
チョッパ演算増幅器３０，４０内の漏れ電流がＰ２での
最終出力電圧に対して互いに逆方向に作用するので、Δ
Ｖ_C1は、１／Ｇに低減される。

【００６７】また、式（４）〜（６）から判る通り、増
幅期間におけるオフセット電圧の合計シフトは、上記の
ＴｏおよびｉＬに比例し、Ｃ１に反比例する。このた
め、Ｃ１およびＧはできるだけ大きく、ＴｏおよびｉＬ
はできるだけ小さく設定することが望ましい。すなわ
ち、これらの値は、安定的な特性を有する高温用増幅器
を設計するうえで重要な要素となる。

【００６８】次に、高温用増幅器の設計例について述べ
る。

【００６９】ここでは、ＳＰＩＣＥおよびＣＡＤＥＮＣ
Ｅ ＥＤＡツール（ＡｎａｌｏｇＡｒｔｉｓｔ ｖｅ
ｒ．４．３．４）を用いて、図１０の回路を解析・設計
した。このシミュレーションでは、８μｍのＳＯＩ−Ｃ
ＭＯＳを用いることとした。チョッパ演算増幅器におけ
るキャパシタＣ１およびＣ２の値は、それぞれ50ｐＦお
よび５ｐＦであった。キャパシタＣ１の値は、出力のセ
トリングタイムと、キャパシタＣ１による占有エリアと
の関係から、最大値を選択した。ＣＭＯＳスイッチにお
けるＭＯＳＦＥＴのサイズは、ｐＭＯＳＦＥＴについて
Ｗ／Ｌ＝６０μｍ／８μｍ、ｎＭＯＳＦＥＴについて５
０μｍ／８μｍであった。チャージインジェクションエ
ラーを最小限にするには、この組み合わせが最良の比で
あった。２段チョッパ演算増幅器を使用する場合でも、
チャージインジェクションは最小限にすべきである。

【００７０】図１１は、２９０°Ｃでシミュレートした
図１０の出力を示す。図９（Ｂ）でみられた増幅期間で
のオフセットシフトは、この回路構成で十分補償される
ことが判る。この出力特性は、図９（Ｂ）に示した理想
的零オフセットラインにほぼ一致している。この結果か
ら、漏れ電流の影響は、式（６）からも明らかなよう
に、１／２５（すなわち、１／Ｇ）まで低減されたこと
が確認された。この増幅回路の特性を、次の表1に要約
する。

【表１】

【００７１】等価入力オフセットは、２７°Ｃから２９
０°Ｃまでの範囲で約５０マイクロボルト移動した。ク
ロック周波数を１キロヘルツより高く設定するか、ある
いは増幅器の電圧ゲインを現在の値（２５）より大きい
値に設定する場合、高温下での漏れ電流の影響は、より
低減される。これは、上述した本増幅器の設計例に変更
を加えなくても可能である。

【００７２】（まとめ）本実施の形態では、高温下にも
適用可能な自動零点補償型チョッパ増幅器について述べ
てきた。この増幅器は、チャージインジェクションエラ
ーを低減するために構成した２段チョッパ演算増幅器に
基づいている。高温下での使用のため、二つの２段チョ
ッパ演算増幅器は、高温時の漏れ電流によるエラーを補
償するのに好適である。本実施の形態によれば、チャー
ジインジェクションの影響は、２段チョッパ演算増幅器
により大幅に低減される。漏れ電流補償の効果は、シミ
ュレーションした結果から確認された。精度の高い高温
用増幅器は、SOI-CMOS技術と、本実施の形態による回路
構成との組み合わせで実現することができる。この場
合、パラメータの幾つかを最適化することにより、回路
の精度を更に向上させることが可能である。

【００７３】実施の形態２ 図１２は、雑音電荷の影響を低減するための自動零点補
償演算増幅回路である。この回路は2つの補償容量を用
いて、各増幅器毎に自動零点補償を実行している。ま
た、2相のスイッチを用い各段の補償動作タイミングを
最適化することにより、入力オフセット電圧を低減する
方式である。

【００７４】図１３は各段の補償動作タイミング、図１
４（Ａ），（Ｂ），（Ｃ）はブロック図で示した回路動
作である。まず図１４（Ａ）では、差動増幅器の入力は
ゼロで入力と出力は短絡されるので、補償容量Ｃ１には
入力オフセット電圧分の電荷が記憶される。また、Ｃ２
には出力増幅器の動作点と初段増幅器の動作点の差分の
電荷が記憶される（補償期間）。次に、スイッチφ’の
みをＯＦＦにする（図１４（Ｂ））。この時スイッチ
φ’からは雑音電荷ｑ１が生じるが、このｑ１がＣ１に
与える影響を後段の補償容量Ｃ２に吸収させ、外部には
出力させないようにする。

【００７５】図１４（Ｃ）では、入力電圧が増幅器に印
加され、Ｃ１およびＣ２に記憶した入力オフセット電圧
を保ち続けたまま増幅を行う（増幅期間）。図１４
（Ｂ）から（Ｃ）へ移る場合に、Ｃ２にも雑音電荷ｑ２
が混入するが、その入力に対する影響は初段増幅器の利
得分の一となる。

【００７６】このように２相のスイッチを用いて、その
動作タイミングを最適化することにより、初段の補償容
量への雑音電荷の影響を後段の補償容量で吸収すること
ができ、高精度なオフセット補償が可能となる。またこ
の構成の場合、電源電圧に近い値の入力オフセット電圧
まで補償することが原理的に可能である。

【００７７】次に、接合リーク電流の影響の低減につい
て説明する。

【００７８】高温時における演算増幅回路を用いて接合
リーク電流の影響を低減するために、上述の演算増幅回
路を用いて新たな回路構成を提案する。反転増幅器と非
反転増幅器をそれぞれ構成し、その出力を切り替えて交
互に各増幅器の出力を取り出し、出力信号を連続化す
る。このような回路を図１５に示す。

【００７９】図１５において、入力信号Ｖｉｎに対し
て、Ａｍｐ．Ａは非反転増幅器であり、Ａｍｐ．Ｂは反
転増幅器である。補償クロックに同期させ、φのときＡ
ｍｐ．Ａの出力を取り出し、φバーのときにＡｍｐ．Ｂ
の出力を取り出す。Ａ，Ｂ点における増幅期間時の出力
電圧は次式でそれぞれ表される。

【００８０】

【数７】

【００８１】

【数８】

【００８２】一方、接合リーク電流による補償容量の電
圧ドループ成分をＶｄｐ（入力換算値）とする。補償容
量Ｃ１は演算増幅器の＋端子に接続されており、このＶ
ｄｐに対して演算増幅器A、Bはともに非反転増幅器とし
てはたらく。この影響による出力電圧変化は、それぞれ
次式で表される。

【数９】

【数１０】

【００８３】よって、演算増幅器Ａ，Ｂの出力信号は図
１６に示すように、ＯＵＴ１は正（R2/R1×Vin）、ＯＵ
Ｔ２は負（−R2/R1×Vin）となる。また両演算増幅器内
部の補償容量Ｃ１の接合リーク電流による電圧ドループ
誤差成分は同じ極性の変化となっている。

【００８４】これらの出力信号ＯＵＴ１，ＯＵＴ２を交
互に極性を変えて出力させることで、増幅された信号を
連続化できる。ＯＵＴ１−ＯＵＴ２に対応する演算を行
うことで、正の信号はそのまま、負の信号は正に反転さ
れ、図１７のような波形を得ることができる。これを信
号成分と電圧ドループ誤差成分とに分離して考えたもの
が、図１８である。電圧ドループ成分は傾斜の方向がA
とBで逆方向となるので、その平均をとる意味でローパ
スフィルタ等に通して電圧ドループ成分の影響を除去す
ることができる。

【００８５】図１７に示した出力波形を、周波数領域で
表したものが図１９である。ローパスフィルタにより、
高周波における電圧ドループ誤差成分を除去できる。こ
の時、式（７），式（８５）に示した成分には、利得１
だけの差が生じているので、この差の成分が入力オフセ
ットドリフトとして出力に現れる。増幅器全体の利得を
R2/R1とすると、電圧ドループ誤差成分の影響はR1/R2に
なっている。そのため、演算増幅器を十分高い利得で使
えば、無視することが可能である。

【００８６】次に、自動零点補償演算増幅回路のシミュ
レーション結果について述べる。

【００８７】今回提案した自動零点補償増幅回路をＣａ
ｄｅｎｃｅを用いて設計を行い、２７℃と３００℃で動
作させたときのシミュレーション結果を図２０に示す。
本図は、入力端子の一方を接地、もう一方を−１０ｍＶ
から１０ｍＶまで４０ｍｓの時間で変化させた非反転増
幅器の入・出力波形である。入力電圧に対して、出力電
圧は２７℃，３００℃どちらにおいても、十分な高利得
で増幅されていることがわかる。理想的な増幅器の入力
オフセット電圧は、入力電圧が零のときに出力電圧が零
である。

【００８８】図２０では、２０ｍｓで入力電圧が零とな
る。１周期(1ms)あたりの電圧変化は５００μＶで、１
周期の半分である増幅期間には２５０μＶ増加する。し
たがって、入力オフセット電圧は２７℃、３００℃どち
らにおいても、２５０μＶ以内におさまっていることが
わかる。３００℃においては、入力オフセット電圧は一
見大きいようにみえるが、これは高温時に生じる電圧ド
ループ誤差のためである。回路の利得が高いために電圧
ドループ誤差が大きくなり、出力電圧がみえなくなって
いる。

【００８９】本回路は一般的な自動零点補償演算増幅回
路よりも、高精度な入力オフセット電圧補償が実行でき
ている。よって、高温時におけるドループの影響を除去
できれば、高温でも利用可能な高精度増幅演算回路とな
る。

【００９０】最後に、接合リーク電流の影響を低減する
ための回路のシミュレーション結果について述べる。

【００９１】反転増幅器と非反転増幅器を組み合わせて
接合リーク電流の影響を低減する回路の設計をＣａｄｅ
ｎｃｅを用いて行った。２７℃と３００℃で動作させた
ときのシミュレーション結果を図２１に示す。それぞれ
のフィードバックにはＲ１＝１ｋΩ，Ｒ２＝５０ｋΩを
用いて、利得５０倍の増幅器とした。

【００９２】非反転増幅器と反転増幅器のそれぞれの出
力を交互に極性を変えることで、入力電圧に対して出力
電圧は非反転増幅器の出力となっている。２７℃におけ
る方形波成分は、二つの増幅器の間の差から生じてい
る。一方、３００℃においては電圧ドループ誤差成分は
はっきりとみられるが、入力電圧は利得５０倍で増幅さ
れている。しかし、電圧ドループ誤差成分は正方向と負
方向に交互に現れており、高周波に変調されている。よ
って、ローパスフィルタ等で除去することが可能であ
る。したがって、接合リーク電流の影響を大幅に低減す
ることができ、高精度な信号増幅が実行できているとい
える。

【００９３】

【発明の効果】以上説明した通り、本発明によれば、増
幅回路内の各増幅段ごとに自動零点補償技術を適用する
ことで、零点補償をより高い精度で行うよう構成した差
動増幅回路を実現することができる。

【００９４】また、その他の本発明によれば、高温状態
における自動補償回路の特性の安定化を図った高温用増
幅回路を実現することができる。

【図面の簡単な説明】

【図１】従来から知られているチョッパ型演算増幅器を
示す図である。

【図２】ＳＯＩ−ＣＭＯＳの断面構造を示す図である。

【図３】一般的な自動零点補償演算回路を示す図であ
る。

【図４】ＣＭＯＳアナログスイッチを示す図である。

【図５】ＭＯＳＦＥＴの寄生容量とオーバーラップ容量
を示す図である。

【図６】ｐＭＯＳ−ＦＥＴのリーク電流の経路を示す図
である。

【図７】本発明を適用した２段チョッパ演算増幅器を示
す図である。

【図８】図７に示した２段チョッパ演算増幅器の詳細な
回路構成を示す図である。

【図９】図７に示した２段チョッパ演算増幅器を用いた
反転増幅回路およびシミュレーション出力を示す図であ
る。

【図１０】図７に示した２段チョッパ演算増幅器を用い
た高温用増幅回路を示す図である。

【図１１】図１０に示した回路のシミュレーション結果
（２９０°Ｃの出力電圧）を示す図である。

【図１２】本発明を適用した他の回路構成を示す図であ
る。

【図１３】雑音電荷の影響を低減する回路の動作タイミ
ング図である。

【図１４】ブロック図で示した自動零点補償演算増幅回
路の回路動作を示す図である。

【図１５】接合リーク電流を低減するための回路構成図
である。

【図１６】図１５に示したＯＵＴ１，ＯＵＴ２の各出力
波形図である。

【図１７】図１５に示したＯＵＴ１，ＯＵＴ２をクロッ
ク周波数で同期検波した波形図である。

【図１８】同期検波させた後の出力信号と電圧ドループ
成分を示す図である。

【図１９】図１７に示した出力信号の周波数スペクトル
を示す図である。

【図２０】自動零点補償演算増幅回路のシミュレーショ
ン結果を示す図である。

【図２１】接合リーク電流の影響を低減する回路のシミ
ュレーション結果を示す図である。

【符号の説明】

１０ 従来から知られている演算増幅器 ２０ 差動入力増幅段 ２２ 単入力単出力の増幅段 ３０ 電圧フォロア ４０ 反転増幅回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA18 AA47 CA02 CA13 FA15 HA10 HA17 HA25 HA29 HA32 HA38 HA39 KA04 KA09 KA42 KA56 MA05 MA08 MA11 ND01 ND14 ND22 ND23 PD01 QA02 TA01 TA02 TA03 TA06 5J090 AA01 AA12 AA18 AA47 CA02 CA13 CN01 FA15 HA10 HA17 HA25 HA29 HA32 HA38 HA39 HN17 KA04 KA09 KA42 KA56 MA05 MA08 MA11 QA02 TA01 TA02 TA03 TA06 5J091 AA01 AA12 AA18 AA47 CA02 CA13 FA15 HA10 HA17 HA25 HA29 HA32 HA38 HA39 KA04 KA09 KA42 KA56 MA05 MA08 MA11 QA02 TA01 TA02 TA03 TA06

Claims (8)

【特許請求の範囲】
1. 【請求項１】 差動信号入力端を有し、第１の制御信号
   に応答して第１の自動零点補償を行う差動増幅手段と、 前記差動増幅手段の後段に接続され、第２の制御信号に
   応答して第２の自動零点補償を行う単入力単出力増幅手
   段とを備え、 前記第１の自動零点補償を前記第２の自動零点補償より
   早く終了させることを特徴とする差動増幅回路。
2. 【請求項２】 請求項１に記載の差動増幅回路におい
   て、さらに加えて、 前記第１の自動零点補償を前記第２の自動零点補償より
   早く終了させるための複数のスイッチング素子を備え、
   該スイッチング素子の開閉に同期して前記単入力単出力
   増幅手段の補償用容量素子に出力変動分を吸収させるこ
   とを特徴とする差動増幅回路。
3. 【請求項３】 請求項１に記載の差動増幅回路におい
   て、 前記第１の制御信号および前記第２の制御信号として、
   デューティ比が異なる二つのクロック信号を用いること
   を特徴とする差動増幅回路。
4. 【請求項４】 請求項１に記載の差動増幅回路におい
   て、 前記差動増幅手段および前記単入力単出力増幅手段をそ
   れぞれＣＭＯＳにより形成し、全体として単一の演算増
   幅器を構成することを特徴とする差動増幅回路。
5. 【請求項５】 請求項４に記載の差動増幅回路におい
   て、 前記演算増幅器の反転入力端に入力抵抗を接続し、前記
   演算増幅器の反転入力端と出力端との間に帰還抵抗を接
   続することにより、反転増幅器として作動させることを
   特徴とする差動増幅回路。
6. 【請求項６】 請求項４に記載の差動増幅回路におい
   て、 前記演算増幅器の反転入力端と出力端の間を短絡し、前
   記演算増幅器の非反転入力端に入力信号を印加すること
   により、電圧フォロアとして作動させることを特徴とす
   る差動増幅回路。
7. 【請求項７】 請求項６に記載の電圧フォロアと、 前記電圧フォロアの後段に接続された、請求項５に記載
   の反転増幅器とを具備したことを特徴とする高温用増幅
   回路。
8. 【請求項８】 請求項１〜７に記載の増幅回路をＳＯＩ
   基板上に形成したことを特徴とする半導体装置。