JP4498507B2 - 差動増幅回路および高温用増幅回路 - Google Patents
差動増幅回路および高温用増幅回路 Download PDFInfo
- Publication number
- JP4498507B2 JP4498507B2 JP32476299A JP32476299A JP4498507B2 JP 4498507 B2 JP4498507 B2 JP 4498507B2 JP 32476299 A JP32476299 A JP 32476299A JP 32476299 A JP32476299 A JP 32476299A JP 4498507 B2 JP4498507 B2 JP 4498507B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- compensation
- circuit
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、漏れ電流補償技術を用いた差動増幅回路および高温用増幅回路に関するものである。
【０００２】
【従来の技術】
近年、特定の分野において使用される信号処理回路およびマイクロプロセッサは、１５０°Ｃ以上の高温下で安定した作業を行う能力が要求されている。例えば自動車に使用する場合には、エンジン近くに配置される信号処理回路は、２００°Ｃ以上まで動作可能であることが要求される。また、宇宙あるいは原子力関連に用いる場合の電子システムは、２５０°Ｃ近辺の温度でも信頼できる動作をすることが要求される。
【０００３】
このような状況において、従来のシリコンＬＳＩでは、接合漏れ電流の増加とデバイス特性の変化によって安定した作業が行い得ない可能性がある。ＳｉＣやＣ（ダイヤモンド）のように禁制帯（バンドギャップ）の幅が広い素材は、シリコンと比較した場合、高温下での抵抗が大きい。しかしながら、これらの素材を使用することには、コスト面およびデバイス製造面で、多くの問題が残る。
【０００４】
コスト面からみると、高温下で使用可能なＬＳＩにはＳＯＩ (Silicon On Insulator) および回路が適している。このことから、高温下で使用可能なＳＯＩ技術を応用した集積回路が知られている。アナログ集積回路の特性（例えば、オフセットドリフト，開ループ電圧利得）は、温度変化の影響を大きく受ける。しかし、演算増幅器は、通常強い負帰還を伴って用いられるので、開ループ利得の温度ドリフトは、多くの場合無視することができる範疇にとどまる。
【０００５】
一方、増幅器のオフセットドリフトは負帰還によっても低減されない。このため、広い温度範囲にわたる精密な信号処理は困難である。そこで、キャパシタ（容量素子）のアナログメモリ機能を用いた自動零点補償型チョッパ技術が、オフセット補償を行う演算増幅器の設計にしばしば用いられる。しかしながら、温度の上昇に伴ってＭＯＳスイッチの接合漏れ電流が大きく増加することから、このような技術を高温用回路に適用することは困難である。しかも、補償されたオフセットは、補償キャパシタからの漏れ電流によって移動し、この問題は、ＳＯＩ−ＭＯＳＦＥＴを使用したとしても無視することができない。
【０００６】
図１は、通常の自動零点補償型チョッパ演算増幅器の動作を示している。増幅器のオフセット電圧は、補償期間中、補償キャパシタＣにストアされる。この増幅器のオフセットは、増幅期間中にキャパシタ電圧によってキャンセルされる。図示の構成では、スイッチを介してキャパシタＣに電荷を蓄積させることにより、オフセット補償の精度に直接影響がある。この影響はＣＭＯＳスイッチにおけるｎＭＯＳとｐＭＯＳの相対サイズを最適化することにより低減できる。
【０００７】
しかし、その低減効果にも一定の限界がある。そこで、チャージインジェクションの影響を低減するために、インバータ型ＣＭＯＳコンパレータを縦続接続することが提案されている（電子情報通信学会論文誌C-II Vol.J77-C-II No.11 pp.516-524 1994年11月）。このコンパレータでは、２つ以上のCMOSインバータが縦続接続され、各段のオフセットが各キャパシタにストアされる。そして、２番目の段の補償期間が終了する前に最初の段の補償が終了し、最初の段におけるチャージインジェクションが２番目のキャパシタにおいて吸収される。チャージインジェクションの総合的な影響は、最初の段のインバータの電圧利得によって低減される。
【０００８】
より具体的な従来技術の説明
一般に、シリコン集積回路の動作保証温度は１２５℃程度までであり、数百度程度の高温下になるとｐｎ接合リーク電流が増大する。これは、温度上昇と共に増加する真性キャリア密度が原因である。この問題を解決する手段として、近年ＳＯＩ基板を用いた回路の耐高温性の向上が多くの研究機関で試みられている。ＳＯＩ基板は、ＳＩＭＯＸ法（イオン注入法）やＳＤＢ法（直接接合法）により形成され、集積回路やセンサの研究に用いられている。
【０００９】
ＳＯＩ−ＣＭＯＳの断面構造を示したものが図２であり、ＭＯＳＦＥＴを形成するＳｉアイランドが完全に分離されている。構造上の特徴は、図２から明らかなようにＭＯＳＦＥＴの能動部分が、すべて絶縁物上のシリコン膜に存在しているというところにある。ＳＯＩ−ＭＯＳＦＥＴ単体としては、ソース・ドレインの接合容量、配線容量が小さい、基板バイアス効果が少ない、構造上短チャネル効果がバルクシリコンＭＯＳＦＥＴに比べて小さい等の特徴がある。またＳＯＩ型集積回路としては、高速化・高集積化、低消費電力化が可能、高温環境（３００℃程度）で動作可能、放射線による誤動作に対する耐性が大きい等の特徴が挙げられる。
【００１０】
このSOI基板を用いた集積回路により、３００℃程度までかなり良好に動作する回路が報告されている。
【００１１】
しかし、増幅器、比較器等の零点温度ドリフトは３００℃までの温度範囲ではかなり大きく、高精度を要する用途への適用が困難であった。ワイドバンドギャップ半導体を用いた高温用の半導体素子も研究されているが、現時点では解決すべき問題が多く残されており、また室温での動作特性も悪い。
【００１２】
正確な演算動作を行うために、または微小電圧を正確に取り扱うためには、増幅器の入力オフセット電圧が信号電圧に対して相対的に無視できる程度に小さいことが必要である。ｍＶオーダー以下の微小な入力オフセット電圧を要求される回路では、一般的な増幅回路を採用するに限り、技術的には一定の限界がある。そこで、入力オフセット電圧を自動的にキャンセルする回路技法がいろいろと開発されている。それらのうち最も多く用いられる方法が、自動零点補償増幅回路である。
【００１３】
この自動零点補償増幅回路はダイナミックアナログ技術を利用して、入力オフセット電圧を自動的に補償する回路であり、高精度な計測用途によく利用される。この回路は補償期間と増幅期間があり、補償期間では入力オフセット電圧を補償容量に記憶し、増幅期間ではそれをキャンセルする。この動作を交互に繰り返し、常時零点を保つことができる増幅回路である。しかし、この技術は容量からのリーク電流による電圧の変動に非常に敏感である。高温時においては接合リーク電流の増大により、この様な増幅回路は実現が難しい。
【００１４】
次に、一般的な自動零点補償演算増幅回路の動作原理と特徴について説明する。
【００１５】
自動零点補償増幅回路は、ダイナミックアナログ技術を適用した増幅回路である。ダイナミックアナログ技術は、▲１▼演算増幅器において、補償容量を用いることで自動的にオフセット電圧をキャンセルする。▲２▼デバイスや電源回路で発生する低周波ノイズを減衰する。▲３▼低消費なＣＭＯＳ反転増幅器、敏感かつ正確な比較器、高精密なカレントミラー等を作製できるという利点をもつ。
【００１６】
従来用いられている自動零点補償演算増幅回路を図３に示す。この自動零点補償演算増幅回路は、補償期間には信号が入力されず、利得１倍の構成となる。この時、入力オフセット電圧Ｖｃを補償容量Ｃに記憶する。増幅期間ではＶｃはＣに保たれ、オフセット誤差ΔＶからＶｃを差し引いた分が入力として加えられる。よって、ほぼ入力オフセット電圧はキャンセルされながら増幅を行う。この演算増幅回路は増幅期間が半周期であるが、別の１組の回路を用い半周期ずらして動作させることで、連続信号を得ることができる。
【００１７】
一般的に、このような補償期間と増幅期間とをスイッチで交互に切り替えて、動作点を常に安定させる回路を自動零点補償演算増幅回路という。しかし、図３の回路構成では、補償容量が１つしかないために出力信号はＣに発生する誤差の影響をそのまま受ける。高温下で適用する場合には、容量からのリーク電流の増大により、補償した零点が時間と共に変動するという問題が生じる。
【００１８】
以下に、高温下での自動零点補償演算増幅回路で生じる問題点について述べる。
【００１９】
まず、雑音電荷の影響について説明する。
【００２０】
アナログ信号を、電圧・電流条件になんの影響もなく、そのままの状態でＯＮ・ＯＦＦ制御することのできるスイッチをアナログスイッチという。アナログスイッチはＦＥＴで構成されることが多く、図４のようなＭＯＳ系のＦＥＴもよく使われる。図４はｐＭＯＳとｎＭＯＳを組み合わせた、いわゆるＣＭＯＳアナログスイッチの構成である。このようなスイッチを用いることで、補償容量を充電する。ｐＭＯＳとｎＭＯＳを並列に接続し、ゲート入力電圧Ｅｃを図のようにして加えると、Ｅｃが“１”のときスイッチＯＮ、“０”のときスイッチＯＦＦとなる。このようなＦＥＴの組み合わせ回路を、トランスミッションゲートと呼ぶ。
【００２１】
ＣＭＯＳアナログスイッチ用いる時、スイッチの切り替え時に寄生容量Ｃｇｓ，Ｃｇｄからの電荷が補償容量へ流入（または流出）し、増幅期間において容量両端の電圧が変化する。この現象をチャージインジェクション（charge injection) という。この原因としては、ＭＯＳＦＥＴのゲート・ドレイン間とゲート・ソース間のオーバーラップ容量がある。（図５参照）チャージインジェクションの影響を抑えるためには、流入（または流出）する電荷の影響を低減するため、スイッチのチャネル幅を小さくする、もしくは補償容量Ｃを大きくすることが有効である。またＣＭＯＳ構成の場合は、ｎＭＯＳ側で注入された雑音電荷をｐＭＯＳ側で抽出できるため、その影響を低減することが可能である。しかしながら、いずれの場合も完全に雑音電荷の影響を除去できるわけではなく、その高精度化には限界がある。
【００２２】
次に、ｐｎ接合リーク電流によるドループ現象とオフセット電圧への影響について説明する。
【００２３】
ドループ現象とは、補償容量からのリーク電流が原因で、時間の経過と共に増幅期間での電圧が補正値からずれることである。これは回路の増幅期間に、補償容量に充電された電荷がスイッチのｐｎ接合へ漏れるために生じる。よって、補償容量のサイズを大きくすることで、接合リーク電流の影響を無視できるほどに小さくすることができる。ただし、２５０℃付近以上の領域では、接合リーク電流によるドループ現象を無視することができなくなってくる。
【００２４】
補償容量のサイズをＣ、接合リーク電流をＩ、電圧ドループをＶとすると、以下のような関係式で表せる。
【００２５】
【数１】
dQ=Idt
dV=dQ/C=dt ・・・（１）
dV/dt=I/C
次に、このドループ現象の原因である接合リーク電流について述べる。
【００２６】
接合リーク電流Ｉｓｓは基板接合部飽和電流Ｉｓと基板接合部飽和電流／ソースおよびドレインの面積ＡＳ、および基板接合部飽和周辺電流／ソースおよびドレインの周辺長ＰＳによって決定され、その関係式は、
【００２７】
【数２】
Iss ＝JS・AS＋JSSW・PS ・・・（２）
で表される。ここで、ＪＳはソースおよびドレイン領域の単位面積当たりのリーク電流、ＪＳＳＷは単位周辺長当たりのリーク電流である。
接合リーク電流はMOSのチャネル幅にほぼ比例する。これは、チャネル幅を大きくするとソースおよびドレイン面積が増えるからである。よって、チャネル幅を可能な限り小さくすれば,接合リーク電流が低減できる。しかし、チャネル幅を小さしすぎると電流が流れにくくなるため、回路の応答速度が低下する。
【００２８】
接合リーク電流が補償容量に流れ込む経路は、図６に示すように考えられる。ｐＭＯＳからの接合リーク電流はＶｄｄの方向へ、ｎＭＯＳからの接合リーク電流はＶｓｓの方向へ流れる。ｐＭＯＳとｎＭＯＳの中間に容量がある場合は、ｐＭＯＳとｎＭＯＳ両方の接合リーク電流値が等しければ、容量に流れ込む接合リーク電流はキャンセルされゼロとなる。しかし、実際の素子においてそれを実現することは極めて困難である。
【００２９】
【発明が解決しようとする課題】
上述した通り、従来の技術としては、
（イ）一般的な自動零点補償技術（オートゼロ回路）：
（ロ）２段のチョッパ型回路を縦続接続し、補償終了時期をずらせることで、最も電荷漏れの影響が強い初段の誤差の影響を低減させるようにした、ＣＭＯＳインバータ型の電圧コンパレータ：
（ハ）一般的な反転増幅器：
が知られているだけであって、２段接続による電荷漏れ低減技術を差動演算増幅器に適用することは、想起し得ないところである。換言すると、従来技術では、全く同じタイプのコンパレータを縦続接続する構成が知られているものの、本来コンパレータであることから、差動入力信号には対応し得ず、また、このコンパレータを差動増幅器として転用することも不可能である。
【００３０】
よって本発明の第１の目的は、上述の点に鑑み、増幅回路内の各増幅段ごとに自動零点補償技術を適用することで、零点補償をより高い精度で行うよう構成した差動増幅回路を提供することにある。
【００３１】
また、従来の反転増幅器を如何に転用したとしても、接合漏れ電流の補償による、高精度な高温用自動零点補償増幅回路を実現することは不可能である。
【００３２】
よって本発明の第２の目的は、高温状態における自動補償回路の特性の安定化を図った高温用増幅回路を提供することにある。
【００３３】
【課題を解決するための手段】
上記の第１の目的を達成するために、本発明に係る差動増幅回路は、初段の差動増幅回路と、後段の単入力単出力増幅回路を備えている。本発明では、各段毎に自動零点補償を行う。重要な点は、クロックのタイミングにある。初段の補償を後段と比べて先に終了することで、スイッチからの電荷漏れの影響は、初段に生じる。しかし、後段は未だに補償期問中であるので、後段の補償用容量素子にこの変動分が吸収される。その後、後段の補償期間も終了し、この時は後段の容量素子に電荷漏れの影響が生じる。しかし、この影響は入力端子から見た場合は無視することができる。その理由は、初段の回路は十分に高い電圧利得を持っており、後段の容量に生じた電荷誤差の影響は、入力端では利得分の一に低減されるからである。
【００３４】
なお、上記の如くタイミングをずらして零点補償をするという考え方自体は公知であるが、本発明では、一つの演算増幅器に２段の増幅回路を含ませ、初段の差動増幅回路と後段の単入力増幅回路とにより、この補償技術を適用可能とした点に特徴がある。
【００３５】
本発明によれば、従来と同じ技術で電荷漏れの影響を低減させた場合、本発明による回路構成を採るだけで、誤差を数十分の一程度に低減可能である。逆に、同程度の誤差を許容した場合、製造工程に対する加工精度の要求が大きく緩和される。
【００３６】
また、上記の第２の目的を達成するために、本発明に係る高温用増幅回路では、出力に与える漏れ電流の効果が相反する回路を縦続接続し、互いの影響をうち消し合うことで接合漏れ電流の影響を極めて小さくする構成を採っている。
【００３７】
本発明によれば、高温下においても自動零点補償回路が使用可能となり、高温において動作する増幅回路の零点誤差、またはその変動を極めて小さく抑えることが可能となる。
【００３８】
以上のことから、請求項１に係る本発明は、差動信号入力端を有と、該差動信号入力端の一方と出力端との間に位置する第１のスイッチと、該第１のスイッチがクローズ時に充電される第１の補償キャパシタとを備えた差動増幅手段であって、第１の制御信号に応答して該第１のスイッチがクローズして該第１の補償キャパシタを充電する第１の自動零点補償を行う差動増幅手段と、前記差動増幅手段の後段に接続され、入力端と出力端の間に位置する第２のスイッチと、該第２のスイッチがクローズ時に充電される第２の補償キャパシタとを備えた単入力単出力増幅手段であって、第２の制御信号に応答して該第２のスイッチがクローズして該第２の補償キャパシタを充電する第２の自動零点補償を行う単入力単出力増幅手段とを備え、前記差動増幅手段および前記単入力単出力増幅手段がそれぞれＣＭＯＳにより形成され、前記第１の制御信号と前記第２の制御信号として、デューティ比が異なる２つのクロック信号を用い、前記第１の制御信号と前記第２の制御信号によって、前記第１のスイッチと前記第２のスイッチとがともにクローズされる第１の補償期間、前記第１のスイッチがオープンされ前記第２のスイッチがクローズされる第２の補償期間、及び前記第１のスイッチと前記第２のスイッチとがともにオープンされる増幅期間を順に推移する差動増幅回路を具備した演算増幅器である。
【００３９】
請求項２に係る本発明は、請求項１に記載の演算増幅器の反転入力端に入力抵抗を接続し、前記演算増幅器の反転入力端と出力端との間に帰還抵抗を接続した反転増幅器である。
【００４０】
請求項３に係る発明は、請求項１に記載の演算増幅器の反転入力端と出力端の間を短絡し、前記演算増幅器の非反転入力端に入力信号を印加したことを特徴とする電圧フォロアである。
【００４１】
請求項４に係る発明は、請求項３に記載の電圧フォロアと、前記電圧フォロアの後段に接続された、請求項２に記載の反転増幅器とを具備したことを特徴とする高温用増幅回路である。
【００４２】
請求項５に係る発明は、請求項１〜４のいずれかに記載の回路をＳＯＩ基板上に形成したことを特徴とする半導体装置である。
【００４６】
【発明の実施の形態】
実施の形態１
本発明の一実施の形態として、高温下での使用が可能な自動零点補償型チョッパ増幅器について説明する。この増幅器は、チャージインジェクションエラーを低減するよう構成した２段チョッパ演算増幅器によるものである。高温下での電荷漏れによるエラーは、以下に詳述する回路構成によって補償される。本回路はＳＯＩ−ＭＯＳＦＥＴモデルとＳＰＩＣＥプログラムを用いて設計した。その結果、チャージインジェクションの影響は、２段チョッパ演算増幅器によって大幅に低減された。さらに、高温下での漏れ電流の影響は、当該増幅器の電圧利得によっても低減された。高温下での使用が可能な増幅器の精度は、この構成を用いることにより、広い温度幅にわたって大きく向上する。
【００４７】
以下、図面を参照して、本実施の形態を詳細に説明する。
図７は、本実施の形態による２段自動零点補償型チョッパ演算増幅器の構成および動作クロックを示す。本図に示す演算増幅器は、最初の差動増幅段２０と、２番目の単入力増幅段２２を用い、それぞれの段ごとに自動零点補償を施している。
【００４８】
最初の補償期間中（図７（Ｂ）参照）、スイッチＳＷ１，ＳＷ２，ＳＷ３およびＳＷ４はクローズしており、スイッチＳＷ５とＳＷ６はオープンしている。このことにより、各段の出力端および入力端は、この期間中に短絡される。各補償キャパシタＣ１，Ｃ２は充電され、次の増幅期間中このバイアスポイントを保つための電圧が記憶される。
【００４９】
図７（Ｂ）に示すＡのタイミングで最初の段２０の入力端および出力端に接続されたスイッチＳＷ１のみがオープンする。このことにより、最初の段２０の補償は、２番目の段２２の補償の前に終了する。スイッチング電荷はスイッチＳＷ１を介してキャパシタＣ１に注入され、最初の段２０の出力はキャパシタＣ１の電圧変化に対応して変動する。しかしながら、その電圧の変化は、最初の段２０と２番目の段２２を接続しているキャパシタＣ２に吸収され、本増幅回路の出力は、補償期間が終了するまで影響を受けない（図７（Ｂ）のタイミングBに示す通り）。
【００５０】
タイミングＢの後、スイッチSＷ２，ＳＷ３およびＳＷ４がオープンし、ＳＷ５およびＳＷ６がクローズして入力信号を入力する。その後、本演算増幅器は、増幅期間に入る。タイミングＢでのチャージインジェクションは、キャパシタＣ２の端子間電圧に影響を与えるので、出力電圧が当初の点から移動する。しかし、キャパシタＣ２の等価インジェクションエラーは、その高電圧利得のため、前段２０の入力端でかなり低減される。かくして、この電荷に起因する等価入力オフセットエラーは、図１に示した従来のチョッパ演算増幅器と比べてかなり低減される。また、本実施例の形態による２段チョッパ演算増幅器の精度は、臨界バランスなしでも、かなり向上する。
【００５１】
図８（Ａ）および（Ｂ）は、図７（Ａ）に示した２段チョッパ演算増幅器の詳細な回路構成、および、その増幅器シンボルをそれぞれ示す。図８（Ａ）に示す回路については、ＳＰＩＣＥプログラムおよびＳＯＩ−ＭＯＳＦＥＴモデルを用いてシミュレーションを行った結果、本演算増幅器の室温でのオフセット電圧は、入力ペアにおけるサイズ不整合を５０％とした場合でも、３００マイクロボルト以下に補償された。また、本演算増幅器のオープンループゲインは、７０デシベルを上回った。
【００５２】
図９（Ａ）は、図８（Ａ），（Ｂ）に示した演算増幅器を用いた反転増幅回路である。すなわち図９（Ａ）において、斜め斜線を付した演算増幅器が、図８（Ａ），（Ｂ）に示した演算増幅器に相当する。
【００５３】
また、図９（Ｂ）は、２９０°Ｃにおける本反転増幅回路の出力シミュレーション(Ｇ＝−５００ｋΩ／２０ｋΩ＝２５)を示す。このシミュレーションでは、敢えて高温下での漏れ電流の影響を拡大させるために、クロック周波数は低い値に設定した(１ｋＨｚ)。入力信号のレベルは、図９（Ｂ）に示すように、−４ｍＶから４ｍＶまでの範囲で変化させた。室温でのシミュレーション結果では、増幅期間での出力は、図９（Ｂ）に示す理想的零オフセットラインにほぼ一致した。図９（Ｂ）に示した２９０°Ｃでのシミュレーション結果において、出力トレース全体は、理想的ゼロオフセットライン以下にシフトされた。
【００５４】
増幅期間中においては、強い電圧ドリフトがはっきりと見られた。これらのドリフトは、高温環境において、２段チョッパ演算増幅器内の補償キャパシタＣ１から開いているスイッチへ流れる接合漏れ電流に起因したものである。
【００５５】
このように、本反転増幅回路のオフセット電圧は、周囲温度に依存して変化する。キャパシタＣ２からの漏れ電流による影響は、最初の段の電圧ゲインにより比較的少ないので、キャパシタＣ１からの漏れ電流が、高温下でのオフセットシフトの主たる原因となる。
【００５６】
次に、本実施の形態に係る漏れ電流補償について説明する。
【００５７】
本演算増幅器を高温下で使用可能にするためには、高温での接合漏れ電流による電圧ドリフトを補償する必要がある。そこで、本実施の形態では、図１０に示すように、二つの２段チョッパ演算増幅器３０，４０を用いて、漏れ電流の影響を低減させている。すなわち、図１０に示す回路は、図９（Ａ）に示した反転増幅回路４０の前段に、電圧フォロア３０を縦続接続したものである。したがって、図１０に示した回路全体の電圧利得は、−Ｒ２／Ｒ１により定義される。
【００５８】
なお、この図１０においても、斜線を付した各演算増幅器３０，４０は、図９（Ａ）の場合と同じく、図８（Ａ）に示した回路構成を有している。
【００５９】
図１０において、電圧フォロア３０と反転増幅回路４０は、縦続に接続されているので、オフセットシフトの影響は、後段の回路４０の最終出力（Ｐ２点）に加えられる。いま、両チョッパ演算増幅器３０，４０における各キャパシタＣ１からの漏れ電流が平衡してiLになったとすると、増幅期間ＴｏにおけるキャパシタＣ１の電圧変化は、次の式（３）で表わされる。
【００６０】
【数３】
【００６１】
ここで、上式のキャパシタＣ１は、非反転入力端に接続されているので（図８（Ａ）参照）、図１０に示す反転増幅回路４０は、電圧変化ΔＶC1に対して非反転増幅器として機能する。このΔＶC1は、後段の回路４０を非反転増幅器とみなすとき、次式に示すように増幅される。
【数４】
一方、前段の電圧フォロア３０は、電圧利得が１であるので、ΔＶC1は前段の出力端P1に直接現れる。このP1での電圧変化は、後段の反転増幅回路４０に供給され、次式に従って増幅される。
【００６２】
【数５】
【００６３】
従って、反転増幅回路４０の出力端Ｐ２でのオフセットシフトは、式（４）および式（５）の総和となるので、増幅期間中の等価入力オフセット電圧は、次式の通りとなる。
【００６４】
【数６】
【００６５】
上式（６）中、Ｇは、−Ｒ１／Ｒ２であり、反転増幅回路４０の電圧利得を示す。
【００６６】
この式（６）から明らかなように、二つのチョッパ演算増幅器３０，４０内の漏れ電流がＰ２での最終出力電圧に対して互いに逆方向に作用するので、ΔＶC1は、１／Ｇに低減される。
【００６７】
また、式（４）〜（６）から判る通り、増幅期間におけるオフセット電圧の合計シフトは、上記のＴｏおよびｉＬに比例し、Ｃ１に反比例する。このため、Ｃ１およびＧはできるだけ大きく、ＴｏおよびｉＬはできるだけ小さく設定することが望ましい。すなわち、これらの値は、安定的な特性を有する高温用増幅器を設計するうえで重要な要素となる。
【００６８】
次に、高温用増幅器の設計例について述べる。
【００６９】
ここでは、ＳＰＩＣＥおよびＣＡＤＥＮＣＥ ＥＤＡツール（Ａｎａｌｏｇ Ａｒｔｉｓｔ ｖｅｒ．４．３．４）を用いて、図１０の回路を解析・設計した。このシミュレーションでは、８μｍのＳＯＩ−ＣＭＯＳを用いることとした。チョッパ演算増幅器におけるキャパシタＣ１およびＣ２の値は、それぞれ50ｐＦおよび５ｐＦであった。キャパシタＣ１の値は、出力のセトリングタイムと、キャパシタＣ１による占有エリアとの関係から、最大値を選択した。ＣＭＯＳスイッチにおけるＭＯＳＦＥＴのサイズは、ｐＭＯＳＦＥＴについてＷ／Ｌ＝６０μｍ／８μｍ、ｎＭＯＳＦＥＴについて５０μｍ／８μｍであった。チャージインジェクションエラーを最小限にするには、この組み合わせが最良の比であった。２段チョッパ演算増幅器を使用する場合でも、チャージインジェクションは最小限にすべきである。
【００７０】
図１１は、２９０°Ｃでシミュレートした図１０の出力を示す。図９（Ｂ）でみられた増幅期間でのオフセットシフトは、この回路構成で十分補償されることが判る。この出力特性は、図９（Ｂ）に示した理想的零オフセットラインにほぼ一致している。この結果から、漏れ電流の影響は、式（６）からも明らかなように、１／２５（すなわち、１／Ｇ）まで低減されたことが確認された。この増幅回路の特性を、次の表1に要約する。
【表１】
【００７１】
等価入力オフセットは、２７°Ｃから２９０°Ｃまでの範囲で約５０マイクロボルト移動した。クロック周波数を１キロヘルツより高く設定するか、あるいは増幅器の電圧ゲインを現在の値（２５）より大きい値に設定する場合、高温下での漏れ電流の影響は、より低減される。これは、上述した本増幅器の設計例に変更を加えなくても可能である。
【００７２】
（まとめ）
本実施の形態では、高温下にも適用可能な自動零点補償型チョッパ増幅器について述べてきた。この増幅器は、チャージインジェクションエラーを低減するために構成した２段チョッパ演算増幅器に基づいている。高温下での使用のため、二つの２段チョッパ演算増幅器は、高温時の漏れ電流によるエラーを補償するのに好適である。本実施の形態によれば、チャージインジェクションの影響は、２段チョッパ演算増幅器により大幅に低減される。漏れ電流補償の効果は、シミュレーションした結果から確認された。精度の高い高温用増幅器は、SOI-CMOS技術と、本実施の形態による回路構成との組み合わせで実現することができる。この場合、パラメータの幾つかを最適化することにより、回路の精度を更に向上させることが可能である。
【００７３】
実施の形態２
図１２は、雑音電荷の影響を低減するための自動零点補償演算増幅回路である。この回路は2つの補償容量を用いて、各増幅器毎に自動零点補償を実行している。また、2相のスイッチを用い各段の補償動作タイミングを最適化することにより、入力オフセット電圧を低減する方式である。
【００７４】
図１３は各段の補償動作タイミング、図１４（Ａ），（Ｂ），（Ｃ）はブロック図で示した回路動作である。まず図１４（Ａ）では、差動増幅器の入力はゼロで入力と出力は短絡されるので、補償容量Ｃ１には入力オフセット電圧分の電荷が記憶される。また、Ｃ２には出力増幅器の動作点と初段増幅器の動作点の差分の電荷が記憶される（補償期間）。次に、スイッチφ’のみをＯＦＦにする（図１４（Ｂ））。この時スイッチφ’からは雑音電荷ｑ１が生じるが、このｑ１がＣ１に与える影響を後段の補償容量Ｃ２に吸収させ、外部には出力させないようにする。
【００７５】
図１４（Ｃ）では、入力電圧が増幅器に印加され、Ｃ１およびＣ２に記憶した入力オフセット電圧を保ち続けたまま増幅を行う（増幅期間）。図１４（Ｂ）から（Ｃ）へ移る場合に、Ｃ２にも雑音電荷ｑ２が混入するが、その入力に対する影響は初段増幅器の利得分の一となる。
【００７６】
このように２相のスイッチを用いて、その動作タイミングを最適化することにより、初段の補償容量への雑音電荷の影響を後段の補償容量で吸収することができ、高精度なオフセット補償が可能となる。またこの構成の場合、電源電圧に近い値の入力オフセット電圧まで補償することが原理的に可能である。
【００７７】
次に、接合リーク電流の影響の低減について説明する。
【００７８】
高温時における演算増幅回路を用いて接合リーク電流の影響を低減するために、上述の演算増幅回路を用いて新たな回路構成を提案する。反転増幅器と非反転増幅器をそれぞれ構成し、その出力を切り替えて交互に各増幅器の出力を取り出し、出力信号を連続化する。このような回路を図１５に示す。
【００７９】
図１５において、入力信号Ｖｉｎに対して、Ａｍｐ．Ａは非反転増幅器であり、Ａｍｐ．Ｂは反転増幅器である。補償クロックに同期させ、φのときＡｍｐ．Ａの出力を取り出し、φバーのときにＡｍｐ．Ｂの出力を取り出す。Ａ，Ｂ点における増幅期間時の出力電圧は次式でそれぞれ表される。
【００８０】
【数７】
【００８１】
【数８】
【００８２】
一方、接合リーク電流による補償容量の電圧ドループ成分をＶｄｐ（入力換算値）とする。補償容量Ｃ１は演算増幅器の＋端子に接続されており、このＶｄｐに対して演算増幅器A、Bはともに非反転増幅器としてはたらく。この影響による出力電圧変化は、それぞれ次式で表される。
【数９】
【数１０】
【００８３】
よって、演算増幅器Ａ，Ｂの出力信号は図１６に示すように、ＯＵＴ１は正（R2/R1×Vin）、ＯＵＴ２は負（−R2/R1×Vin）となる。また両演算増幅器内部の補償容量Ｃ１の接合リーク電流による電圧ドループ誤差成分は同じ極性の変化となっている。
【００８４】
これらの出力信号ＯＵＴ１，ＯＵＴ２を交互に極性を変えて出力させることで、増幅された信号を連続化できる。ＯＵＴ１−ＯＵＴ２に対応する演算を行うことで、正の信号はそのまま、負の信号は正に反転され、図１７のような波形を得ることができる。これを信号成分と電圧ドループ誤差成分とに分離して考えたものが、図１８である。電圧ドループ成分は傾斜の方向がAとBで逆方向となるので、その平均をとる意味でローパスフィルタ等に通して電圧ドループ成分の影響を除去することができる。
【００８５】
図１７に示した出力波形を、周波数領域で表したものが図１９である。ローパスフィルタにより、高周波における電圧ドループ誤差成分を除去できる。この時、式（７），式（８５）に示した成分には、利得１だけの差が生じているので、この差の成分が入力オフセットドリフトとして出力に現れる。増幅器全体の利得をR2/R1とすると、電圧ドループ誤差成分の影響はR1/R2になっている。そのため、演算増幅器を十分高い利得で使えば、無視することが可能である。
【００８６】
次に、自動零点補償演算増幅回路のシミュレーション結果について述べる。
【００８７】
今回提案した自動零点補償増幅回路をＣａｄｅｎｃｅを用いて設計を行い、２７℃と３００℃で動作させたときのシミュレーション結果を図２０に示す。本図は、入力端子の一方を接地、もう一方を−１０ｍＶから１０ｍＶまで４０ｍｓの時間で変化させた非反転増幅器の入・出力波形である。入力電圧に対して、出力電圧は２７℃，３００℃どちらにおいても、十分な高利得で増幅されていることがわかる。理想的な増幅器の入力オフセット電圧は、入力電圧が零のときに出力電圧が零である。
【００８８】
図２０では、２０ｍｓで入力電圧が零となる。１周期(1ms)あたりの電圧変化は５００μＶで、１周期の半分である増幅期間には２５０μＶ増加する。したがって、入力オフセット電圧は２７℃、３００℃どちらにおいても、２５０μＶ以内におさまっていることがわかる。３００℃においては、入力オフセット電圧は一見大きいようにみえるが、これは高温時に生じる電圧ドループ誤差のためである。回路の利得が高いために電圧ドループ誤差が大きくなり、出力電圧がみえなくなっている。
【００８９】
本回路は一般的な自動零点補償演算増幅回路よりも、高精度な入力オフセット電圧補償が実行できている。よって、高温時におけるドループの影響を除去できれば、高温でも利用可能な高精度増幅演算回路となる。
【００９０】
最後に、接合リーク電流の影響を低減するための回路のシミュレーション結果について述べる。
【００９１】
反転増幅器と非反転増幅器を組み合わせて接合リーク電流の影響を低減する回路の設計をＣａｄｅｎｃｅを用いて行った。２７℃と３００℃で動作させたときのシミュレーション結果を図２１に示す。それぞれのフィードバックにはＲ１＝１ｋΩ，Ｒ２＝５０ｋΩを用いて、利得５０倍の増幅器とした。
【００９２】
非反転増幅器と反転増幅器のそれぞれの出力を交互に極性を変えることで、入力電圧に対して出力電圧は非反転増幅器の出力となっている。２７℃における方形波成分は、二つの増幅器の間の差から生じている。一方、３００℃においては電圧ドループ誤差成分ははっきりとみられるが、入力電圧は利得５０倍で増幅されている。しかし、電圧ドループ誤差成分は正方向と負方向に交互に現れており、高周波に変調されている。よって、ローパスフィルタ等で除去することが可能である。したがって、接合リーク電流の影響を大幅に低減することができ、高精度な信号増幅が実行できているといえる。
【００９３】
【発明の効果】
以上説明した通り、本発明によれば、増幅回路内の各増幅段ごとに自動零点補償技術を適用することで、零点補償をより高い精度で行うよう構成した差動増幅回路を実現することができる。
【００９４】
また、その他の本発明によれば、高温状態における自動補償回路の特性の安定化を図った高温用増幅回路を実現することができる。
【図面の簡単な説明】
【図１】従来から知られているチョッパ型演算増幅器を示す図である。
【図２】ＳＯＩ−ＣＭＯＳの断面構造を示す図である。
【図３】一般的な自動零点補償演算回路を示す図である。
【図４】ＣＭＯＳアナログスイッチを示す図である。
【図５】ＭＯＳＦＥＴの寄生容量とオーバーラップ容量を示す図である。
【図６】ｐＭＯＳ−ＦＥＴのリーク電流の経路を示す図である。
【図７】本発明を適用した２段チョッパ演算増幅器を示す図である。
【図８】図７に示した２段チョッパ演算増幅器の詳細な回路構成を示す図である。
【図９】図７に示した２段チョッパ演算増幅器を用いた反転増幅回路およびシミュレーション出力を示す図である。
【図１０】図７に示した２段チョッパ演算増幅器を用いた高温用増幅回路を示す図である。
【図１１】図１０に示した回路のシミュレーション結果（２９０°Ｃの出力電圧）を示す図である。
【図１２】本発明を適用した他の回路構成を示す図である。
【図１３】雑音電荷の影響を低減する回路の動作タイミング図である。
【図１４】ブロック図で示した自動零点補償演算増幅回路の回路動作を示す図である。
【図１５】接合リーク電流を低減するための回路構成図である。
【図１６】図１５に示したＯＵＴ１，ＯＵＴ２の各出力波形図である。
【図１７】図１５に示したＯＵＴ１，ＯＵＴ２をクロック周波数で同期検波した波形図である。
【図１８】同期検波させた後の出力信号と電圧ドループ成分を示す図である。
【図１９】図１７に示した出力信号の周波数スペクトルを示す図である。
【図２０】自動零点補償演算増幅回路のシミュレーション結果を示す図である。
【図２１】接合リーク電流の影響を低減する回路のシミュレーション結果を示す図である。
【符号の説明】
１０ 従来から知られている演算増幅器
２０ 差動入力増幅段
２２ 単入力単出力の増幅段
３０ 電圧フォロア
４０ 反転増幅回路
【発明の属する技術分野】
本発明は、漏れ電流補償技術を用いた差動増幅回路および高温用増幅回路に関するものである。
【０００２】
【従来の技術】
近年、特定の分野において使用される信号処理回路およびマイクロプロセッサは、１５０°Ｃ以上の高温下で安定した作業を行う能力が要求されている。例えば自動車に使用する場合には、エンジン近くに配置される信号処理回路は、２００°Ｃ以上まで動作可能であることが要求される。また、宇宙あるいは原子力関連に用いる場合の電子システムは、２５０°Ｃ近辺の温度でも信頼できる動作をすることが要求される。
【０００３】
このような状況において、従来のシリコンＬＳＩでは、接合漏れ電流の増加とデバイス特性の変化によって安定した作業が行い得ない可能性がある。ＳｉＣやＣ（ダイヤモンド）のように禁制帯（バンドギャップ）の幅が広い素材は、シリコンと比較した場合、高温下での抵抗が大きい。しかしながら、これらの素材を使用することには、コスト面およびデバイス製造面で、多くの問題が残る。
【０００４】
コスト面からみると、高温下で使用可能なＬＳＩにはＳＯＩ (Silicon On Insulator) および回路が適している。このことから、高温下で使用可能なＳＯＩ技術を応用した集積回路が知られている。アナログ集積回路の特性（例えば、オフセットドリフト，開ループ電圧利得）は、温度変化の影響を大きく受ける。しかし、演算増幅器は、通常強い負帰還を伴って用いられるので、開ループ利得の温度ドリフトは、多くの場合無視することができる範疇にとどまる。
【０００５】
一方、増幅器のオフセットドリフトは負帰還によっても低減されない。このため、広い温度範囲にわたる精密な信号処理は困難である。そこで、キャパシタ（容量素子）のアナログメモリ機能を用いた自動零点補償型チョッパ技術が、オフセット補償を行う演算増幅器の設計にしばしば用いられる。しかしながら、温度の上昇に伴ってＭＯＳスイッチの接合漏れ電流が大きく増加することから、このような技術を高温用回路に適用することは困難である。しかも、補償されたオフセットは、補償キャパシタからの漏れ電流によって移動し、この問題は、ＳＯＩ−ＭＯＳＦＥＴを使用したとしても無視することができない。
【０００６】
図１は、通常の自動零点補償型チョッパ演算増幅器の動作を示している。増幅器のオフセット電圧は、補償期間中、補償キャパシタＣにストアされる。この増幅器のオフセットは、増幅期間中にキャパシタ電圧によってキャンセルされる。図示の構成では、スイッチを介してキャパシタＣに電荷を蓄積させることにより、オフセット補償の精度に直接影響がある。この影響はＣＭＯＳスイッチにおけるｎＭＯＳとｐＭＯＳの相対サイズを最適化することにより低減できる。
【０００７】
しかし、その低減効果にも一定の限界がある。そこで、チャージインジェクションの影響を低減するために、インバータ型ＣＭＯＳコンパレータを縦続接続することが提案されている（電子情報通信学会論文誌C-II Vol.J77-C-II No.11 pp.516-524 1994年11月）。このコンパレータでは、２つ以上のCMOSインバータが縦続接続され、各段のオフセットが各キャパシタにストアされる。そして、２番目の段の補償期間が終了する前に最初の段の補償が終了し、最初の段におけるチャージインジェクションが２番目のキャパシタにおいて吸収される。チャージインジェクションの総合的な影響は、最初の段のインバータの電圧利得によって低減される。
【０００８】
より具体的な従来技術の説明
一般に、シリコン集積回路の動作保証温度は１２５℃程度までであり、数百度程度の高温下になるとｐｎ接合リーク電流が増大する。これは、温度上昇と共に増加する真性キャリア密度が原因である。この問題を解決する手段として、近年ＳＯＩ基板を用いた回路の耐高温性の向上が多くの研究機関で試みられている。ＳＯＩ基板は、ＳＩＭＯＸ法（イオン注入法）やＳＤＢ法（直接接合法）により形成され、集積回路やセンサの研究に用いられている。
【０００９】
ＳＯＩ−ＣＭＯＳの断面構造を示したものが図２であり、ＭＯＳＦＥＴを形成するＳｉアイランドが完全に分離されている。構造上の特徴は、図２から明らかなようにＭＯＳＦＥＴの能動部分が、すべて絶縁物上のシリコン膜に存在しているというところにある。ＳＯＩ−ＭＯＳＦＥＴ単体としては、ソース・ドレインの接合容量、配線容量が小さい、基板バイアス効果が少ない、構造上短チャネル効果がバルクシリコンＭＯＳＦＥＴに比べて小さい等の特徴がある。またＳＯＩ型集積回路としては、高速化・高集積化、低消費電力化が可能、高温環境（３００℃程度）で動作可能、放射線による誤動作に対する耐性が大きい等の特徴が挙げられる。
【００１０】
このSOI基板を用いた集積回路により、３００℃程度までかなり良好に動作する回路が報告されている。
【００１１】
しかし、増幅器、比較器等の零点温度ドリフトは３００℃までの温度範囲ではかなり大きく、高精度を要する用途への適用が困難であった。ワイドバンドギャップ半導体を用いた高温用の半導体素子も研究されているが、現時点では解決すべき問題が多く残されており、また室温での動作特性も悪い。
【００１２】
正確な演算動作を行うために、または微小電圧を正確に取り扱うためには、増幅器の入力オフセット電圧が信号電圧に対して相対的に無視できる程度に小さいことが必要である。ｍＶオーダー以下の微小な入力オフセット電圧を要求される回路では、一般的な増幅回路を採用するに限り、技術的には一定の限界がある。そこで、入力オフセット電圧を自動的にキャンセルする回路技法がいろいろと開発されている。それらのうち最も多く用いられる方法が、自動零点補償増幅回路である。
【００１３】
この自動零点補償増幅回路はダイナミックアナログ技術を利用して、入力オフセット電圧を自動的に補償する回路であり、高精度な計測用途によく利用される。この回路は補償期間と増幅期間があり、補償期間では入力オフセット電圧を補償容量に記憶し、増幅期間ではそれをキャンセルする。この動作を交互に繰り返し、常時零点を保つことができる増幅回路である。しかし、この技術は容量からのリーク電流による電圧の変動に非常に敏感である。高温時においては接合リーク電流の増大により、この様な増幅回路は実現が難しい。
【００１４】
次に、一般的な自動零点補償演算増幅回路の動作原理と特徴について説明する。
【００１５】
自動零点補償増幅回路は、ダイナミックアナログ技術を適用した増幅回路である。ダイナミックアナログ技術は、▲１▼演算増幅器において、補償容量を用いることで自動的にオフセット電圧をキャンセルする。▲２▼デバイスや電源回路で発生する低周波ノイズを減衰する。▲３▼低消費なＣＭＯＳ反転増幅器、敏感かつ正確な比較器、高精密なカレントミラー等を作製できるという利点をもつ。
【００１６】
従来用いられている自動零点補償演算増幅回路を図３に示す。この自動零点補償演算増幅回路は、補償期間には信号が入力されず、利得１倍の構成となる。この時、入力オフセット電圧Ｖｃを補償容量Ｃに記憶する。増幅期間ではＶｃはＣに保たれ、オフセット誤差ΔＶからＶｃを差し引いた分が入力として加えられる。よって、ほぼ入力オフセット電圧はキャンセルされながら増幅を行う。この演算増幅回路は増幅期間が半周期であるが、別の１組の回路を用い半周期ずらして動作させることで、連続信号を得ることができる。
【００１７】
一般的に、このような補償期間と増幅期間とをスイッチで交互に切り替えて、動作点を常に安定させる回路を自動零点補償演算増幅回路という。しかし、図３の回路構成では、補償容量が１つしかないために出力信号はＣに発生する誤差の影響をそのまま受ける。高温下で適用する場合には、容量からのリーク電流の増大により、補償した零点が時間と共に変動するという問題が生じる。
【００１８】
以下に、高温下での自動零点補償演算増幅回路で生じる問題点について述べる。
【００１９】
まず、雑音電荷の影響について説明する。
【００２０】
アナログ信号を、電圧・電流条件になんの影響もなく、そのままの状態でＯＮ・ＯＦＦ制御することのできるスイッチをアナログスイッチという。アナログスイッチはＦＥＴで構成されることが多く、図４のようなＭＯＳ系のＦＥＴもよく使われる。図４はｐＭＯＳとｎＭＯＳを組み合わせた、いわゆるＣＭＯＳアナログスイッチの構成である。このようなスイッチを用いることで、補償容量を充電する。ｐＭＯＳとｎＭＯＳを並列に接続し、ゲート入力電圧Ｅｃを図のようにして加えると、Ｅｃが“１”のときスイッチＯＮ、“０”のときスイッチＯＦＦとなる。このようなＦＥＴの組み合わせ回路を、トランスミッションゲートと呼ぶ。
【００２１】
ＣＭＯＳアナログスイッチ用いる時、スイッチの切り替え時に寄生容量Ｃｇｓ，Ｃｇｄからの電荷が補償容量へ流入（または流出）し、増幅期間において容量両端の電圧が変化する。この現象をチャージインジェクション（charge injection) という。この原因としては、ＭＯＳＦＥＴのゲート・ドレイン間とゲート・ソース間のオーバーラップ容量がある。（図５参照）チャージインジェクションの影響を抑えるためには、流入（または流出）する電荷の影響を低減するため、スイッチのチャネル幅を小さくする、もしくは補償容量Ｃを大きくすることが有効である。またＣＭＯＳ構成の場合は、ｎＭＯＳ側で注入された雑音電荷をｐＭＯＳ側で抽出できるため、その影響を低減することが可能である。しかしながら、いずれの場合も完全に雑音電荷の影響を除去できるわけではなく、その高精度化には限界がある。
【００２２】
次に、ｐｎ接合リーク電流によるドループ現象とオフセット電圧への影響について説明する。
【００２３】
ドループ現象とは、補償容量からのリーク電流が原因で、時間の経過と共に増幅期間での電圧が補正値からずれることである。これは回路の増幅期間に、補償容量に充電された電荷がスイッチのｐｎ接合へ漏れるために生じる。よって、補償容量のサイズを大きくすることで、接合リーク電流の影響を無視できるほどに小さくすることができる。ただし、２５０℃付近以上の領域では、接合リーク電流によるドループ現象を無視することができなくなってくる。
【００２４】
補償容量のサイズをＣ、接合リーク電流をＩ、電圧ドループをＶとすると、以下のような関係式で表せる。
【００２５】
【数１】
dQ=Idt
dV=dQ/C=dt ・・・（１）
dV/dt=I/C
次に、このドループ現象の原因である接合リーク電流について述べる。
【００２６】
接合リーク電流Ｉｓｓは基板接合部飽和電流Ｉｓと基板接合部飽和電流／ソースおよびドレインの面積ＡＳ、および基板接合部飽和周辺電流／ソースおよびドレインの周辺長ＰＳによって決定され、その関係式は、
【００２７】
【数２】
Iss ＝JS・AS＋JSSW・PS ・・・（２）
で表される。ここで、ＪＳはソースおよびドレイン領域の単位面積当たりのリーク電流、ＪＳＳＷは単位周辺長当たりのリーク電流である。
接合リーク電流はMOSのチャネル幅にほぼ比例する。これは、チャネル幅を大きくするとソースおよびドレイン面積が増えるからである。よって、チャネル幅を可能な限り小さくすれば,接合リーク電流が低減できる。しかし、チャネル幅を小さしすぎると電流が流れにくくなるため、回路の応答速度が低下する。
【００２８】
接合リーク電流が補償容量に流れ込む経路は、図６に示すように考えられる。ｐＭＯＳからの接合リーク電流はＶｄｄの方向へ、ｎＭＯＳからの接合リーク電流はＶｓｓの方向へ流れる。ｐＭＯＳとｎＭＯＳの中間に容量がある場合は、ｐＭＯＳとｎＭＯＳ両方の接合リーク電流値が等しければ、容量に流れ込む接合リーク電流はキャンセルされゼロとなる。しかし、実際の素子においてそれを実現することは極めて困難である。
【００２９】
【発明が解決しようとする課題】
上述した通り、従来の技術としては、
（イ）一般的な自動零点補償技術（オートゼロ回路）：
（ロ）２段のチョッパ型回路を縦続接続し、補償終了時期をずらせることで、最も電荷漏れの影響が強い初段の誤差の影響を低減させるようにした、ＣＭＯＳインバータ型の電圧コンパレータ：
（ハ）一般的な反転増幅器：
が知られているだけであって、２段接続による電荷漏れ低減技術を差動演算増幅器に適用することは、想起し得ないところである。換言すると、従来技術では、全く同じタイプのコンパレータを縦続接続する構成が知られているものの、本来コンパレータであることから、差動入力信号には対応し得ず、また、このコンパレータを差動増幅器として転用することも不可能である。
【００３０】
よって本発明の第１の目的は、上述の点に鑑み、増幅回路内の各増幅段ごとに自動零点補償技術を適用することで、零点補償をより高い精度で行うよう構成した差動増幅回路を提供することにある。
【００３１】
また、従来の反転増幅器を如何に転用したとしても、接合漏れ電流の補償による、高精度な高温用自動零点補償増幅回路を実現することは不可能である。
【００３２】
よって本発明の第２の目的は、高温状態における自動補償回路の特性の安定化を図った高温用増幅回路を提供することにある。
【００３３】
【課題を解決するための手段】
上記の第１の目的を達成するために、本発明に係る差動増幅回路は、初段の差動増幅回路と、後段の単入力単出力増幅回路を備えている。本発明では、各段毎に自動零点補償を行う。重要な点は、クロックのタイミングにある。初段の補償を後段と比べて先に終了することで、スイッチからの電荷漏れの影響は、初段に生じる。しかし、後段は未だに補償期問中であるので、後段の補償用容量素子にこの変動分が吸収される。その後、後段の補償期間も終了し、この時は後段の容量素子に電荷漏れの影響が生じる。しかし、この影響は入力端子から見た場合は無視することができる。その理由は、初段の回路は十分に高い電圧利得を持っており、後段の容量に生じた電荷誤差の影響は、入力端では利得分の一に低減されるからである。
【００３４】
なお、上記の如くタイミングをずらして零点補償をするという考え方自体は公知であるが、本発明では、一つの演算増幅器に２段の増幅回路を含ませ、初段の差動増幅回路と後段の単入力増幅回路とにより、この補償技術を適用可能とした点に特徴がある。
【００３５】
本発明によれば、従来と同じ技術で電荷漏れの影響を低減させた場合、本発明による回路構成を採るだけで、誤差を数十分の一程度に低減可能である。逆に、同程度の誤差を許容した場合、製造工程に対する加工精度の要求が大きく緩和される。
【００３６】
また、上記の第２の目的を達成するために、本発明に係る高温用増幅回路では、出力に与える漏れ電流の効果が相反する回路を縦続接続し、互いの影響をうち消し合うことで接合漏れ電流の影響を極めて小さくする構成を採っている。
【００３７】
本発明によれば、高温下においても自動零点補償回路が使用可能となり、高温において動作する増幅回路の零点誤差、またはその変動を極めて小さく抑えることが可能となる。
【００３８】
以上のことから、請求項１に係る本発明は、差動信号入力端を有と、該差動信号入力端の一方と出力端との間に位置する第１のスイッチと、該第１のスイッチがクローズ時に充電される第１の補償キャパシタとを備えた差動増幅手段であって、第１の制御信号に応答して該第１のスイッチがクローズして該第１の補償キャパシタを充電する第１の自動零点補償を行う差動増幅手段と、前記差動増幅手段の後段に接続され、入力端と出力端の間に位置する第２のスイッチと、該第２のスイッチがクローズ時に充電される第２の補償キャパシタとを備えた単入力単出力増幅手段であって、第２の制御信号に応答して該第２のスイッチがクローズして該第２の補償キャパシタを充電する第２の自動零点補償を行う単入力単出力増幅手段とを備え、前記差動増幅手段および前記単入力単出力増幅手段がそれぞれＣＭＯＳにより形成され、前記第１の制御信号と前記第２の制御信号として、デューティ比が異なる２つのクロック信号を用い、前記第１の制御信号と前記第２の制御信号によって、前記第１のスイッチと前記第２のスイッチとがともにクローズされる第１の補償期間、前記第１のスイッチがオープンされ前記第２のスイッチがクローズされる第２の補償期間、及び前記第１のスイッチと前記第２のスイッチとがともにオープンされる増幅期間を順に推移する差動増幅回路を具備した演算増幅器である。
【００３９】
請求項２に係る本発明は、請求項１に記載の演算増幅器の反転入力端に入力抵抗を接続し、前記演算増幅器の反転入力端と出力端との間に帰還抵抗を接続した反転増幅器である。
【００４０】
請求項３に係る発明は、請求項１に記載の演算増幅器の反転入力端と出力端の間を短絡し、前記演算増幅器の非反転入力端に入力信号を印加したことを特徴とする電圧フォロアである。
【００４１】
請求項４に係る発明は、請求項３に記載の電圧フォロアと、前記電圧フォロアの後段に接続された、請求項２に記載の反転増幅器とを具備したことを特徴とする高温用増幅回路である。
【００４２】
請求項５に係る発明は、請求項１〜４のいずれかに記載の回路をＳＯＩ基板上に形成したことを特徴とする半導体装置である。
【００４６】
【発明の実施の形態】
実施の形態１
本発明の一実施の形態として、高温下での使用が可能な自動零点補償型チョッパ増幅器について説明する。この増幅器は、チャージインジェクションエラーを低減するよう構成した２段チョッパ演算増幅器によるものである。高温下での電荷漏れによるエラーは、以下に詳述する回路構成によって補償される。本回路はＳＯＩ−ＭＯＳＦＥＴモデルとＳＰＩＣＥプログラムを用いて設計した。その結果、チャージインジェクションの影響は、２段チョッパ演算増幅器によって大幅に低減された。さらに、高温下での漏れ電流の影響は、当該増幅器の電圧利得によっても低減された。高温下での使用が可能な増幅器の精度は、この構成を用いることにより、広い温度幅にわたって大きく向上する。
【００４７】
以下、図面を参照して、本実施の形態を詳細に説明する。
図７は、本実施の形態による２段自動零点補償型チョッパ演算増幅器の構成および動作クロックを示す。本図に示す演算増幅器は、最初の差動増幅段２０と、２番目の単入力増幅段２２を用い、それぞれの段ごとに自動零点補償を施している。
【００４８】
最初の補償期間中（図７（Ｂ）参照）、スイッチＳＷ１，ＳＷ２，ＳＷ３およびＳＷ４はクローズしており、スイッチＳＷ５とＳＷ６はオープンしている。このことにより、各段の出力端および入力端は、この期間中に短絡される。各補償キャパシタＣ１，Ｃ２は充電され、次の増幅期間中このバイアスポイントを保つための電圧が記憶される。
【００４９】
図７（Ｂ）に示すＡのタイミングで最初の段２０の入力端および出力端に接続されたスイッチＳＷ１のみがオープンする。このことにより、最初の段２０の補償は、２番目の段２２の補償の前に終了する。スイッチング電荷はスイッチＳＷ１を介してキャパシタＣ１に注入され、最初の段２０の出力はキャパシタＣ１の電圧変化に対応して変動する。しかしながら、その電圧の変化は、最初の段２０と２番目の段２２を接続しているキャパシタＣ２に吸収され、本増幅回路の出力は、補償期間が終了するまで影響を受けない（図７（Ｂ）のタイミングBに示す通り）。
【００５０】
タイミングＢの後、スイッチSＷ２，ＳＷ３およびＳＷ４がオープンし、ＳＷ５およびＳＷ６がクローズして入力信号を入力する。その後、本演算増幅器は、増幅期間に入る。タイミングＢでのチャージインジェクションは、キャパシタＣ２の端子間電圧に影響を与えるので、出力電圧が当初の点から移動する。しかし、キャパシタＣ２の等価インジェクションエラーは、その高電圧利得のため、前段２０の入力端でかなり低減される。かくして、この電荷に起因する等価入力オフセットエラーは、図１に示した従来のチョッパ演算増幅器と比べてかなり低減される。また、本実施例の形態による２段チョッパ演算増幅器の精度は、臨界バランスなしでも、かなり向上する。
【００５１】
図８（Ａ）および（Ｂ）は、図７（Ａ）に示した２段チョッパ演算増幅器の詳細な回路構成、および、その増幅器シンボルをそれぞれ示す。図８（Ａ）に示す回路については、ＳＰＩＣＥプログラムおよびＳＯＩ−ＭＯＳＦＥＴモデルを用いてシミュレーションを行った結果、本演算増幅器の室温でのオフセット電圧は、入力ペアにおけるサイズ不整合を５０％とした場合でも、３００マイクロボルト以下に補償された。また、本演算増幅器のオープンループゲインは、７０デシベルを上回った。
【００５２】
図９（Ａ）は、図８（Ａ），（Ｂ）に示した演算増幅器を用いた反転増幅回路である。すなわち図９（Ａ）において、斜め斜線を付した演算増幅器が、図８（Ａ），（Ｂ）に示した演算増幅器に相当する。
【００５３】
また、図９（Ｂ）は、２９０°Ｃにおける本反転増幅回路の出力シミュレーション(Ｇ＝−５００ｋΩ／２０ｋΩ＝２５)を示す。このシミュレーションでは、敢えて高温下での漏れ電流の影響を拡大させるために、クロック周波数は低い値に設定した(１ｋＨｚ)。入力信号のレベルは、図９（Ｂ）に示すように、−４ｍＶから４ｍＶまでの範囲で変化させた。室温でのシミュレーション結果では、増幅期間での出力は、図９（Ｂ）に示す理想的零オフセットラインにほぼ一致した。図９（Ｂ）に示した２９０°Ｃでのシミュレーション結果において、出力トレース全体は、理想的ゼロオフセットライン以下にシフトされた。
【００５４】
増幅期間中においては、強い電圧ドリフトがはっきりと見られた。これらのドリフトは、高温環境において、２段チョッパ演算増幅器内の補償キャパシタＣ１から開いているスイッチへ流れる接合漏れ電流に起因したものである。
【００５５】
このように、本反転増幅回路のオフセット電圧は、周囲温度に依存して変化する。キャパシタＣ２からの漏れ電流による影響は、最初の段の電圧ゲインにより比較的少ないので、キャパシタＣ１からの漏れ電流が、高温下でのオフセットシフトの主たる原因となる。
【００５６】
次に、本実施の形態に係る漏れ電流補償について説明する。
【００５７】
本演算増幅器を高温下で使用可能にするためには、高温での接合漏れ電流による電圧ドリフトを補償する必要がある。そこで、本実施の形態では、図１０に示すように、二つの２段チョッパ演算増幅器３０，４０を用いて、漏れ電流の影響を低減させている。すなわち、図１０に示す回路は、図９（Ａ）に示した反転増幅回路４０の前段に、電圧フォロア３０を縦続接続したものである。したがって、図１０に示した回路全体の電圧利得は、−Ｒ２／Ｒ１により定義される。
【００５８】
なお、この図１０においても、斜線を付した各演算増幅器３０，４０は、図９（Ａ）の場合と同じく、図８（Ａ）に示した回路構成を有している。
【００５９】
図１０において、電圧フォロア３０と反転増幅回路４０は、縦続に接続されているので、オフセットシフトの影響は、後段の回路４０の最終出力（Ｐ２点）に加えられる。いま、両チョッパ演算増幅器３０，４０における各キャパシタＣ１からの漏れ電流が平衡してiLになったとすると、増幅期間ＴｏにおけるキャパシタＣ１の電圧変化は、次の式（３）で表わされる。
【００６０】
【数３】
ここで、上式のキャパシタＣ１は、非反転入力端に接続されているので（図８（Ａ）参照）、図１０に示す反転増幅回路４０は、電圧変化ΔＶC1に対して非反転増幅器として機能する。このΔＶC1は、後段の回路４０を非反転増幅器とみなすとき、次式に示すように増幅される。
【数４】
【００６２】
【数５】
従って、反転増幅回路４０の出力端Ｐ２でのオフセットシフトは、式（４）および式（５）の総和となるので、増幅期間中の等価入力オフセット電圧は、次式の通りとなる。
【００６４】
【数６】
上式（６）中、Ｇは、−Ｒ１／Ｒ２であり、反転増幅回路４０の電圧利得を示す。
【００６６】
この式（６）から明らかなように、二つのチョッパ演算増幅器３０，４０内の漏れ電流がＰ２での最終出力電圧に対して互いに逆方向に作用するので、ΔＶC1は、１／Ｇに低減される。
【００６７】
また、式（４）〜（６）から判る通り、増幅期間におけるオフセット電圧の合計シフトは、上記のＴｏおよびｉＬに比例し、Ｃ１に反比例する。このため、Ｃ１およびＧはできるだけ大きく、ＴｏおよびｉＬはできるだけ小さく設定することが望ましい。すなわち、これらの値は、安定的な特性を有する高温用増幅器を設計するうえで重要な要素となる。
【００６８】
次に、高温用増幅器の設計例について述べる。
【００６９】
ここでは、ＳＰＩＣＥおよびＣＡＤＥＮＣＥ ＥＤＡツール（Ａｎａｌｏｇ Ａｒｔｉｓｔ ｖｅｒ．４．３．４）を用いて、図１０の回路を解析・設計した。このシミュレーションでは、８μｍのＳＯＩ−ＣＭＯＳを用いることとした。チョッパ演算増幅器におけるキャパシタＣ１およびＣ２の値は、それぞれ50ｐＦおよび５ｐＦであった。キャパシタＣ１の値は、出力のセトリングタイムと、キャパシタＣ１による占有エリアとの関係から、最大値を選択した。ＣＭＯＳスイッチにおけるＭＯＳＦＥＴのサイズは、ｐＭＯＳＦＥＴについてＷ／Ｌ＝６０μｍ／８μｍ、ｎＭＯＳＦＥＴについて５０μｍ／８μｍであった。チャージインジェクションエラーを最小限にするには、この組み合わせが最良の比であった。２段チョッパ演算増幅器を使用する場合でも、チャージインジェクションは最小限にすべきである。
【００７０】
図１１は、２９０°Ｃでシミュレートした図１０の出力を示す。図９（Ｂ）でみられた増幅期間でのオフセットシフトは、この回路構成で十分補償されることが判る。この出力特性は、図９（Ｂ）に示した理想的零オフセットラインにほぼ一致している。この結果から、漏れ電流の影響は、式（６）からも明らかなように、１／２５（すなわち、１／Ｇ）まで低減されたことが確認された。この増幅回路の特性を、次の表1に要約する。
【表１】
等価入力オフセットは、２７°Ｃから２９０°Ｃまでの範囲で約５０マイクロボルト移動した。クロック周波数を１キロヘルツより高く設定するか、あるいは増幅器の電圧ゲインを現在の値（２５）より大きい値に設定する場合、高温下での漏れ電流の影響は、より低減される。これは、上述した本増幅器の設計例に変更を加えなくても可能である。
【００７２】
（まとめ）
本実施の形態では、高温下にも適用可能な自動零点補償型チョッパ増幅器について述べてきた。この増幅器は、チャージインジェクションエラーを低減するために構成した２段チョッパ演算増幅器に基づいている。高温下での使用のため、二つの２段チョッパ演算増幅器は、高温時の漏れ電流によるエラーを補償するのに好適である。本実施の形態によれば、チャージインジェクションの影響は、２段チョッパ演算増幅器により大幅に低減される。漏れ電流補償の効果は、シミュレーションした結果から確認された。精度の高い高温用増幅器は、SOI-CMOS技術と、本実施の形態による回路構成との組み合わせで実現することができる。この場合、パラメータの幾つかを最適化することにより、回路の精度を更に向上させることが可能である。
【００７３】
実施の形態２
図１２は、雑音電荷の影響を低減するための自動零点補償演算増幅回路である。この回路は2つの補償容量を用いて、各増幅器毎に自動零点補償を実行している。また、2相のスイッチを用い各段の補償動作タイミングを最適化することにより、入力オフセット電圧を低減する方式である。
【００７４】
図１３は各段の補償動作タイミング、図１４（Ａ），（Ｂ），（Ｃ）はブロック図で示した回路動作である。まず図１４（Ａ）では、差動増幅器の入力はゼロで入力と出力は短絡されるので、補償容量Ｃ１には入力オフセット電圧分の電荷が記憶される。また、Ｃ２には出力増幅器の動作点と初段増幅器の動作点の差分の電荷が記憶される（補償期間）。次に、スイッチφ’のみをＯＦＦにする（図１４（Ｂ））。この時スイッチφ’からは雑音電荷ｑ１が生じるが、このｑ１がＣ１に与える影響を後段の補償容量Ｃ２に吸収させ、外部には出力させないようにする。
【００７５】
図１４（Ｃ）では、入力電圧が増幅器に印加され、Ｃ１およびＣ２に記憶した入力オフセット電圧を保ち続けたまま増幅を行う（増幅期間）。図１４（Ｂ）から（Ｃ）へ移る場合に、Ｃ２にも雑音電荷ｑ２が混入するが、その入力に対する影響は初段増幅器の利得分の一となる。
【００７６】
このように２相のスイッチを用いて、その動作タイミングを最適化することにより、初段の補償容量への雑音電荷の影響を後段の補償容量で吸収することができ、高精度なオフセット補償が可能となる。またこの構成の場合、電源電圧に近い値の入力オフセット電圧まで補償することが原理的に可能である。
【００７７】
次に、接合リーク電流の影響の低減について説明する。
【００７８】
高温時における演算増幅回路を用いて接合リーク電流の影響を低減するために、上述の演算増幅回路を用いて新たな回路構成を提案する。反転増幅器と非反転増幅器をそれぞれ構成し、その出力を切り替えて交互に各増幅器の出力を取り出し、出力信号を連続化する。このような回路を図１５に示す。
【００７９】
図１５において、入力信号Ｖｉｎに対して、Ａｍｐ．Ａは非反転増幅器であり、Ａｍｐ．Ｂは反転増幅器である。補償クロックに同期させ、φのときＡｍｐ．Ａの出力を取り出し、φバーのときにＡｍｐ．Ｂの出力を取り出す。Ａ，Ｂ点における増幅期間時の出力電圧は次式でそれぞれ表される。
【００８０】
【数７】
【数８】
一方、接合リーク電流による補償容量の電圧ドループ成分をＶｄｐ（入力換算値）とする。補償容量Ｃ１は演算増幅器の＋端子に接続されており、このＶｄｐに対して演算増幅器A、Bはともに非反転増幅器としてはたらく。この影響による出力電圧変化は、それぞれ次式で表される。
【数９】
よって、演算増幅器Ａ，Ｂの出力信号は図１６に示すように、ＯＵＴ１は正（R2/R1×Vin）、ＯＵＴ２は負（−R2/R1×Vin）となる。また両演算増幅器内部の補償容量Ｃ１の接合リーク電流による電圧ドループ誤差成分は同じ極性の変化となっている。
【００８４】
これらの出力信号ＯＵＴ１，ＯＵＴ２を交互に極性を変えて出力させることで、増幅された信号を連続化できる。ＯＵＴ１−ＯＵＴ２に対応する演算を行うことで、正の信号はそのまま、負の信号は正に反転され、図１７のような波形を得ることができる。これを信号成分と電圧ドループ誤差成分とに分離して考えたものが、図１８である。電圧ドループ成分は傾斜の方向がAとBで逆方向となるので、その平均をとる意味でローパスフィルタ等に通して電圧ドループ成分の影響を除去することができる。
【００８５】
図１７に示した出力波形を、周波数領域で表したものが図１９である。ローパスフィルタにより、高周波における電圧ドループ誤差成分を除去できる。この時、式（７），式（８５）に示した成分には、利得１だけの差が生じているので、この差の成分が入力オフセットドリフトとして出力に現れる。増幅器全体の利得をR2/R1とすると、電圧ドループ誤差成分の影響はR1/R2になっている。そのため、演算増幅器を十分高い利得で使えば、無視することが可能である。
【００８６】
次に、自動零点補償演算増幅回路のシミュレーション結果について述べる。
【００８７】
今回提案した自動零点補償増幅回路をＣａｄｅｎｃｅを用いて設計を行い、２７℃と３００℃で動作させたときのシミュレーション結果を図２０に示す。本図は、入力端子の一方を接地、もう一方を−１０ｍＶから１０ｍＶまで４０ｍｓの時間で変化させた非反転増幅器の入・出力波形である。入力電圧に対して、出力電圧は２７℃，３００℃どちらにおいても、十分な高利得で増幅されていることがわかる。理想的な増幅器の入力オフセット電圧は、入力電圧が零のときに出力電圧が零である。
【００８８】
図２０では、２０ｍｓで入力電圧が零となる。１周期(1ms)あたりの電圧変化は５００μＶで、１周期の半分である増幅期間には２５０μＶ増加する。したがって、入力オフセット電圧は２７℃、３００℃どちらにおいても、２５０μＶ以内におさまっていることがわかる。３００℃においては、入力オフセット電圧は一見大きいようにみえるが、これは高温時に生じる電圧ドループ誤差のためである。回路の利得が高いために電圧ドループ誤差が大きくなり、出力電圧がみえなくなっている。
【００８９】
本回路は一般的な自動零点補償演算増幅回路よりも、高精度な入力オフセット電圧補償が実行できている。よって、高温時におけるドループの影響を除去できれば、高温でも利用可能な高精度増幅演算回路となる。
【００９０】
最後に、接合リーク電流の影響を低減するための回路のシミュレーション結果について述べる。
【００９１】
反転増幅器と非反転増幅器を組み合わせて接合リーク電流の影響を低減する回路の設計をＣａｄｅｎｃｅを用いて行った。２７℃と３００℃で動作させたときのシミュレーション結果を図２１に示す。それぞれのフィードバックにはＲ１＝１ｋΩ，Ｒ２＝５０ｋΩを用いて、利得５０倍の増幅器とした。
【００９２】
非反転増幅器と反転増幅器のそれぞれの出力を交互に極性を変えることで、入力電圧に対して出力電圧は非反転増幅器の出力となっている。２７℃における方形波成分は、二つの増幅器の間の差から生じている。一方、３００℃においては電圧ドループ誤差成分ははっきりとみられるが、入力電圧は利得５０倍で増幅されている。しかし、電圧ドループ誤差成分は正方向と負方向に交互に現れており、高周波に変調されている。よって、ローパスフィルタ等で除去することが可能である。したがって、接合リーク電流の影響を大幅に低減することができ、高精度な信号増幅が実行できているといえる。
【００９３】
【発明の効果】
以上説明した通り、本発明によれば、増幅回路内の各増幅段ごとに自動零点補償技術を適用することで、零点補償をより高い精度で行うよう構成した差動増幅回路を実現することができる。
【００９４】
また、その他の本発明によれば、高温状態における自動補償回路の特性の安定化を図った高温用増幅回路を実現することができる。
【図面の簡単な説明】
【図１】従来から知られているチョッパ型演算増幅器を示す図である。
【図２】ＳＯＩ−ＣＭＯＳの断面構造を示す図である。
【図３】一般的な自動零点補償演算回路を示す図である。
【図４】ＣＭＯＳアナログスイッチを示す図である。
【図５】ＭＯＳＦＥＴの寄生容量とオーバーラップ容量を示す図である。
【図６】ｐＭＯＳ−ＦＥＴのリーク電流の経路を示す図である。
【図７】本発明を適用した２段チョッパ演算増幅器を示す図である。
【図８】図７に示した２段チョッパ演算増幅器の詳細な回路構成を示す図である。
【図９】図７に示した２段チョッパ演算増幅器を用いた反転増幅回路およびシミュレーション出力を示す図である。
【図１０】図７に示した２段チョッパ演算増幅器を用いた高温用増幅回路を示す図である。
【図１１】図１０に示した回路のシミュレーション結果（２９０°Ｃの出力電圧）を示す図である。
【図１２】本発明を適用した他の回路構成を示す図である。
【図１３】雑音電荷の影響を低減する回路の動作タイミング図である。
【図１４】ブロック図で示した自動零点補償演算増幅回路の回路動作を示す図である。
【図１５】接合リーク電流を低減するための回路構成図である。
【図１６】図１５に示したＯＵＴ１，ＯＵＴ２の各出力波形図である。
【図１７】図１５に示したＯＵＴ１，ＯＵＴ２をクロック周波数で同期検波した波形図である。
【図１８】同期検波させた後の出力信号と電圧ドループ成分を示す図である。
【図１９】図１７に示した出力信号の周波数スペクトルを示す図である。
【図２０】自動零点補償演算増幅回路のシミュレーション結果を示す図である。
【図２１】接合リーク電流の影響を低減する回路のシミュレーション結果を示す図である。
【符号の説明】
１０ 従来から知られている演算増幅器
２０ 差動入力増幅段
２２ 単入力単出力の増幅段
３０ 電圧フォロア
４０ 反転増幅回路
Claims (5)
- 差動信号入力端と、該差動信号入力端の一方と出力端との間に位置する第１のスイッチと、該第１のスイッチがクローズ時に充電される第１の補償キャパシタとを備えた差動増幅手段であって、第１の制御信号に応答して該第１のスイッチがクローズして該第１の補償キャパシタを充電する第１の自動零点補償を行う差動増幅手段と、
前記差動増幅手段の後段に接続され、入力端と出力端の間に位置する第２のスイッチと、該第２のスイッチがクローズ時に充電される第２の補償キャパシタとを備えた単入力単出力増幅手段であって、第２の制御信号に応答して該第２のスイッチがクローズして該第２の補償キャパシタを充電する第２の自動零点補償を行う単入力単出力増幅手段とを備え、
前記差動増幅手段および前記単入力単出力増幅手段がそれぞれＣＭＯＳにより形成され、
前記第１の制御信号と前記第２の制御信号として、デューティ比が異なる２つのクロック信号を用い、
前記第１の制御信号と前記第２の制御信号によって、前記第１のスイッチと前記第２のスイッチとがともにクローズされる第１の補償期間、前記第１のスイッチがオープンされ前記第２のスイッチがクローズされる第２の補償期間、及び前記第１のスイッチと前記第２のスイッチとがともにオープンされる増幅期間を順に推移する差動増幅回路を具備したことを特徴とする演算増幅器。 - 請求項１に記載の演算増幅器の反転入力端に入力抵抗を接続し、前記演算増幅器の反転入力端と出力端との間に帰還抵抗を接続したことを特徴とする反転増幅器。
- 請求項１に記載の演算増幅器の反転入力端と出力端の間を短絡し、前記演算増幅器の非反転入力端に入力信号を印加したことを特徴とする電圧フォロア。
- 請求項３に記載の電圧フォロアと、前記電圧フォロアの後段に接続された、請求項２に記載の反転増幅器とを具備したことを特徴とする高温用増幅回路。
- 請求項１〜４のいずれかに記載の回路をＳＯＩ基板上に形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32476299A JP4498507B2 (ja) | 1999-11-15 | 1999-11-15 | 差動増幅回路および高温用増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32476299A JP4498507B2 (ja) | 1999-11-15 | 1999-11-15 | 差動増幅回路および高温用増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144557A JP2001144557A (ja) | 2001-05-25 |
| JP4498507B2 true JP4498507B2 (ja) | 2010-07-07 |
Family
ID=18169402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32476299A Expired - Lifetime JP4498507B2 (ja) | 1999-11-15 | 1999-11-15 | 差動増幅回路および高温用増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4498507B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007336224A (ja) * | 2006-06-14 | 2007-12-27 | Sharp Corp | バイアス装置、増幅回路および受信機 |
| JP2012501445A (ja) * | 2008-08-29 | 2012-01-19 | ゼネラル・エレクトリック・カンパニイ | 対象物の周期的位置を検知するためのシステムおよび方法 |
| US7948229B2 (en) * | 2008-08-29 | 2011-05-24 | General Electric Company | High temperature electronics for passive eddy current sensors |
| JP4956573B2 (ja) * | 2009-03-19 | 2012-06-20 | 株式会社東芝 | 増幅回路及び磁気センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126709A (ja) * | 1985-11-27 | 1987-06-09 | Hitachi Ltd | コンパレ−タ |
-
1999
- 1999-11-15 JP JP32476299A patent/JP4498507B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126709A (ja) * | 1985-11-27 | 1987-06-09 | Hitachi Ltd | コンパレ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144557A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| US4622480A (en) | Switched capacitor circuit with high power supply projection ratio | |
| Tsividis et al. | An integrated NMOS operational amplifier with internal compensation | |
| US10739212B2 (en) | Integrated electronic device comprising a temperature sensor and sensing method | |
| US6014042A (en) | Phase detector using switched capacitors | |
| Bult et al. | The CMOS gain-boosting technique | |
| US4075509A (en) | Cmos comparator circuit and method of manufacture | |
| US20080246512A1 (en) | Slew-rate controlled pad driver in digital cmos process using parasitic device cap | |
| US20130293289A1 (en) | Electronic Device and Method Providing a Voltage Reference | |
| JPS63161721A (ja) | 振幅比較回路 | |
| US9160293B2 (en) | Analog amplifiers and comparators | |
| US6549029B1 (en) | Circuit and method for measuring capacitance | |
| EP1435693B1 (en) | Amplification circuit | |
| JP4498507B2 (ja) | 差動増幅回路および高温用増幅回路 | |
| EP1376860A1 (en) | Asymmetrical differential amplifier | |
| US6285231B1 (en) | Reference buffer technique for high speed switched capacitor circuits | |
| US6144249A (en) | Clock-referenced switching bias current generator | |
| US6384641B1 (en) | Signal sampling circuit with high frequency noise immunity and method therefor | |
| JP2001074820A (ja) | 基板電圧検出回路及びこれを用いた基板雑音検出回路 | |
| JPS59149408A (ja) | 差動増幅器 | |
| JPH10107598A (ja) | 遅延回路 | |
| Chen et al. | A low noise CMOS charge sensitive preamplifier for MEMS capacitive accelerometer readout | |
| JPH0618305B2 (ja) | 演算増幅回路 | |
| JPH11234088A (ja) | スイッチトキャパシタ回路 | |
| JPH11330358A (ja) | 基板雑音検出増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100409 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4498507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |