JPH11274868A - チョップ型増幅器 - Google Patents
チョップ型増幅器Info
- Publication number
- JPH11274868A JPH11274868A JP7156698A JP7156698A JPH11274868A JP H11274868 A JPH11274868 A JP H11274868A JP 7156698 A JP7156698 A JP 7156698A JP 7156698 A JP7156698 A JP 7156698A JP H11274868 A JPH11274868 A JP H11274868A
- Authority
- JP
- Japan
- Prior art keywords
- output
- noise
- potential
- switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 従来の技術はリセットスイッチ、入力線寄生
容量に起因するノイズの影響が大きく、かつ回路構成が
大きかった。 【解決手段】 チョップ型増幅器において、オペアンプ
の出力端に直列にキャパシタを接続し、該キャパシタの
他端をＤＣ電位とフローティングを選択できるスイッチ
に接続することを特徴とする。
容量に起因するノイズの影響が大きく、かつ回路構成が
大きかった。 【解決手段】 チョップ型増幅器において、オペアンプ
の出力端に直列にキャパシタを接続し、該キャパシタの
他端をＤＣ電位とフローティングを選択できるスイッチ
に接続することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はチョップ型増幅器に
関するものである。
関するものである。
【０００２】
【従来の技術】従来、図８にしめすようなチョップ型増
幅器では、オペアンプ１の負入力端５にノイズが混入す
るとそのノイズ成分が増幅されオペアンプ１の出力電位
として出力され、精度よく増幅動作を行うことができな
いという問題があった。混入するノイズとしては、この
ノードの寄生容量Ｃｖを介した（ｋＴＣｖ）1/2の熱雑
音およびリフレッシュスイッチのフィードスルーノイズ
がある。
幅器では、オペアンプ１の負入力端５にノイズが混入す
るとそのノイズ成分が増幅されオペアンプ１の出力電位
として出力され、精度よく増幅動作を行うことができな
いという問題があった。混入するノイズとしては、この
ノードの寄生容量Ｃｖを介した（ｋＴＣｖ）1/2の熱雑
音およびリフレッシュスイッチのフィードスルーノイズ
がある。
【０００３】この問題点の解決策としては例えば特開平
４−３５８８号公報に開示される技術が提案されてい
る。当該公報には高いＳ／Ｎ比を得るように構成された
回路が開示されている。当該回路の動作を図９を用いて
簡単に説明する。
４−３５８８号公報に開示される技術が提案されてい
る。当該公報には高いＳ／Ｎ比を得るように構成された
回路が開示されている。当該回路の動作を図９を用いて
簡単に説明する。
【０００４】この回路には非信号出力時の出力を蓄積す
る第１の蓄積手段１１、１２と、信号出力時の出力を蓄
積する第２の蓄積手段１３、１４及び前記第１の蓄積手
段１１、１２の出力Ｖout1と前記第２の蓄積手段１３、
１４の出力Ｖout2とを減算する手段が設けられている。
る第１の蓄積手段１１、１２と、信号出力時の出力を蓄
積する第２の蓄積手段１３、１４及び前記第１の蓄積手
段１１、１２の出力Ｖout1と前記第２の蓄積手段１３、
１４の出力Ｖout2とを減算する手段が設けられている。
【０００５】非信号出力時のチョップ型増幅器出力Ｖ
out1はオフセット電位（オペアンプ１自体の雑音に起因
する電位）Ｖｏと、増幅された熱雑音に起因する電位Ｖ
ｓの和、すなわち出力電位Ｖout1＝Ｖｏ＋Ｖｓである。
out1はオフセット電位（オペアンプ１自体の雑音に起因
する電位）Ｖｏと、増幅された熱雑音に起因する電位Ｖ
ｓの和、すなわち出力電位Ｖout1＝Ｖｏ＋Ｖｓである。
【０００６】一方信号出力時のチョップ型増幅器の出力
Ｖout2は上記電位Ｖｏと上記電位Ｖｓ及び入力信号成分
の電位Ｖｉとの和、すなわち出力電位Ｖout2＝Ｖｏ＋Ｖ
ｓ＋Ｖｉとなる。
Ｖout2は上記電位Ｖｏと上記電位Ｖｓ及び入力信号成分
の電位Ｖｉとの和、すなわち出力電位Ｖout2＝Ｖｏ＋Ｖ
ｓ＋Ｖｉとなる。
【０００７】上記Ｖout1＝Ｖｏ＋Ｖｓを第１の蓄積手段
１１、１２に蓄積し、上記Ｖout2＝Ｖｏ＋Ｖｓ＋Ｖｉを
第２の蓄積手段１３、１４に蓄積し、減算手段により当
該Ｖout1と当該Ｖout2とを減算処理すれば入力信号成分
の電位Ｖｉの値が得られる。
１１、１２に蓄積し、上記Ｖout2＝Ｖｏ＋Ｖｓ＋Ｖｉを
第２の蓄積手段１３、１４に蓄積し、減算手段により当
該Ｖout1と当該Ｖout2とを減算処理すれば入力信号成分
の電位Ｖｉの値が得られる。
【０００８】スイッチ４＝ＯＦＦ、スイッチ１１＝ＯＦ
Ｆ、スイッチ１３＝ＯＦＦの状態である時、スイッチ３
＝ＯＮとなると負入力端５はオペアンプ１のオフセット
電位Ｖｏにセットされる。スイッチ３がＯＦＦした時点
で負入力端５はフローティングとなり、チョップ型増幅
器の出力は上記電位Ｖｏに上記電位Ｖｓが加わったも
の、すなわちＶｏ＋Ｖｓとなる。
Ｆ、スイッチ１３＝ＯＦＦの状態である時、スイッチ３
＝ＯＮとなると負入力端５はオペアンプ１のオフセット
電位Ｖｏにセットされる。スイッチ３がＯＦＦした時点
で負入力端５はフローティングとなり、チョップ型増幅
器の出力は上記電位Ｖｏに上記電位Ｖｓが加わったも
の、すなわちＶｏ＋Ｖｓとなる。
【０００９】この状態でスイッチ１１をＯＮし、容量１
２にオペアンプ１出力電位分（Ｖｏ＋Ｖｓ）の電荷が蓄
積される。蓄積した状態で再びスイッチ１１をＯＦＦに
し、スイッチ４をＯＮにして、信号を読み込む。
２にオペアンプ１出力電位分（Ｖｏ＋Ｖｓ）の電荷が蓄
積される。蓄積した状態で再びスイッチ１１をＯＦＦに
し、スイッチ４をＯＮにして、信号を読み込む。
【００１０】このときオペアンプの出力は、信号電荷を
Ｑsigとするとオフセット電位Ｖｏに熱雑音を増幅した
電位Ｖｓが加わったものにさらに信号分の電位（Ｑsig
／Ｃｆ）が加わった電位、すなわち（Ｖｏ＋Ｖｓ＋Ｑ
sig／Ｃｆ）となる。
Ｑsigとするとオフセット電位Ｖｏに熱雑音を増幅した
電位Ｖｓが加わったものにさらに信号分の電位（Ｑsig
／Ｃｆ）が加わった電位、すなわち（Ｖｏ＋Ｖｓ＋Ｑ
sig／Ｃｆ）となる。
【００１１】この電位分の電荷はスイッチ１３＝ＯＮと
することで容量１４に蓄えられる。最終的な出力は（Ｖ
out2−Ｖout1）で得られる。この減算処理によって図１
０に示す回路のオフセット電位（Ｖｏ）と熱雑音（Ｖ
ｓ）が除去されるので、高Ｓ／Ｎ比の得られる増幅器と
なる。
することで容量１４に蓄えられる。最終的な出力は（Ｖ
out2−Ｖout1）で得られる。この減算処理によって図１
０に示す回路のオフセット電位（Ｖｏ）と熱雑音（Ｖ
ｓ）が除去されるので、高Ｓ／Ｎ比の得られる増幅器と
なる。
【００１２】
【発明が解決しようとする課題】しかしながら従来のよ
うに回路を構成した場合、最終的な増幅器出力を求める
時、容量の差でノイズをキャンセルするので、対になる
スイッチ同士あるいは対になる容量同士を精度よく形成
しなければ雑音を充分に除去することができず、かえっ
て雑音を重畳することにもなりかねない。また減算処理
回路を設ける必要があり、回路縮小化にも問題がある。
うに回路を構成した場合、最終的な増幅器出力を求める
時、容量の差でノイズをキャンセルするので、対になる
スイッチ同士あるいは対になる容量同士を精度よく形成
しなければ雑音を充分に除去することができず、かえっ
て雑音を重畳することにもなりかねない。また減算処理
回路を設ける必要があり、回路縮小化にも問題がある。
【００１３】
【課題を解決するための手段】チョップ型増幅器におい
て、当該増幅器出力端とオペアンプ間にはノイズキャン
セルキャパシタが直列に接続され、かつ当該ノイズキャ
ンセルキャパシタの他端をＤＣ電位に接続できるスイッ
チが設けられていることを特徴とする。
て、当該増幅器出力端とオペアンプ間にはノイズキャン
セルキャパシタが直列に接続され、かつ当該ノイズキャ
ンセルキャパシタの他端をＤＣ電位に接続できるスイッ
チが設けられていることを特徴とする。
【００１４】本発明によれば、リセットスイッチから混
入する熱雑音およびフィードスルーノイズ、あるいは入
力線寄生容量より混入する熱雑音等を除去することがで
きる。
入する熱雑音およびフィードスルーノイズ、あるいは入
力線寄生容量より混入する熱雑音等を除去することがで
きる。
【００１５】すなわち、非信号出力時には容量の一端に
前記ノイズ出力を印加し他端にＤＣ電位を印加すること
でチャージ量を固定しておき、次に信号を出力するとき
には前記ＤＣ電位印加端をフローティング状態で出力す
る。このとき信号成分に前記ノイズ成分が重畳されて出
力されるので、そのそれぞれの差をとることで回路出力
値を知ることができる。
前記ノイズ出力を印加し他端にＤＣ電位を印加すること
でチャージ量を固定しておき、次に信号を出力するとき
には前記ＤＣ電位印加端をフローティング状態で出力す
る。このとき信号成分に前記ノイズ成分が重畳されて出
力されるので、そのそれぞれの差をとることで回路出力
値を知ることができる。
【００１６】
【発明の実施の形態】以下、この発明の一実施例を図面
に従い説明する。図１に本発明のチョップ型増幅器を示
す。
に従い説明する。図１に本発明のチョップ型増幅器を示
す。
【００１７】同回路はオペアンプ１とリセットスイッチ
３とフィードバックキャパシタ２とノイズキャンセルキ
ャパシタ９とから構成されている。オペアンプ１の負入
力端５と出力端７とはフィードバックキャパシタ２によ
りフィードバックがかけられており、当該キャパシタ２
をリセットするためにリセットスイッチ３が接続されて
いる。以下の説明では本発明に係る増幅器の動作を非信
号出力時と信号出力時とに場合分けして説明する。
３とフィードバックキャパシタ２とノイズキャンセルキ
ャパシタ９とから構成されている。オペアンプ１の負入
力端５と出力端７とはフィードバックキャパシタ２によ
りフィードバックがかけられており、当該キャパシタ２
をリセットするためにリセットスイッチ３が接続されて
いる。以下の説明では本発明に係る増幅器の動作を非信
号出力時と信号出力時とに場合分けして説明する。
【００１８】（非信号出力時の本願増幅器の動作）非信
号出力時の本願増幅器の動作をＰｈａｓｅ１〜３の３段
階に分けて説明する。なおＰｈａｓｅ１〜３ではスイッ
チ４＝ＯＦＦ、スイッチ１１＝ＯＮの状態である。
号出力時の本願増幅器の動作をＰｈａｓｅ１〜３の３段
階に分けて説明する。なおＰｈａｓｅ１〜３ではスイッ
チ４＝ＯＦＦ、スイッチ１１＝ＯＮの状態である。
【００１９】・Ｐｈａｓｅ１：この時の回路の様子を図
２に示す。図示するようにリセットスイッチ３＝ＯＮ、
スイッチ８＝ＯＮの状態である。リセットスイッチ３＝
ＯＮなので、オペアンプ１の負入力端５と出力端７の電
位は等しく、フィードバックキャパシタ２にはチャージ
の蓄積は行われない。
２に示す。図示するようにリセットスイッチ３＝ＯＮ、
スイッチ８＝ＯＮの状態である。リセットスイッチ３＝
ＯＮなので、オペアンプ１の負入力端５と出力端７の電
位は等しく、フィードバックキャパシタ２にはチャージ
の蓄積は行われない。
【００２０】オペアンプ１の出力端７には第１基準電位
Ｖref1及びオフセット電位Ｖｏの和、すなわちＶref1＋
Ｖｏが出力される。しかし、スイッチ８＝ＯＮの状態で
あるため、チョップ型増幅器出力ＶoutとしてＶref2が
出力される。
Ｖref1及びオフセット電位Ｖｏの和、すなわちＶref1＋
Ｖｏが出力される。しかし、スイッチ８＝ＯＮの状態で
あるため、チョップ型増幅器出力ＶoutとしてＶref2が
出力される。
【００２１】・Ｐｈａｓｅ２：この時の回路の様子を図
３に示す。図示するように各スイッチの状態についてＰ
ｈａｓｅ１と異なる点はリセットスイッチ３＝ＯＦＦと
なっている点である。
３に示す。図示するように各スイッチの状態についてＰ
ｈａｓｅ１と異なる点はリセットスイッチ３＝ＯＦＦと
なっている点である。
【００２２】この時、上記出力端７にはリセットスイッ
チ３のフィードスルーノイズ及び熱雑音に起因する電位
Ｖｎとオフセット電位Ｖｏと第１基準電位Ｖref1との
和、すなわち電位（Ｖｎ＋Ｖｏ＋Ｖref1）が出力され
る。しかしスイッチ８＝ＯＮの状態であるため、チョッ
プ型増幅器出力Ｖoutには第２基準電位Ｖref2が出力さ
れる。
チ３のフィードスルーノイズ及び熱雑音に起因する電位
Ｖｎとオフセット電位Ｖｏと第１基準電位Ｖref1との
和、すなわち電位（Ｖｎ＋Ｖｏ＋Ｖref1）が出力され
る。しかしスイッチ８＝ＯＮの状態であるため、チョッ
プ型増幅器出力Ｖoutには第２基準電位Ｖref2が出力さ
れる。
【００２３】ノイズキャンセルキャパシタ９の出力側に
はＱ2＝Ｃnc・｛Ｖref2−（Ｖref1＋Ｖｏ＋Ｖｎ）｝の
電荷が蓄積される。
はＱ2＝Ｃnc・｛Ｖref2−（Ｖref1＋Ｖｏ＋Ｖｎ）｝の
電荷が蓄積される。
【００２４】・Ｐｈａｓｅ３：この時の回路の様子を図
４に示す。図示するように各スイッチの状態についてＰ
ｈａｓｅ２と異なる点はスイッチ８＝ＯＦＦとなってい
る点である。
４に示す。図示するように各スイッチの状態についてＰ
ｈａｓｅ２と異なる点はスイッチ８＝ＯＦＦとなってい
る点である。
【００２５】この時、ノイズキャンセルキャパシタ９の
出力側には上記電荷Ｑ2とホールドキャパシタ１２に蓄
積されている電荷Ｃh・Ｖref2の和、すなわち電荷Ｑ3＝
Ｑ2＋（Ｃh・Ｖref2）が蓄えられている。
出力側には上記電荷Ｑ2とホールドキャパシタ１２に蓄
積されている電荷Ｃh・Ｖref2の和、すなわち電荷Ｑ3＝
Ｑ2＋（Ｃh・Ｖref2）が蓄えられている。
【００２６】（信号出力時の本願増幅器の動作）信号出
力時の本願増幅器の動作をＰｈａｓｅ４〜５の２段階に
分けて説明する。
力時の本願増幅器の動作をＰｈａｓｅ４〜５の２段階に
分けて説明する。
【００２７】・Ｐｈａｓｅ４：この時の回路の様子を図
５に示す。図示するようにＰｈａｓｅ３の状態からスイ
ッチ４＝ＯＮ状態とする。入力端Ｖinに信号電荷Ｑsが
入力され、フィードバックキャパシタ２において積分さ
れる。この積分によるオペアンプ１の出力端７の電位変
動は、Ｑs／Ｃfである。したがって、上記オペアンプの
出力端７からは（Ｖn＋Ｖo＋Ｖref1＋Ｑs／Ｃf）が出力
される。
５に示す。図示するようにＰｈａｓｅ３の状態からスイ
ッチ４＝ＯＮ状態とする。入力端Ｖinに信号電荷Ｑsが
入力され、フィードバックキャパシタ２において積分さ
れる。この積分によるオペアンプ１の出力端７の電位変
動は、Ｑs／Ｃfである。したがって、上記オペアンプの
出力端７からは（Ｖn＋Ｖo＋Ｖref1＋Ｑs／Ｃf）が出力
される。
【００２８】また、この時ノイズキャンセルキャパシタ
９の出力側での電位の変動はない。このときのチョップ
型増幅器出力Ｖoutは、電荷保存の式より、 Ｃh・Ｖout＋Ｃnc｛Ｖout−（Ｖref1＋Ｖo＋Ｖn＋Ｑs／
Ｃf）｝＝Ｃｎｃ・｛Ｖref2−（Ｖref1＋Ｖo＋Ｖn）｝ したがって、 Ｖout＝Ｖref2＋Ｃnc／（Ｃnc＋Ｃh）・Ｑs／Ｃf となる。
９の出力側での電位の変動はない。このときのチョップ
型増幅器出力Ｖoutは、電荷保存の式より、 Ｃh・Ｖout＋Ｃnc｛Ｖout−（Ｖref1＋Ｖo＋Ｖn＋Ｑs／
Ｃf）｝＝Ｃｎｃ・｛Ｖref2−（Ｖref1＋Ｖo＋Ｖn）｝ したがって、 Ｖout＝Ｖref2＋Ｃnc／（Ｃnc＋Ｃh）・Ｑs／Ｃf となる。
【００２９】・Ｐｈａｓｅ５：この時の回路の様子を図
６に示す。図示するようにＰｈａｓｅ４と異なる点はス
イッチ１１＝ＯＦＦとなっている点である。スイッチ１
１＝ＯＦＦとすることでＰｈａｓｅ４におけるチョップ
型増幅器出力Ｖout1＝Ｖref2＋Ｃnc／（Ｃnc＋Ｃh）・
Ｑs／Ｃfが出力される。この値にはリセットスイッチ３
のフィードスルーノイズ及び熱雑音に起因する電位Ｖn
とオフセット電位Ｖoは含まれない。つまり、当該Ｖnと
当該Ｖoが非信号出力時を基準として、信号による変化
を与えることにより上記ＶnおよびＶoが除去された出力
を得ることができる。
６に示す。図示するようにＰｈａｓｅ４と異なる点はス
イッチ１１＝ＯＦＦとなっている点である。スイッチ１
１＝ＯＦＦとすることでＰｈａｓｅ４におけるチョップ
型増幅器出力Ｖout1＝Ｖref2＋Ｃnc／（Ｃnc＋Ｃh）・
Ｑs／Ｃfが出力される。この値にはリセットスイッチ３
のフィードスルーノイズ及び熱雑音に起因する電位Ｖn
とオフセット電位Ｖoは含まれない。つまり、当該Ｖnと
当該Ｖoが非信号出力時を基準として、信号による変化
を与えることにより上記ＶnおよびＶoが除去された出力
を得ることができる。
【００３０】ここで、上記Ｐｈａｓｅ１〜Ｐｈａｓｅ４
までの上記出力端７およびノード１０における電位変化
シミュレーション結果を図７のグラフに示す。
までの上記出力端７およびノード１０における電位変化
シミュレーション結果を図７のグラフに示す。
【００３１】・Ｐｈａｓｅ１：オペアンプ出力７は第１
基準電位Ｖref1で決まる電位となっている。 ・Ｐｈａｓｅ２：ノード７にはスイッチ３によるフィー
ドスルーノイズ、熱雑音等ノイズが増幅された結果が出
力されている。 ・Ｐｈａｓｅ３：Ｐｈａｓｅ２の状態を保っている。 ・Ｐｈａｓｅ４：ノード７の電位はＰｈａｓｅ２の電位
と信号が増幅された電位が重畳されて出力されている。
この変化に対応した変化がノード１０に現れている。こ
の電位をホールドしてＰｈａｓｅ１に戻る。
基準電位Ｖref1で決まる電位となっている。 ・Ｐｈａｓｅ２：ノード７にはスイッチ３によるフィー
ドスルーノイズ、熱雑音等ノイズが増幅された結果が出
力されている。 ・Ｐｈａｓｅ３：Ｐｈａｓｅ２の状態を保っている。 ・Ｐｈａｓｅ４：ノード７の電位はＰｈａｓｅ２の電位
と信号が増幅された電位が重畳されて出力されている。
この変化に対応した変化がノード１０に現れている。こ
の電位をホールドしてＰｈａｓｅ１に戻る。
【００３２】以上、詳細に説明したようにフィードバッ
クキャパシタへのチャージ混入によるノイズおよび熱雑
音等増幅されるノイズが除去できるので、良好なアンプ
特性を得ることができる。
クキャパシタへのチャージ混入によるノイズおよび熱雑
音等増幅されるノイズが除去できるので、良好なアンプ
特性を得ることができる。
【００３３】
【発明の効果】本発明によれば、フィードバックキャパ
シタへのチャージ混入によるノイズおよび熱雑音等増幅
されるノイズが除去できるので、良好なアンプ特性を得
ることができる。
シタへのチャージ混入によるノイズおよび熱雑音等増幅
されるノイズが除去できるので、良好なアンプ特性を得
ることができる。
【００３４】また出力は容量の比に比例するので動作精
度が向上する。しかも、減算処理回路を設ける必要が無
く、回路縮小化が容易である。
度が向上する。しかも、減算処理回路を設ける必要が無
く、回路縮小化が容易である。
【００３５】また、第２基準電位Ｖref2を変化させるこ
とで容易に出力をＤＣシフトし、次段の回路へ入力する
ことができる。
とで容易に出力をＤＣシフトし、次段の回路へ入力する
ことができる。
【００３６】また、第１基準電位Ｖref1および第２基準
電位Ｖref2を同一とすると、電源の数を減らすことがで
き、レイアウト面積あるいは外部回路が縮小できる。
電位Ｖref2を同一とすると、電源の数を減らすことがで
き、レイアウト面積あるいは外部回路が縮小できる。
【図面の簡単な説明】
【図１】本発明に係るチョップ型増幅器の回路図であ
る。
る。
【図２】Ｐｈａｓｅ１における、本発明に係るチョップ
型増幅器の状態図である。
型増幅器の状態図である。
【図３】Ｐｈａｓｅ２における、本発明に係るチョップ
型増幅器の状態図である。
型増幅器の状態図である。
【図４】Ｐｈａｓｅ３における、本発明に係るチョップ
型増幅器の状態図である。
型増幅器の状態図である。
【図５】Ｐｈａｓｅ４における、本発明に係るチョップ
型増幅器の状態図である。
型増幅器の状態図である。
【図６】Ｐｈａｓｅ５における、本発明に係るチョップ
型増幅器の状態図である。
型増幅器の状態図である。
【図７】本発明に係るチョップ型増幅器の動作を示すシ
ミュレーション結果を表す図である。
ミュレーション結果を表す図である。
【図８】ノイズ対策がなされている従来のチョップ型増
幅器の回路図である。
幅器の回路図である。
【図９】ノイズ対策がなされていない従来のチョップ型
増幅器の回路図である。
増幅器の回路図である。
１ オペアンプ ２ フィードバックキャパシタ ３ リセットスイッチ ４ スイッチ ５ オペアンプ負入力端 ６ オペアンプ正入力端 ７ オペアンプ出力端 ８ スイッチ ９ ノイズキャンセルキャパシタ １０ 出力ノード １１，１３ サンプルホールドスイッチ １２，１４ サンプルホールドキャパシタ
Claims (1)
- 【請求項１】 チョップ型増幅器において、当該増幅器
出力端とオペアンプ間にはノイズキャンセルキャパシタ
が直列に接続され、かつ当該ノイズキャンセルキャパシ
タの他端をＤＣ電位に接続できるスイッチが設けられて
いることを特徴とするチョップ型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7156698A JPH11274868A (ja) | 1998-03-20 | 1998-03-20 | チョップ型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7156698A JPH11274868A (ja) | 1998-03-20 | 1998-03-20 | チョップ型増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274868A true JPH11274868A (ja) | 1999-10-08 |
Family
ID=13464400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7156698A Pending JPH11274868A (ja) | 1998-03-20 | 1998-03-20 | チョップ型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274868A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005107077A1 (en) * | 2004-04-21 | 2005-11-10 | Analog Devices, Inc. | Methods and apparatus for reducing thermal noise |
| JP2009211763A (ja) * | 2008-03-04 | 2009-09-17 | Toyota Central R&D Labs Inc | 変換回路 |
| JP2010233101A (ja) * | 2009-03-27 | 2010-10-14 | Asahi Kasei Electronics Co Ltd | アナログ信号出力回路 |
| EP2702590B1 (en) * | 2011-04-28 | 2016-11-09 | Analog Devices, Inc. | Noise cancellation system and method for amplifiers |
| CN113225059A (zh) * | 2020-02-05 | 2021-08-06 | 亚德诺半导体国际无限责任公司 | 开关电容电路 |
-
1998
- 1998-03-20 JP JP7156698A patent/JPH11274868A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005107077A1 (en) * | 2004-04-21 | 2005-11-10 | Analog Devices, Inc. | Methods and apparatus for reducing thermal noise |
| US7298151B2 (en) | 2004-04-21 | 2007-11-20 | Analog Devices, Inc. | Methods and apparatus for reducing thermal noise |
| JP2007534280A (ja) * | 2004-04-21 | 2007-11-22 | アナログ・デバイシズ・インコーポレーテッド | 熱雑音を低減する方法および装置 |
| JP2009211763A (ja) * | 2008-03-04 | 2009-09-17 | Toyota Central R&D Labs Inc | 変換回路 |
| JP2010233101A (ja) * | 2009-03-27 | 2010-10-14 | Asahi Kasei Electronics Co Ltd | アナログ信号出力回路 |
| EP2702590B1 (en) * | 2011-04-28 | 2016-11-09 | Analog Devices, Inc. | Noise cancellation system and method for amplifiers |
| CN113225059A (zh) * | 2020-02-05 | 2021-08-06 | 亚德诺半导体国际无限责任公司 | 开关电容电路 |
| CN113225059B (zh) * | 2020-02-05 | 2024-05-14 | 亚德诺半导体国际无限责任公司 | 开关电容电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090237121A1 (en) | Correlated double sampling technique | |
| US7446602B2 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
| US20040130377A1 (en) | Switched capacitor amplifier circuit and electronic device | |
| US20070146065A1 (en) | Chopper amplifier circuit and semiconductor device | |
| JPH0311038B2 (ja) | ||
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| US11863132B2 (en) | Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device | |
| JP3601890B2 (ja) | オフセット除去回路 | |
| JP3519242B2 (ja) | アナログ信号処理装置およびそれを用いる相関演算器 | |
| JP2000022500A (ja) | スイッチトキャパシタ回路 | |
| JPH11274868A (ja) | チョップ型増幅器 | |
| JP2002374153A (ja) | 電圧比較回路 | |
| KR930007719B1 (ko) | 아날로그/디지탈 변환회로 | |
| US10511290B2 (en) | Sine-wave multiplier and input device including the same | |
| JP2000031824A (ja) | Ａ／ｄコンバータ用オフセットキャンセルコンパレータ | |
| JPH06103328B2 (ja) | 比率測定回路及び装置 | |
| JPH06232706A (ja) | 比較器 | |
| JP2007208924A (ja) | スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法 | |
| JPS6365172B2 (ja) | ||
| JPS59154808A (ja) | 増幅回路およびこれを用いた半導体集積回路装置 | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| JP2710715B2 (ja) | コンパレータ | |
| JPWO2006025417A1 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
| JPH0918290A (ja) | スイッチトキャパシタ回路 | |
| JPH06301800A (ja) | スイッチトキャパシタ積分器 |