JP3519242B2 - アナログ信号処理装置およびそれを用いる相関演算器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＭＯＳ構成の差
動増幅器等から成るアンプを備え、入力アナログ信号に
対して増幅等の処理を行うアナログ信号処理装置および
それを用いて構成されるマッチドフィルタ等の相関演算
器に関する。

【０００２】

【従来の技術】ＣＭＯＳインバータ等で実現されるアン
プＡＭＰ１と、入力キャパシタＣｉと、帰還キャパシタ
Ｃｆとを備える図１５で示すようなアナログ信号処理回
路１は、アナログのままで入力信号を処理する基本回路
として、近年、様々な応用が考えられている。たとえば
特開平６−２１５１６４号公報では、乗算回路に応用し
た例が述べられている。また、それ以外にも、アナログ
電圧のサンプルホールド回路、スケーラ回路、加減算回
路およびフィルタ回路等への応用が考えられている。

【０００３】このアナログ信号処理回路１は、アナログ
電圧の変化で表された入力信号Ｖｉｎをアナログのまま
信号処理して、対応する電圧変化を有する出力信号Ｖｏ
ｕｔを出力する。

【０００４】一方、デジタルで信号処理を行う場合に
は、アナログ／デジタル変換およびデジタル／アナログ
変換が必要となって、回路規模および電力消費が増大す
るとともに、高精度化のために量子化ビット数を増加す
ると、演算量が飛躍的に増加し、これによってもまた、
回路規模および電力消費が増大するという問題がある。
これに対して、上述のようにアナログのままで信号処理
を行うことによって、そのような問題が発生することも
ない。このため、アナログ信号処理回路を用いることに
よって、上述のような用途での回路規模の縮小および電
力消費の削減が期待されている。

【０００５】前記図１５で示す容量結合型のアナログ信
号処理回路１では、アンプＡＭＰ１の入力端であるノー
ドｎ１のインピーダンスが高く、入力信号のタイムスケ
ールにおいて、その電荷量が変化しないことが信号処理
動作の前提となる。そのため、該アンプＡＭＰ１の入力
段にはＭＯＳＦＥＴが使用され、前記ノードｎ１は電気
的にフローティングの状態とされている。

【０００６】このアナログ信号処理回路１の静的な入出
力特性を、 Ｖｏ−Ｖｒ＝−Ｇ（Ｖｉ−Ｖｒ） …（１） とする。ここで、−Ｇ（Ｇ＞０）はアンプＡＭＰ１のゲ
インであり、ＶｉはアンプＡＭＰ１の入力電圧であり、
ＶｏはアンプＡＭＰ１の出力電圧であり、Ｖｒはアンプ
ＡＭＰ１の動作点電圧、すなわち、 Ｖｏ＝Ｖｉ …（２） が成立するときの入力電圧Ｖｉである。

【０００７】このようなアンプＡＭＰ１を用いるアナロ
グ信号処理回路１において、フローティング状態の前記
ノードｎ１に蓄えられている電荷量をＱとし、ゲインＧ
が充分大きい値であるとするとき、該アナログ信号処理
回路１の静的な入出力特性は、下式で表すことができ
る。

【０００８】 Ｖｏｕｔ−Ｖｒ＝−（Ｃｉ／Ｃｆ）（Ｖｉｎ−Ｖｒ）−Ｑ／Ｃｆ …（３） したがって、−Ｑ／Ｃｆがオフセットとなる。

【０００９】ところが、製造段階で前記電荷量Ｑを０に
制御することは極めて困難であり、この電荷量Ｑのバラ
ツキが出力信号Ｖｏｕｔの直流レベルのバラツキとな
る。また、前記電荷量Ｑは、アナログ信号処理回路１の
信号処理動作中にホットエレクトロンの侵入によって変
化することがある。さらにまた、前記電荷量Ｑを０に制
御することができたとしても、アンプＡＭＰ１の動作点
電圧Ｖｒにバラツキがあり、このバラツキも前記直流レ
ベルのバラツキとなってしまう。前記アンプＡＭＰ１が
差動アンプである場合には、入力オフセットのバラツキ
が前記出力信号Ｖｏｕｔの直流オフセットとなって現れ
る。

【００１０】したがって、この図１５で示すアナログ信
号処理回路１は、このままでは工業的に実用化すること
が困難であり、図１６で示すような典型的な従来技術の
アナログ信号処理回路２が提案されている。このアナロ
グ信号処理回路２において、前述のアナログ信号処理回
路１と同一の構成には、同一の参照符号を付してその説
明を省略する。このアナログ信号処理回路２では、前述
のアナログ信号処理回路１の構成に、さらにオフセット
電圧を補償するリフレッシュ動作を行うためのスイッチ
Ｓ１〜Ｓ３が設けられている。

【００１１】前記スイッチＳ１はアンプＡＭＰ１の入出
力端間に設けられており、制御信号φ１がハイレベルと
なると導通して、該入出力端間をホロア結合する。ま
た、スイッチＳ２は入力キャパシタＣｉの入力端に設け
られており、制御信号φ２がローレベルであるときには
入力キャパシタＣｉに入力信号Ｖｉｎを入力し、ハイレ
ベルであるときには予め定める基準レベルＶｒｅｆを入
力する。さらにまた、スイッチＳ３は帰還キャパシタＣ
ｆに関して設けられており、前記制御信号φ２がローレ
ベルであるときには帰還キャパシタＣｆにアンプＡＭＰ
１の出力電圧Ｖｏを入力し、ハイレベルであるときには
前記基準電圧Ｖｒｅｆを入力する。

【００１２】図１７は、上述のアナログ信号処理回路２
の動作を説明するためのタイミングチャートである。所
定期間毎に、リフレッシュ期間と信号処理期間とが繰返
される。リフレッシュ期間の開始の時刻ｔ１において、
前記制御信号φ１，φ２はそれぞれ図１７（ａ）および
図１７（ｂ）で示すようにハイレベルとされ、スイッチ
Ｓ１が導通してアンプＡＭＰ１がホロア結合となるとと
もに、キャパシタＣｉ，Ｃｆにはそれぞれ前記基準レベ
ルＶｒｅｆが与えられる。

【００１３】これによって、前記ノードｎ１には、前記
アンプＡＭＰ１の入力オフセット電圧に対応した電荷が
蓄積されることになる。その後、時刻ｔ２において、ま
ず制御信号φ１がローレベルとされてスイッチＳ１が遮
断した後、時刻ｔ３において制御信号φ２がローレベル
とされて、入力キャパシタＣｉにはスイッチＳ２を介し
て入力信号Ｖｉｎが入力され、帰還キャパシタＣｆには
スイッチＳ３を介してアンプＡＭＰ１の出力電圧Ｖｏが
入力される。これによって、時刻ｔ３以降では信号処理
動作が可能となる。

【００１４】こうしてリフレッシュ動作が終了すると、
前記式３における電荷量Ｑが０となり、該アナログ信号
処理回路２の静的な入出力特性は、下式のようになる。

【００１５】 Ｖｏｕｔ−Ｖｒｅｆ＝−（Ｃｉ／Ｃｆ）（Ｖｉｎ−Ｖｒｅｆ） …（４） しかしながら、入力信号Ｖｉｎの直流成分および処理す
べき信号成分に比べて充分低い周波数の成分から成る背
景電圧が、前記基準レベルＶｒｅｆと一致する場合には
前記処理すべき信号成分のみの信号処理が行われるけれ
ども、一般には前記背景電圧は一定ではないために実用
上の障害となっていた。

【００１６】また、前記スイッチＳ１はたとえばＭＯＳ
ＦＥＴから構成され、このため該スイッチＳ１が遮断し
た状態であっても微小なリーク電流が流れ、ノードｎ１
の電荷量を長時間に亘って一定に保つことは不可能であ
る。したがって、前記時刻ｔ１〜ｔ３で示すようなリフ
レッシュ動作を頻繁に行う必要があり、かつそのリフレ
ッシュ期間には信号処理を行うことができなくなるため
に、該アナログ信号処理回路２を用いる具体的な回路
は、たとえば図１８で示すようになる。

【００１７】図１８は、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉ
ｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：符号分割
多元接続）方式のデジタル自動車・携帯電話装置の復調
回路に用いられるマッチドフィルタ１１の電気的構成を
示すブロック図である。前記ＣＤＭＡ方式では、各事業
者毎等に予め定められているＰＮ符号によって信号が拡
散されている。受信側では、受信信号を、縦続接続され
た多段のサンプルホールド回路ＳＨ１，ＳＨ２，…，Ｓ
Ｈｍ（総称するときには参照符号ＳＨで示す）によって
予め定めるサンプリング周期毎に順次サンプリングし、
各サンプルホールド回路ＳＨで保持されている電圧に前
記ＰＮ符号に対応した固有の係数が乗算された後、加減
算される。こうして、前記受信信号のＰＮ符号と、この
マッチドフィルタ１１のＰＮ符号とが一致したときに、
前記加減算の出力がピーク値となって、信号の逆拡散が
行われる。

【００１８】このマッチドフィルタ１１には、積和演算
を行う２つの加減算回路１２，１３と、これらの加減算
回路１２，１３を切換えるためのマルチプレクサ１４，
１５とが設けられている。前記サンプルホールド回路Ｓ
Ｈで保持されている電圧は、マルチプレクサ１４によっ
て、加減算回路１２または１３のいずれかに選択的に出
力される。また、前記ＰＮ符号はマルチプレクサ１４に
与えられており、このマルチプレクサ１４によって、前
記ＰＮ符号が＋１のビットは加減算回路１２または１３
の加算器に与えられ、−１のビットは減算器に与えられ
る。マルチプレクサ１５は、前記マルチプレクサ１４に
よってサンプルホールド回路ＳＨからの出力電圧および
ＰＮ符号が与えられている加減算回路１２または１３か
らの出力電圧を出力する。こうして、加減算回路１２ま
たは１３のいずれか一方が積和演算を行っている期間中
に、いずれか他方がアナログ信号処理回路２のリフレッ
シュ動作を行うように構成されている。

【００１９】図１９は、上記加減算回路１２，１３の具
体的構成を示すブロック図である。この加減算回路１
２，１３は、前記各サンプルホールド回路ＳＨからの並
列入力が与えられる２つの積和演算器１６，１７と、反
転器１８と、加算器１９とを備えて構成されている。積
和演算器１６は、前記ＰＮ符号に対応した正係数の入力
キャパシタＣｉ⁺ １，Ｃｉ⁺ ２，…, Ｃｉ⁺ ｍ（総称す
るときには参照符Ｃｉ⁺で示す）を備えて構成されてお
り、正のＰＮ符号に対応する各サンプルホールド回路Ｓ
Ｈｉからの出力電圧に、前記各入力キャパシタＣｉ⁺ と
帰還キャパシタＣｆ⁺ との静電容量比Ｃｉ⁺ ／Ｃｆ⁺ を
係数として乗算し、その乗算結果を相互に加算して出力
するものである。

【００２０】これに対して、積和演算器１７は、負係数
に対応した入力キャパシタＣｉ^- １，Ｃｉ^- ２，…，Ｃ
ｉ^- ｍ（総称するときには参照符Ｃｉ^- で示す）を備え
て構成されており、負のＰＮ符号に対応する各サンプル
ホールド回路ＳＨｉからの並列入力にそれぞれ負係数Ｃ
ｉ^- ／Ｃｆ^- を乗算し、その乗算結果を加算して出力す
るものである。前記入力キャパシタＣｉ⁺ とＣｉ^- と
は、前記ＰＮ符号に対応して、相互に対応する入力キャ
パシタ、たとえばＣｉ⁺ １およびＣｉ^- １のうち、いず
れか一方にサンプルホールド回路ＳＨｉの出力が与えら
れ、他方に基準電圧が与えられる。

【００２１】積和演算器１７からの出力は、反転器１８
で反転された後、加算器１９において前記積和演算器１
６からの出力と加算され、マルチプレクサ１５へ出力さ
れる。この加減算回路１２，１３において、前記アナロ
グ信号処理回路２は、各積和演算器１６，１７、反転器
１８および加算器１９に、信号処理用に設けられてい
る。したがって、マッチドフィルタ１１では、前記加減
算回路１２と加減算回路１３とのそれぞれに含まれるア
ナログ信号処理回路２のリフレッシュ動作のために、前
述のようにマルチプレクサ１４，１５によって、これら
の加減算回路１２，１３が相互に切換えて使用される。

【００２２】

【発明が解決しようとする課題】上述のようにアナログ
信号処理回路２では、ノードｎ１の電荷量を制御するた
めにリフレッシュ動作が必要であり、このようなリフレ
ッシュ動作を本来の信号処理動作と時分割で行うと、信
号処理を中断しないようにもう１つ予備の回路が必要と
なる。したがって、回路規模および電力消費が増大して
しまうとともに、それらの切換によるノイズが発生し、
かつクロック発生回路等の切換制御のための構成が必要
になるという問題がある。

【００２３】本発明の目的は、信号処理を行いつつ、前
記電荷量Ｑ等による誤差要因を補償して、出力信号の直
流レベルを、常に所望とするレベルに適応させることが
できるアナログ信号処理装置およびそれを用いる相関演
算器を提供することである。

【００２４】

【課題を解決するための手段】請求項１の発明に係るア
ナログ信号処理装置は、アンプと入力キャパシタと帰還
キャパシタとを備える容量結合型のアナログ信号処理装
置において、前記アンプからの出力信号と、該アンプの
動作点電圧との差の処理対象信号とは無関係な低周波成
分のみを該アンプの入力端に負帰還し、前記出力信号の
直流レベルを前記動作点電圧に適応させる適応制御回路
を含むことを特徴とする。

【００２５】上記の構成によれば、適応制御回路は、入
力信号の処理すべき対象信号成分とは周波数帯域が充分
に離間した低周波で、適応制御のための信号を負帰還す
る。

【００２６】したがって、フローティングノードである
アンプの入力端における電荷量の製造段階でのバラツキ
や、信号処理に伴うホットエレクトロンの前記入力端へ
の侵入などによって、該入力端の電荷量に変動が生じ
て、直流および低周波成分から成る入力信号の背景電圧
に変動が生じても、また入力信号の入力基準レベル、す
なわち平均値が、該アナログ信号処理装置の入力基準レ
ベルとずれが生じていても、出力信号の直流レベルを動
作点電圧に保持して、正確な信号処理を行うことができ
る。また、このようなアナログ信号処理装置が複数チャ
ネル並列に設けられているような場合には、各チャネル
間の入力基準レベルのずれを補償することができる。

【００２７】このようにして、入力信号の処理を停止す
ることなく、該処理を継続したまま、処理すべき信号成
分に影響を与えることのない、充分に周波数帯域の離間
した適応制御信号によって、入力信号の背景電圧および
入力基準レベルのずれを補償することができる。これに
よって、前記補償のための予備の回路を設ける必要がな
く、回路面積および電力消費を縮小することができると
ともに、そのような予備の回路への切換えに伴うノイズ
の発生などの不具合を生じることもない。

【００２８】また、請求項２の発明に係るアナログ信号
処理装置では、前記適応制御回路は、前記帰還キャパシ
タの静電容量との積値が１０^-4以上となるような高抵抗
であることを特徴とする。

【００２９】上記の構成によれば、たとえば帰還キャパ
シタの静電容量がｐＦ（１０^-12 ）オーダであるときに
は、帰還抵抗は１０⁸ Ω以上となり、これによって１／
（２π・Ｒｆ・Ｃｆ）で表される適応制御回路の遮断周
波数が１．５ｋＨｚ以下となり、たとえば数百ＭＨｚ程
度の前記処理すべき信号成分に対して、適応制御信号の
周波数帯域を充分に離間することができ、前記処理すべ
き対象信号成分に何ら影響を与えることなく、前記入力
信号の背景電圧の変化および入力基準レベルのずれを補
償することができる。

【００３０】さらにまた、請求項３の発明に係るアナロ
グ信号処理装置は、アンプと入力キャパシタと帰還キャ
パシタとを備える容量結合型のアナログ信号処理装置に
おいて、前記アンプからの出力信号と、予め定める基準
レベルとの差の処理対象信号とは無関係な低周波成分の
みを該アンプの入力端に負帰還し、前記出力信号の直流
レベルを前記基準レベルに適応させる適応制御回路を含
むことを特徴とする。

【００３１】上記の構成によれば、適応制御回路は、入
力信号の処理すべき対象信号成分とは周波数帯域が充分
に離間した低周波で、適応制御のための信号を負帰還す
る。

【００３２】したがって、入力信号の処理を停止するこ
となく、該処理を継続したまま、処理すべき信号成分に
影響を与えることのない、充分に周波数帯域の離間した
適応制御信号によって、入力信号の背景電圧および入力
基準レベルのずれを補償することができる。これによっ
て、前記補償のための予備の回路を設ける必要がなく、
回路面積および電力消費を縮小することができるととも
に、そのような予備の回路への切換えに伴うノイズの発
生などの不具合を生じることもない。

【００３３】また、アンプの動作点電圧は、入力オフセ
ット電圧の存在によって固有の値になるのに対して、適
応制御回路による低周波成分の負帰還制御によって、こ
の入力オフセット電圧をも補償して、出力信号の直流レ
ベルを所望とする基準レベルに適応させることができ
る。したがって、該アナログ信号処理装置が複数チャネ
ル並列に設けられるような場合にも、各アナログ信号処
理装置からの出力信号の直流レベルを相互に一致させる
ことができ、その後の各出力信号間の大小判定等を高精
度に行うことができる。

【００３４】また、請求項４の発明に係るアナログ信号
処理装置では、前記適応制御回路は、前記出力信号と基
準レベルとの差に対応した電圧を発生する比較器と、該
比較器の出力を前記アンプの入力端に負帰還する帰還抵
抗とを備え、前記比較器のゲインおよび帰還抵抗の抵抗
値は、適応制御信号がユニティゲインとなる周波数での
前記アンプへの入力信号に対する該適応制御信号の位相
遅れが１８０°未満となるように選ばれることを特徴と
する。

【００３５】上記の構成によれば、基本的には、比較器
のゲインと適応制御信号の遮断周波数との積値が、アン
プおよび比較器のポールのうち、周波数が小さい方のポ
ールの周波数未満とされる。したがって、アンプの出力
信号の低周波成分を所望とするゲインで前記アンプの入
力端へ負帰還する適応制御回路を挿入しても、前記適応
制御信号の入力信号に対する位相遅れが１８０°未満で
あるので、該適応制御回路の挿入によって発振が生じる
ことはない。

【００３６】さらにまた、請求項５の発明に係るアナロ
グ信号処理装置は、前記比較器における前記出力信号の
入力端に介在され、前記入力端に前記出力信号と前記基
準レベルとを選択的に入力することができる第１のスイ
ッチング手段と、前記比較器における前記基準レベルの
入力端に介在される入力結合キャパシタと、前記比較器
の出力端と前記基準レベルの入力端とをホロア結合する
ことができる第２のスイッチング手段とをさらに備える
ことを特徴とする。

【００３７】上記の構成によれば、適応制御回路自身の
リフレッシュ動作時には、比較器の出力信号の入力端へ
は第１のスイッチング手段を介して前記基準レベルが入
力されており、また該比較器の出力端と基準レベルの入
力端とは第２のスイッチング手段によってホロア結合さ
れている。したがって、該比較器の出力端と基準レベル
の入力端とは同電位となり、該基準レベルの入力端に介
在され、前記基準レベルが与えられている入力結合キャ
パシタの端子間には、比較器の入力オフセット電圧に対
応した電位差が生じ、該入力結合キャパシタには前記入
力オフセット電圧に対応した電荷が蓄積されることにな
る。

【００３８】一方、通常の信号処理時には、比較器の出
力信号の入力端へは第１のスイッチング手段を介して前
記アンプの出力信号が入力されており、また基準レベル
の入力端には入力結合キャパシタを介して基準レベルが
入力される。さらにまた、該比較器の出力端は、帰還抵
抗を介してアンプの入力端に接続されている。

【００３９】したがって、この信号処理時には、比較器
に入力される前記基準レベルは、入力結合キャパシタに
よって、該比較器の入力オフセット電圧分だけシフトさ
れて入力されることになり、該比較器の入力オフセット
電圧の補償を行うことができる。

【００４０】また、請求項６の発明に係るアナログ信号
処理装置は、前記比較器に関連して、ゲイン設定用の帰
還回路を設けることを特徴とする。

【００４１】上記の構成によれば、前記比較器を帰還な
しで用いると、適応制御信号のゲインが大きくなって、
処理すべき信号帯域と背景信号帯域との周波数によって
は、発振を抑えることができる安定条件を満たすことが
できなくなってしまうことがあるのに対して、このよう
にさらに比較器に関してゲイン設定用の帰還回路を設け
ることによって、適応制御信号のゲインを制御して、発
振を確実に防止することができる。

【００４２】さらにまた、請求項７の発明に係る相関演
算器は、請求項１ないし６のいずれかに記載のアナログ
信号処理装置を用い、前記入力キャパシタが相互に並列
に複数チャネルの各入力毎に設けられ、かつその静電容
量が予め定める係数に対応した値に形成されており、前
記各入力を対応する係数で積和演算することを特徴とす
る。

【００４３】上記の構成によれば、たとえばアナログ入
力信号の所定周期毎のサンプリング信号が、各入力キャ
パシタにおいてそれぞれ係数が乗算されて入力され、前
記アンプによってその和を演算することによって、たと
えばデジタル自動車・携帯電話装置に用いられているＣ
ＤＭＡ方式の復調回路において、自己のＰＮ（Ｐｓｅｕ
ｄｏ Ｎｏｉｓｅ：疑似雑音）符号に対応した前記係数
で受信信号を積和演算し、その演算値がピーク値となる
ことによって前記ＰＮ符号の一致を検知し、同期を確立
するマッチドフィルタ等の相関演算器を実現することが
できる。

【００４４】また、請求項８の発明に係るアナログ信号
処理装置は、請求項１または２に記載のアナログ信号処
理装置の出力の低域周波数成分を取り出すローパスフィ
ルタをさらに含み、該ローパスフィルタの出力と前記ア
ナログ信号処理装置の出力とを差動信号として用いるこ
とを特徴とする。

【００４５】ローパスフィルタを備えていない構成で
は、出力信号の直流レベルがアンプの動作点電圧である
が、この動作点は、ＬＳＩ製造上のプロセスのばらつき
により変動し、設計上の動作点と同じにならない。しか
しながら、上記の構成によれば、ローパスフィルタの遮
断周波数が、信号帯域を通過させないように十分小さい
値に選ばれる。このため、入力信号の背景電圧が一定で
ある場合は、ローパスフィルタの出力が一定値すなわち
アンプの動作点電圧となる。したがって、アナログ信号
処理装置の出力信号とローパスフィルタの出力との差
は、アンプの動作点電圧に関わらず、入力の信号成分に
対して入力キャパシタと帰還キャパシタとの静電容量比
を乗じた電圧になる。

【００４６】さらにまた、請求項９の発明に係る相関演
算器は、請求項８に記載のアナログ信号処理装置を用
い、前記入力キャパシタが相互に並列に複数チャネルの
各入力毎に設けられ、かつその静電容量が予め定める係
数に対応した値に形成されており、前記各入力を対応す
る係数で積和演算することを特徴とする。

【００４７】上記の構成によれば、請求項７に記載の相
関演算器と同様に、ＣＤＭＡ方式の復調回路において、
自己のＰＮ符号に対応した前記係数で受信信号を積和演
算し、その演算値がピーク値となることによって前記Ｐ
Ｎ符号の一致を検知し、同期を確立するマッチドフィル
タ等の相関演算器を実現することができる。さらに、ロ
ーパスフィルタを含んだ請求項８に記載のアナログ信号
処理装置を用いることにより、相関演算器は、相関演算
器に用いられる複数のアナログ信号処理装置の動作点電
圧のばらつきの影響を受けずに動作することができる。

【００４８】

【発明の実施の形態】本発明の実施の第１の形態につい
て、図１ないし図６に基づいて説明すれば以下のとおり
である。

【００４９】図１は、本発明の原理を説明するためのブ
ロック図である。信号処理系において、信号処理器２１
には、参照符α１で示すような処理すべき対象信号に、
該対象信号よりも充分低い周波数で、参照符α２で示す
背景信号が重畳された、参照符α３で示すような信号
が、入力信号Ｖｉｎとして入力される。信号処理器２１
は、前記入力信号Ｖｉｎを信号処理（この図１の例では
反転増幅）して、参照符α４で示すような出力信号Ｖｏ
ｕｔを出力する。

【００５０】前記出力信号Ｖｏｕｔは、本発明に従う適
応制御系に取込まれ、比較器２２に入力される。この比
較器２２は、前記出力信号Ｖｏｕｔと、予め定める出力
信号の基準レベルＶｔｈとを比較し、前記信号処理器２
１の特性を入力信号Ｖｉｎに適応させるための出力を導
出する。前記比較器２２からの出力は、ローパスフィル
タ２３によって、前記背景信号に対応した低周波成分が
濾波されて、適応制御信号として前記信号処理器２１に
負帰還される。

【００５１】図２で示すように、前記対象信号の周波数
帯域は、たとえば数百ｋＨｚ〜数百ＭＨｚであり、これ
に対して前記適応制御信号は、前記背景信号に対応し
て、直流〜１ｋＨｚ程度である。こうして、処理すべき
対象信号の周波数帯域とは充分に離間した周波数帯域の
適応制御信号を用いることによって、信号処理を行いつ
つ、前記背景信号の変化に対して信号処理器２１を適応
させ、出力信号Ｖｏｕｔの直流レベルを安定させること
ができる。

【００５２】図３は、具体的な本発明の実施の第１の形
態のアナログ信号処理回路３１の電気回路図である。こ
のアナログ信号処理回路３１は、アンプＡＭＰ１と、入
力キャパシタＣｉと、帰還キャパシタＣｆとを備える容
量結合型のアナログ信号処理回路に、適応制御用の高抵
抗Ｒｂが設けられて構成されている。したがって、アン
プＡＭＰ１、入力キャパシタＣｉおよび帰還キャパシタ
Ｃｆが、前記信号処理器２１から成る信号処理系に対応
し、帰還キャパシタＣｆおよび高抵抗Ｒｂが、前記比較
器２２およびローパスフィルタ２３から成る適応制御系
に対応している。

【００５３】前記高抵抗Ｒｂの抵抗値は、該高抵抗Ｒｂ
の抵抗値および帰還キャパシタＣｆの静電容量をそれぞ
れ参照符と同一に示すとき、ローパスフィルタ２３の遮
断周波数ｆｃが、 ｆｃ＝１／（２πＲｂＣｆ） …（５） で定義されることから、本発明では、Ｒｂ，Ｃｆの積値
が１０^-4以上となるように選ばれる。

【００５４】したがって、たとえばＣｆ＝０．２ｐＦす
なわち２×１０^-13 Ｆであるときには、上記関係からＲ
ｂ＝５００ＭΩ以上に選ばれ、これによって前記式５で
示す遮断周波数ｆｃは、 ｆｃ＝１／（２×π×５×１０⁸ ×２×１０^-13 ）≒１６０Ｈｚ …（６） となる。

【００５５】このように構成されるアナログ信号処理回
路３１において、アンプＡＭＰ１のゲインを−Ｇ１（Ｇ
１＞０）とし、またその動作点電圧をＶｒ１とすると
き、このアンプＡＭＰ１の入出力特性は、 Ｖｏｕｔ−Ｖｒ１＝−Ｇ１（Ｖｎ１−Ｖｒ１） …（７） で表される。ただし、Ｖｎ１はノードｎ１の電位であ
る。

【００５６】今、入力信号Ｖｉｎに含まれる前記対象信
号の周期と比較して、キャパシタＣｉ，Ｃｆと高抵抗Ｒ
ｂとによって決定される時定数が充分大きければ、該ア
ナログ信号処理回路３１における高抵抗Ｒｂの影響は無
視することができる。この場合、静特性を考えると、Ｖ
ｎ１＝Ｖｏｕｔである。

【００５７】したがって、このアナログ信号処理回路３
１が安定であれば、入力信号Ｖｉｎの背景信号レベルに
関わらず、出力信号Ｖｏｕｔの直流レベルは動作点電圧
Ｖｒ１に収束する。このとき、この図３で示す回路の前
記対象信号の周波数帯域での入出力特性は、 Ｖｏｕｔ−Ｖｒ１＝−（Ｃｉ／Ｃｆ）（Ｖｉｎ−Ｖｉｎ^DC） …（８） となる。ここで、Ｖｉｎ^DCは、入力信号Ｖｉｎの背景信
号レベルである。すなわちこのアナログ信号処理回路３
１は、入力信号Ｖｉｎ中の対象信号成分を、−（Ｃｉ／
Ｃｆ）倍に変換する乗算器として動作することが理解さ
れる。

【００５８】このように、帰還キャパシタＣｆと並列に
高抵抗Ｒｂを介在することによって、対象信号とは充分
に周波数帯域の離間した適応制御信号を負帰還し、アン
プＡＭＰ１の入力端であるノードｎ１の電荷量を制御し
て、出力信号Ｖｏｕｔの直流レベルを動作点電圧Ｖｒ１
に保持することができる。こうして、信号処理を継続し
つつ、入力信号Ｖｉｎにおける直流および低周波成分か
ら成る背景信号の変動に適応することができる。

【００５９】したがって、信号処理に全く影響なく、従
来技術で述べたリフレッシュ動作を並行して行うことが
でき、該アナログ信号処理回路３１が用いられる前記マ
ッチドフィルタ等の装置において、予備の回路を使用す
る必要はなく、回路規模および電力消費を削減すること
ができるとともに、切換に伴うノイズが発生するような
こともなく、かつクロック発生回路等の煩雑な切換のた
めの構成もなくすことができる。

【００６０】本件発明者の試算によれば、回路面積およ
び電力消費を３０％程度削減することができる。

【００６１】続いて、本実施の形態の変形例について説
明する。

【００６２】図４は、本変形例に係る具体的なアナログ
信号処理回路３２の電気回路図である。図３のアナログ
信号処理回路３１では、出力信号Ｖｏｕｔの直流レベル
は、アンプＡＭＰ１の動作点電圧Ｖｒ１であった。設計
上の動作点をＶｒとすれば、Ｖｒ１は、ＬＳＩ製造上の
プロセスのばらつきにより変動し、Ｖｒと同じにならな
い。この差異が出力信号Ｖｏｕｔを評価する上で重要に
なる。アナログ信号処理回路３２は、図３のアナログ信
号処理回路３１と、その出力から低周波数成分を取り出
すための、抵抗ＲＬおよびキャパシタＣＬからなるロー
パスフィルタ３３とを備えて構成されている。

【００６３】ローパスフィルタ３３の遮断周波数は、信
号帯域を通過させないように十分小さい値に選ばれる。
入力信号の背景電圧が一定である場合は、ローパスフィ
ルタ３３の出力Ｖａは一定値すなわちＶｒ１となる。し
たがって、アナログ信号処理回路３１の出力信号Ｖｏｕ
ｔとローパスフィルタ３３の出力Ｖａとの差（Ｖｏｕｔ
−Ｖａ）は、アンプＡＭＰ１の動作点電圧に関わらず、
入力の信号成分に対して−Ｃｉ／Ｃｆを乗じた電圧にな
る。

【００６４】図５は、図４のアナログ信号処理回路３２
をマッチドフィルタ７１に適用した構成を示すブロック
図である。このマッチドフィルタ７１において、アナロ
グ入力信号は、サンプルホールド回路ＳＨ１，ＳＨ２，
…，ＳＨｍ（総称するときには参照符号ＳＨで示す）に
よって順次サンプリングされていく。マルチプレクサ７
２は、ＰＮ符号系列により制御されて、各サンプルホー
ルド回路ＳＨの出力を加減算器７３の加算側または減算
側に与える。

【００６５】加減算器７３は、図６に示すように、各サ
ンプルホールド回路ＳＨからマルチプレクサ７２を介し
て入力が与えられる２つの積和演算器７４，７５と、反
転器７６と、加算器７７とを備えて構成されている。積
和演算器７５は、ＰＮ符号に対応した正係数の入力キャ
パシタＣｉ⁺ １，Ｃｉ⁺ ２，…, Ｃｉ⁺ ｍ（総称すると
きには参照符Ｃｉ⁺ で示す）を備えて構成されている。
この積和演算器７４は、正のＰＮ符号に対応する各サン
プルホールド回路ＳＨｉからの出力電圧に、各入力キャ
パシタＣｉ⁺ と帰還キャパシタＣｆ⁺ との静電容量比Ｃ
ｉ⁺ ／Ｃｆ⁺ を係数として乗算し、その乗算結果を相互
に加算して出力する。

【００６６】これに対して、積和演算器７５は、負係数
に対応した入力キャパシタＣｉ^- １，Ｃｉ^- ２，…，Ｃ
ｉ^- ｍ（総称するときには参照符Ｃｉ^- で示す）を備え
て構成されている。この積和演算器７５は、負のＰＮ符
号に対応した各サンプルホールド回路ＳＨｉからの並列
入力にそれぞれ負係数Ｃｉ^- ／Ｃｆ^- を乗算し、その乗
算結果を加算して出力する。入力キャパシタＣｉ⁺ とＣ
ｉ^- とは、ＰＮ符号に対応して、相互に対応する入力キ
ャパシタ、たとえばＣｉ⁺ １およびＣｉ^- １のうち、い
ずれか一方にサンプルホールド回路ＳＨｉの出力が与え
られ、他方に基準電圧が与えられる。

【００６７】積和演算器７５からの出力は、反転器７６
で反転された後、加算器７７において前記積和演算器７
４からの出力と加算される。加算器７７の出力Ｖｏｕｔ
と、それをローパスフィルタ３３を介して得られる出力
Ｖａとを差動信号として用いることにより、加減算器７
３は、積和演算器７４，７５と、反転器７６と、加算器
７７とをそれぞれ構成するアナログ信号処理回路３２の
動作点電圧のばらつきの影響を受けずに動作することが
できる。

【００６８】また、マッチドフィルタ７１では、加減算
器７３に含まれるアナログ信号処理回路３２が、前記ア
ナログ信号処理回路３１と同様、リフレッシュ動作と信
号処理動作とを並行して行うことができるので、前述の
マッチドフィルタ１１（図１８参照）に必要であった加
減算回路１３およびマルチプレクサ１５が不要になる。

【００６９】これによって、たとえば、デジタル自動車
・携帯電話装置に用いられているＣＤＭＡ方式の復調回
路において、自己のＰＮ符号に対応した前記係数で受信
信号を積和演算し、その演算値がピーク値となることに
よって前記ＰＮ符号の一致を検知し、同期を確立するマ
ッチドフィルタ等の相関演算器を実現することができ
る。

【００７０】なお、加減算器７３には、アナログ信号処
理回路３２だけでなく、後述のアナログ信号処理回路４
１，５１および６１や、前述のアナログ信号処理回路３
１にも適用できる。

【００７１】本発明の実施の第２の形態について、図７
ないし図１２に基づいて説明すれば以下のとおりであ
る。

【００７２】図７は、本発明の実施の第２の形態のアナ
ログ信号処理回路４１の電気回路図である。このアナロ
グ信号処理回路４１において、前述のアナログ信号処理
回路３１に類似し対応する部分には、同一の参照符号を
付してその説明を省略する。

【００７３】このアナログ信号処理回路４１は、アンプ
ＡＭＰ１を反転アンプとし、キャパシタＣｉ，Ｃｆを備
えるアナログ電圧乗算器を想定している。注目すべきは
このアナログ信号処理回路４１では、前記比較器２２に
対応するアンプＡＭＰ２が設けられていることである。
このアンプＡＭＰ２は、差動増幅器であり、前記出力信
号Ｖｏｕｔが非反転入力端子に入力され、予め定める基
準レベルＶｒｅｆが反転入力端子に入力され、前記出力
信号Ｖｏｕｔの直流レベルの前記基準レベルＶｒｅｆに
対するずれに対応した適応制御信号を、前記高抵抗Ｒｂ
を介してノードｎ１に負帰還する。

【００７４】上述のように構成されるアナログ信号処理
回路４１において、アンプＡＭＰ１の入出力特性は、前
記式８で表される。また、前記キャパシタＣｉ，Ｃｆと
高抵抗Ｒｂとで決定される時定数が充分大きく、高抵抗
Ｒｂの影響を無視できるものとする。さらにまた、アン
プＡＭＰ２のゲインをＧ２（Ｇ２＞０）とし、その動作
点電圧をＶｒ２とし、該アンプＡＭＰ２の反転入力端で
あるノードｎ２の電位をＶｎ２とし、出力端であるノー
ドｎ３の電位をＶｎ３とするとき、該アンプＡＭＰ２の
入出力特性は、 Ｖｎ３−Ｖｒ２＝Ｇ２（Ｖｎ２−Ｖｒ２） …（９） で表すことができる。

【００７５】ここで、アンプＡＭＰ２の入力オフセット
電圧をＶｏｆｆ２とすると、 Ｖｒ２＝Ｖｒｅｆ＋Ｖｏｆｆ２ …（１０） である。静特性を考えると、Ｖｎ１＝Ｖｎ３である。こ
れらを前記式７および式９に代入し、Ｖｎ１を消去する
と、次式が得られる。なお、最右辺は、Ｇ１，Ｇ２が充
分大きい、たとえば１００以上として近似したものであ
る。

【００７６】

【数１】

【００７７】したがって、このアナログ信号処理回路４
１が安定であれば、入力信号Ｖｉｎの背景信号レベルＶ
ｉｎ^DCに係わらず、出力信号Ｖｏｕｔの直流レベルは一
定の値に収束する。このときの対象信号周波数帯域での
入出力特性は、 Ｖｏｕｔ−Ｖｒ２＝−（Ｃｉ／Ｃｆ）（Ｖｉｎ−Ｖｉｎ^DC） …（１２） となる。

【００７８】したがって、このアナログ信号処理回路４
１は、入力信号Ｖｉｎ中の対象信号成分を−（Ｃｉ／Ｃ
ｆ）倍に変換する乗算器として働くことが理解される。
さらに、アンプＡＭＰ２の入力オフセット電圧Ｖｏｆｆ
２が充分に小さければ、前記式１２は、 Ｖｏｕｔ−Ｖｒｅｆ＝−（Ｃｉ／Ｃｆ）（Ｖｉｎ−Ｖｉｎ^DC） …（１３） と近似することができ、出力信号Ｖｏｕｔの直流レベル
は常に基準レベルＶｒｅｆに適応することが理解され
る。

【００７９】以下に、前記適応制御系にアンプＡＭＰ２
を用いることに対する安定条件を検討する。前記図７で
示す回路から、前記出力信号Ｖｏｕｔに含まれる低周波
の背景信号の帰還系を取出し、アンプＡＭＰ１の出力端
であるノードＡにおいて、ノードＡ，Ａａとして入出力
に分断した回路を図８に示す。

【００８０】アンプＡＭＰ２の出力端であるノードｎ３
の電位Ｖｎ３からノードＡの電位への変換特性は、高抵
抗Ｒｂと帰還キャパシタＣｆとで構成される一次型ＲＣ
ローパスフィルタの特性と符号を除いて同等である。こ
のローパスフィルタの遮断周波数をｆ２とすると、 ｆ２＝１／（２πＲｂＣｆ） …（１４） である。

【００８１】したがって、ノードＡに入力された信号
は、直流ゲイン−Ｇ２のアンプＡＭＰ２および遮断周波
数ｆ２のＲＣフィルタを通過してノードＡａに出力さ
れ、帰還線Ｌｆを介して前記ノードＡに帰還されること
になる。このような帰還回路が安定であるためには、ユ
ニティゲイン（値が１（０ｄＢ）であるゲイン）となる
周波数での位相遅れが１８０°未満であることが必要で
ある。この条件は、図８における回路のパラメータが、 ｆ２・Ｇ２＜ＡＭＰ１とＡＭＰ２とのポールの最小値 …（１５） を成立させるように選択されることによって満足され
る。

【００８２】すなわち、回路全体の周波数特性が図９に
おいて参照符β１で示されるとき、参照符β２で示すよ
うに、ユニティゲインでの周波数が、アンプＡＭＰ１と
ＡＭＰ２とのポールｐ１およびｐ２のうち小さい方のポ
ールの周波数ｆｐより小さくなるように、前記高抵抗Ｒ
ｂの抵抗値および帰還キャパシタＣｆの静電容量を選ぶ
ことによって遮断周波数ｆ２をｆ２ａに移動させる。な
お、実際の設計では、余裕を見て、前記式１５は式１６
となるように選ばれる。 ３・ｆ２・Ｇ２＜ＡＭＰ１とＡＭＰ２とのポールの最小値 …（１６）

【００８３】前記ポールｐ１は、たとえばアンプＡＭＰ
２のユニティゲイン周波数を８０ＭＨｚとし、直流ゲイ
ンを６０ｄＢとするとき、 ｐ１＝８０／６０≒１，３ＭＨｚ …（１７） となる。

【００８４】図１０は、上述のように構成されたアナロ
グ信号処理回路４１の動作を説明するための波形図であ
る。なお、回路パラメータは、Ｃｉ＝Ｃｆ＝０．２ｐ
Ｆ、Ｒｂ＝５ＧΩ、Ｇ１＝１０００、Ｇ２＝２００、Ｖ
_DD＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとしている。

【００８５】図１０では、動作を理解し易くするため
に、前記入力信号Ｖｉｎの対象信号周波数を５ｋＨｚと
し、背景信号を周波数１００Ｈｚの正弦波とし、図１０
（ａ）および図１０（ｂ）に、それぞれ入力信号Ｖｉｎ
と出力信号Ｖｏｕｔとを表す。また、この図１０におい
て参照符Ｗで示される期間を、図１１に拡大して示す。
したがって、対象信号周波数と比較して充分に低い周波
数の背景信号の電圧レベル変動に適応して、出力信号Ｖ
ｏｕｔの直流レベルは常に設定した基準レベルＶｒｅｆ
である１．５Ｖで安定していることが理解される。

【００８６】また、図１２は電源投入時の初期化動作を
表すものである。このアナログ信号処理回路４１では、
ノードｎ１は高抵抗Ｒｂを介してノードｎ３と接続され
ており、電源を接続していない状態では、ノードｎ３の
浮遊容量に蓄えられた電荷で決定されるノードｎ３の電
位によってノードｎ１とノードｎ３との間に電位差が生
じ、これによってノードｎ１の電荷量が変化する。

【００８７】したがって、電源投入時には、図１２
（ｂ）で示すように、出力信号Ｖｏｕｔの直流レベルは
基準レベルＶｒｅｆである１．５Ｖからずれているけれ
ども、図１２（ａ）で示すノードｎ１の電位の立上がり
に応じて、前記出力信号Ｖｏｕｔの直流レベルが前記基
準レベルＶｒｅｆである１．５Ｖに収束してゆく。なお
この図１２（ｂ）では、入力信号Ｖｉｎは一定の直流電
圧としている。

【００８８】このようにして、前記アナログ信号処理回
路３１では、前記基準レベルＶｔｈに対応するレベルが
アンプＡＭＰ１の固有の動作点電圧Ｖｒ１であるのに対
して、このアナログ信号処理回路４１では、前記基準レ
ベルＶｔｈを所望とする基準レベルＶｒｅｆとすること
ができる。したがって、該アナログ信号処理回路４１が
複数チャネル並列に用いられるような場合に、出力信号
Ｖｏｕｔの直流レベルを所望とするレベルに相互に一致
させることができ、大小判定などのその後の信号処理を
高精度に行うことができる。

【００８９】本発明の実施の第３の形態について、図１
３に基づいて説明すれば以下のとおりである。

【００９０】図１３は、本発明の実施の第３の形態のア
ナログ信号処理回路５１の電気回路図である。なおこの
アナログ信号処理回路５１において、前述のアナログ信
号処理回路４１に類似し対応する部分には、同一の参照
符号を付してその説明を省略する。

【００９１】注目すべきは、このアナログ信号処理回路
５１では、アンプＡＭＰ２の反転入力端子へは前記基準
レベルＶｒｅｆが入力結合キャパシタＣｂを介して入力
され、またアンプＡＭＰ２の反転入力端子と出力端子と
の間をホロア結合することができるスイッチＳＷ１と、
アンプＡＭＰ２の非反転端子へ前記出力信号Ｖｏｕｔと
前記基準レベルＶｒｅｆとを選択的に入力することがで
きるスイッチＳＷ２とが設けられていることである。

【００９２】アンプＡＭＰ２は、その入力段がＭＯＳＦ
ＥＴから成り、反転入力端子側のノードｎ４は、前記ス
イッチＳＷ１が遮断している状態では極めて高いインピ
ーダンスを有する。前記スイッチＳＷ１のための制御信
号Φ１がハイレベルとされて、該スイッチＳＷ１が導通
し、スイッチＳＷ２のための制御信号Φ２がハイレベル
とされて、アンプＡＭＰ２の非反転入力端子側のノード
ｎ３に基準レベルＶｒｅｆが与えられるときには、該ア
ンプＡＭＰ２の入力オフセット電圧をＶｏｆｆ２とする
と、ノードｎ４にはＣｂ・Ｖｏｆｆ２の電荷が蓄積され
る。

【００９３】その後、前記制御信号Φ１をローレベルと
して、スイッチＳＷ１を遮断することによってノードｎ
４の電荷を保存し、続いて制御信号Φ２をローレベルと
して、スイッチＳＷ２を介してアンプＡＭＰ２へ前記出
力信号Ｖｏｕｔを入力し、帰還系を動作状態とすると、
ノードｎ４に蓄積されていた電荷Ｃｂ・Ｖｏｆｆ２によ
って、前記基準レベルＶｒｅｆが前記オフセット電圧Ｖ
ｏｆｆ２だけシフトされて、アンプＡＭＰ２へ入力され
ることになる。

【００９４】こうして、前記アナログ信号処理回路４１
では、出力信号Ｖｏｕｔの直流レベルが前記基準レベル
ＶｒｅｆからアンプＡＭＰ２の入力オフセット電圧Ｖｏ
ｆｆ２だけずれてしまうのに対して、このアナログ信号
処理回路５１では、前記入力オフセット電圧Ｖｏｆｆ２
を補償して、さらに高精度に信号処理を行うことができ
る。

【００９５】なお、従来技術でも述べているとおり、ス
イッチＳＷ１を遮断していても、そのリーク電流によっ
て前記ノードｎ４の電荷量を長時間に亘って一定に保持
することは困難であるけれども、周期的に、たとえば１
ｋＨｚ、すなわち１ｍｓｅｃ毎に、数μｓｅｃの期間で
補償動作を終了することができ、該アンプＡＭＰ２によ
る帰還系の時定数である前記１０^-4ｓｅｃに比べて極め
て短時間であり、適応制御動作に影響を与えることはな
い。したがって、信号処理動作を行いつつ、オフセット
電圧補償動作を行い、常に所望とする基準レベルＶｒｅ
ｆへの適応制御動作を行うことができる。

【００９６】本発明の実施の第４の形態について、図１
４に基づいて説明すれば以下のとおりである。

【００９７】図１４は、本発明の実施の第４の形態のア
ナログ信号処理回路６１の電気回路図である。このアナ
ログ信号処理回路６１において、前述のアナログ信号処
理回路５１に類似し対応する部分には、同一の参照符号
を付してその説明を省略する。

【００９８】注目すべきは、このアナログ信号処理回路
６１では、前記アンプＡＭＰ２に関して、帰還キャパシ
タＣｃが設けられていることである。また、この帰還キ
ャパシタＣｃに蓄積された電荷を除去してリフレッシュ
させるために、前記制御信号Φ２に応答して動作するス
イッチＳＷ３が設けられている。さらにまた、アンプＡ
ＭＰ２からの出力を反転するためのアンプＡＭＰ３と、
そのＡＭＰ３のゲインを決定するための入力キャパシタ
Ｃｄおよび帰還キャパシタＣｅと、帰還キャパシタＣｅ
のリフレッシュ用のスイッチＳＷ４，ＳＷ５とが設けら
れている。

【００９９】前記制御信号Φ１，Φ２がハイレベルとな
ると、アンプＡＭＰ２，ＡＭＰ３の入力オフセット電圧
を補償するリフレッシュ動作が行われ、制御信号Φ１，
Φ２がローレベルである期間に、前記適応制御動作が行
われる。

【０１００】このアナログ信号処理回路６１において、
前記アンプＡＭＰ２，ＡＭＰ３の入力オフセット電圧が
補償された状態で、ノードｎ２からノードｎ３への電圧
変換特性は、 Ｖｎ３−Ｖｒｅｆ＝（Ｃｄ／Ｃｅ）・（Ｃｄ／Ｃｃ）・（Ｖｎ２−Ｖｒｅｆ） …（１８） で与えられる。

【０１０１】したがって、静電容量Ｃｂ，Ｃｃ，Ｃｄ，
Ｃｅを適宜選択することによって、適応制御系のゲイ
ン、すなわち前記Ｇ２を所望とする任意の値、たとえば
１〜数百に設定することができる。これによって、たと
えば前記アナログ信号処理回路５１では、アンプＡＭＰ
２のゲインが６０ｄＢ程度の大きな値になってしまい、
前記対象信号と前記背景信号との周波数帯域によって
は、前記式１６を満足することが困難な場合が生じるの
に対して、このアナログ信号処理回路６１では、そのよ
うな不具合も解消することができる。

【０１０２】なお、前記アンプＡＭＰ３は、アンプＡＭ
Ｐ２からの出力の極性を反転する機能を有していれば良
く、したがって抵抗によって帰還が行われる差動アンプ
であっても良い。また、アンプＡＭＰ１は、インバータ
アンプに限らず、非反転入力端子に前記基準レベルＶｒ
ｅｆが与えられる差動アンプ等の他のアンプであっても
よい。

【０１０３】

【発明の効果】請求項１の発明に係るアナログ信号処理
装置は、以上のように、適応制御回路によって、アンプ
からの出力信号と該アンプの動作点電圧との差のうち、
処理すべき対象信号成分と周波数帯域が充分に離間した
低周波成分を、前記アンプの入力端に適応制御信号とし
て負帰還する。

【０１０４】それゆえ、入力信号の処理を停止すること
なく、該処理を継続したままであっても、処理すべき対
象信号成分に影響を与えることなく、入力信号の背景電
圧および入力基準レベルのずれを補償することができ
る。これによって、前記補償のための予備の回路を設け
る必要がなく、回路面積および電力消費を縮小すること
ができるとともに、そのような予備の回路への切換に伴
うノイズの発生等の不具合を生じることもない。

【０１０５】また、請求項２の発明に係るアナログ信号
処理装置は、以上のように、前記適応制御回路を、帰還
キャパシタの静電容量との積値が１０^-4以上となるよう
な抵抗値の高抵抗で実現する。

【０１０６】それゆえ、適応制御回路の遮断周波数が処
理すべき対象信号成分の周波数に対して充分に離間した
値となり、処理すべき対象信号成分に何ら影響を与える
ことなく、入力信号の背景電圧の変化および入力基準レ
ベルのずれを補償することができる。

【０１０７】さらにまた、請求項３の発明に係るアナロ
グ信号処理装置は、以上のように、適応制御回路によっ
て、アンプからの出力信号と予め定める基準レベルとの
差のうち、処理すべき対象信号成分と周波数帯域が充分
に離間した低周波成分を、前記アンプの入力端に適応制
御信号として負帰還する。

【０１０８】それゆえ、入力信号の処理を停止すること
なく、該処理を継続したままであっても、処理すべき対
象信号成分に影響を与えることなく、入力信号の背景電
圧および入力基準レベルのずれを補償することができ
る。これによって、前記補償のための予備の回路を設け
る必要がなく、回路面積および電力消費を縮小すること
ができるとともに、そのような予備の回路への切換に伴
うノイズの発生等の不具合を生じることもない。

【０１０９】また、アンプの入力オフセット電圧をも補
償して、出力信号の直流レベルを所望とする基準レベル
に適応させることができ、該アナログ信号処理装置が複
数チャネル並列に設けられているような場合には、各ア
ナログ信号処理装置からの出力信号の直流レベルを相互
に一致させることができ、その後の各出力信号間の大小
判定等を高精度に行うことができる。

【０１１０】また、請求項４の発明に係るアナログ信号
処理装置は、以上のように、前記適応制御回路を比較器
と帰還抵抗とを備えて構成し、比較器のゲインおよび帰
還抵抗の抵抗値を、適応制御信号がユニティゲインとな
る周波数でのアンプへの入力信号に対する位相遅れが１
８０°未満となるように選ぶ。

【０１１１】それゆえ、該適応制御回路を挿入しても、
発振が生じることはない。

【０１１２】さらにまた、請求項５の発明に係るアナロ
グ信号処理装置は、以上のように、適応制御回路におけ
る比較器の入力オフセット電圧補償のために、第１およ
び第２のスイッチング手段と、補償のための電荷を蓄積
することができる入力結合キャパシタとを有する。

【０１１３】それゆえ、通常の信号処理時には、前記ア
ンプからの出力信号は該比較器の入力オフセット電圧分
だけシフトされて入力されることになり、該比較器の入
力オフセット電圧の補償を行うことができる。

【０１１４】また、請求項６の発明に係るアナログ信号
処理装置は、以上のように、前記適応制御回路の比較器
に関しても、ゲイン設定用の帰還回路を有する。

【０１１５】それゆえ、適応制御信号のゲインを制御し
て、発振を確実に防止することができる。

【０１１６】さらにまた、請求項７の発明に係る相関演
算器は、以上のように、請求項１ないし６のいずれかに
記載のアナログ信号処理装置を用いて、複数チャネルの
各入力を予め定める係数で積和演算する。

【０１１７】それゆえ、該相関演算器をマッチドフィル
タ等の相関演算器に好適に用いることができる。

【０１１８】また、請求項８の発明に係るアナログ信号
処理装置は、以上のように、請求項１または２に記載の
アナログ信号処理装置において、前記アナログ信号処理
装置の出力の低域周波数成分を取り出すローパスフィル
タをさらに含み、該ローパスフィルタの出力と前記アナ
ログ信号処理装置の出力とを差動信号として用いる。

【０１１９】それゆえ、アナログ信号処理装置の出力信
号とローパスフィルタの出力との差を、アンプの動作点
電圧に関わらず、入力の信号成分に対して入力キャパシ
タと帰還キャパシタとの静電容量比を乗じた電圧にする
ことができる。

【０１２０】さらにまた、請求項９の発明に係る相関演
算器は、以上のように、請求項８に記載のアナログ信号
処理装置を用い、前記入力キャパシタが相互に並列に複
数チャネルの各入力毎に設けられ、かつその静電容量が
予め定める係数に対応した値に形成されており、前記各
入力を対応する係数で積和演算する。

【０１２１】それゆえ、請求項７に記載の相関演算器と
同様に、相関演算器をマッチドフィルタ等の相関演算器
に好適に用いることができるるとともに、複数のアナロ
グ信号処理装置の動作点電圧のばらつきの影響を受けず
に相関演算器を動作させることができる。

【図面の簡単な説明】

【図１】本発明の原理を説明するためのブロック図であ
る。

【図２】本発明に従う信号処理装置の周波数スペクトラ
ムを説明するためのグラフである。

【図３】本発明の実施の第１の形態のアナログ信号処理
回路の電気回路図である。

【図４】第１の実施の形態の変形例に係るアナログ信号
処理回路の電気回路図である。

【図５】図４のアナログ信号処理回路が適用されるマッ
チドフィルタの電気的構成を示すブロック図である。

【図６】マッチドフィルタにおいて図４のアナログ信号
処理回路が用いられる加減算回路の具体的構成を示す電
気回路図である。

【図７】本発明の実施の第２の形態のアナログ信号処理
回路の電気回路図である。

【図８】図７のアナログ信号処理回路における適応制御
系の特性を説明するための図である。

【図９】図７で示すアナログ信号処理回路の適応制御系
の設計条件を説明するための周波数特性を示すグラフで
ある。

【図１０】図７で示すアナログ信号処理回路の適応制御
動作を説明するための波形図である。

【図１１】図１０の一部分を拡大して示す波形図であ
る。

【図１２】図７で示すアナログ信号処理回路の電源投入
時の初期化動作を説明するための波形図である。

【図１３】本発明の実施の第３の形態のアナログ信号処
理回路の電気回路図である。

【図１４】本発明の実施の第４の形態のアナログ信号処
理回路の電気回路図である。

【図１５】基本的なアナログ信号処理回路の電気回路図
である。

【図１６】典型的な従来技術のアナログ信号処理回路の
電気回路図である。

【図１７】図１６で示すアナログ信号処理回路の動作を
説明するためのタイミングチャートである。

【図１８】図１６で示すアナログ信号処理回路が用いら
れるマッチドフィルタの電気的構成を示すブロック図で
ある。

【図１９】前記マッチドフィルタにおけるアナログ信号
処理回路が用いられる加減算回路の具体的構成を示す電
気回路図である。

【符号の説明】

１１ マッチドフィルタ（相関演算器） １２ 加減算回路 １３ 加減算回路 １４ マルチプレクサ １５ マルチプレクサ １６ 積和演算器 １７ 積和演算器 １８ 反転器 １９ 加算器 ２１ 信号処理器（アナログ信号処理装置） ２２ 比較器（適応制御回路） ２３ ローパスフィルタ（適応制御回路） ３１ アナログ信号処理回路（アナログ信号処理装
置） ３３ ローパスフィルタ ４１ アナログ信号処理回路（アナログ信号処理装
置） ５１ アナログ信号処理回路（アナログ信号処理装
置） ６１ アナログ信号処理回路（アナログ信号処理装
置） ７２ マルチプレクサ ７３ 加減算回路 ７４ 積和演算器 ７５ 積和演算器 ７６ 反転器 ７７ 加算器 ＡＭＰ１ アンプ ＡＭＰ２ アンプ（比較器） ＡＭＰ３ アンプ Ｃｉ 入力キャパシタ Ｃｆ 帰還キャパシタ Ｃｂ 入力結合キャパシタ Ｒｂ 高抵抗 ＳＷ１ スイッチ（第２のスイッチング手段） ＳＷ２ スイッチ（第１のスイッチング手段） ＳＷ３ スイッチ ＳＷ４ スイッチ ＳＷ５ スイッチ

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】アンプと入力キャパシタと帰還キャパシタ
   とを備える容量結合型のアナログ信号処理装置におい
   て、 前記アンプからの出力信号と、該アンプの動作点電圧と
   の差の処理対象信号とは無関係な低周波成分のみを該ア
   ンプの入力端に負帰還し、前記出力信号の直流レベルを
   前記動作点電圧に適応させる適応制御回路を含むことを
   特徴とするアナログ信号処理装置。
2. 【請求項２】前記適応制御回路は、前記帰還キャパシタ
   の静電容量との積値が１０^-4以上となるような高抵抗で
   あることを特徴とする請求項１に記載のアナログ信号処
   理装置。
3. 【請求項３】アンプと入力キャパシタと帰還キャパシタ
   とを備える容量結合型のアナログ信号処理装置におい
   て、 前記アンプからの出力信号と、予め定める基準レベルと
   の差の処理対象信号とは無関係な低周波成分のみを該ア
   ンプの入力端に負帰還し、前記出力信号の直流レベルを
   前記基準レベルに適応させる適応制御回路を含むことを
   特徴とするアナログ信号処理装置。
4. 【請求項４】前記適応制御回路は、前記出力信号と基準
   レベルとの差に対応した電圧を発生する比較器と、該比
   較器の出力を前記アンプの入力端に負帰還する帰還抵抗
   とを備え、 前記比較器のゲインおよび帰還抵抗の抵抗値は、適応制
   御信号がユニティゲインとなる周波数での前記アンプへ
   の入力信号に対する該適応制御信号の位相遅れが１８０
   °未満となるように選ばれることを特徴とする請求項３
   に記載のアナログ信号処理装置。
5. 【請求項５】前記比較器における前記出力信号の入力端
   に介在され、前記入力端に前記出力信号と前記基準レベ
   ルとを選択的に入力することができる第１のスイッチン
   グ手段と、 前記比較器における前記基準レベルの入力端に介在され
   る入力結合キャパシタと、 前記比較器の出力端と前記基準レベルの入力端とをホロ
   ア結合することができる第２のスイッチング手段とをさ
   らに備えることを特徴とする請求項４に記載のアナログ
   信号処理装置。
6. 【請求項６】前記比較器に関連して、ゲイン設定用の帰
   還回路を設けることを特徴とする請求項５に記載のアナ
   ログ信号処理装置。
7. 【請求項７】請求項１ないし６のいずれかに記載のアナ
   ログ信号処理装置を用い、前記入力キャパシタが相互に
   並列に複数チャネルの各入力毎に設けられ、かつその静
   電容量が予め定める係数に対応した値に形成されてお
   り、前記各入力を対応する係数で積和演算することを特
   徴とする相関演算器。
8. 【請求項８】前記アナログ信号処理装置の出力の低域周
   波数成分を取り出すローパスフィルタをさらに含み、該
   ローパスフィルタの出力と前記アナログ信号処理装置の
   出力とを差動信号として用いることを特徴とする請求項
   １または２に記載のアナログ信号処理装置。
9. 【請求項９】請求項８に記載のアナログ信号処理装置を
   用い、前記入力キャパシタが相互に並列に複数チャネル
   の各入力毎に設けられ、かつその静電容量が予め定める
   係数に対応した値に形成されており、前記各入力を対応
   する係数で積和演算することを特徴とする相関演算器。