JP6419674B2 - 正弦波乗算装置とこれを有する入力装置 - Google Patents
正弦波乗算装置とこれを有する入力装置 Download PDFInfo
- Publication number
- JP6419674B2 JP6419674B2 JP2015205124A JP2015205124A JP6419674B2 JP 6419674 B2 JP6419674 B2 JP 6419674B2 JP 2015205124 A JP2015205124 A JP 2015205124A JP 2015205124 A JP2015205124 A JP 2015205124A JP 6419674 B2 JP6419674 B2 JP 6419674B2
- Authority
- JP
- Japan
- Prior art keywords
- square wave
- capacitor
- signal
- wave
- sine wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
上記正弦波乗算装置では、前記方形波乗算部を用いて正弦波(前記第1方形波の前記基本波)と前記入力信号との乗算を行うため、アナログ乗算器のようにトランジスタの温度特性の影響を受け難くなり、温度による特性の変動が少ない。また、前記方形波乗算部を用いることによって、アナログ乗算器のようにトランジスタの入出力非線形特性の影響を受け難くなるため、入力信号のレベルの範囲が広くなる。
更に、上記正弦波乗算装置では、前記方形波乗算部を用いることによって正弦波発生器を省略できることから、回路構成が簡易となる。
上記の構成によれば、前記第1方形波乗算部のキャパシタと前記第2方形波乗算部のキャパシタとの静電容量比に基づいて、前記第1方形波の高調波と前記入力信号との積に応じた信号成分と、前記第2方形波の基本波と前記入力信号との積に応じた信号成分とを相殺することが可能となる。キャパシタの静電容量比は、温度や製造プロセスによるばらつきの影響を受け難いため、上記信号成分の相殺を精度よく行うことが可能となる。
これにより、前記信号合成部において生成される信号中の前記折り返し雑音が低減する。
これにより、前記入力信号のノイズ成分と前記第1方形波に含まれる前記高調波との積に応じた直流成分が前記信号合成部の合成結果の信号に混入され難くなる。
これにより、前記入力信号に含まれる前記正弦波の周波数成分の振幅に応じた直流成分が抽出される。
これにより、前記信号合成部の合成結果の信号として正弦波が得られるとともに、当該合成結果の信号に含まれる前記第1方形波の高調波が低減する。
図4は、本発明の第1の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図1に示す正弦波乗算装置は、それぞれ異なる周波数の方形波W1,W2,W3を入力信号Viに乗算する3つの方形波乗算部U1,U2,U3と、当該方形波乗算部U1,U2,U3の出力信号Qu1,Qu2,Qu3を合成する信号合成部10を有する。以下、方形波乗算部U1〜U3の任意の1つを「方形波乗算部U」と記し、出力信号Qu1〜Qu3の任意の1つを「出力信号Qu」と記し、方形波W1〜W3の任意の1つを「方形波W」と記す。
すなわち、第2方形波乗算部U2は、第1方形波W1における第3次高調波の位相を反転させた正弦波を基本波とする第2方形波W2を入力信号Viに乗算する。図4において示すように、この第2方形波W2の周波数は「3fs」、振幅は「A/3」である。
また、第2方形波乗算部U3は、第1方形波W1における第5次高調波の位相を反転させた正弦波を基本波とする第2方形波W3を入力信号Viに乗算する。図4において示すように、この第2方形波W3の周波数は「5fs」、振幅は「A/5」である。
次に、第2の実施形態として、図4に示す正弦波乗算装置のより詳細な構成の一例を説明する。
第2キャパシタC2は、一方の端子が第2共通ノードN2に接続され、他方の端子が第1スイッチ回路31を介して第1入力端子Ti1又は第2入力端子Ti2に接続される。
また、第2方形波乗算部U3におけるキャパシタ(C1,C2)の静電容量は、第1方形波乗算部U1におけるキャパシタ(C1,C2)の静電容量に対して1/5に設定される。この静電容量の比は、第1方形波W1の基本波の振幅と、第2方形波W3の基本波と等しい周波数(5fs)を有する第1方形波W1の第5次高調波の振幅との比と同じである。静電容量が1/5になることで、同一電圧に対する電荷量が1/5になるため、第2方形波乗算部U3において入力信号Viに乗算される第2方形波W3の振幅は、第1方形波W1の振幅の1/5になる。
他方、電荷出力動作によって第2方形波乗算部U2の第1キャパシタC1から第1共通ノードN1へ出力される電荷より、第2キャパシタC2から第2共通ノードN2へ出力される電荷を減算した値である電荷差を「ΔQ2」とし、この電荷差ΔQ2の中で、第2方形波W2の基本波(周波数3fs)と入力信号Viとの積に応じた成分を「ΔQ2(3fs)」と記す。
また、電荷出力動作によって第2方形波乗算部U3の第1キャパシタC1から第1共通ノードN1へ出力される電荷より、第2キャパシタC2から第2共通ノードN2へ出力される電荷を引いた値である電荷差を「ΔQ3」とし、この電荷差ΔQ3の中で、第2方形波W3の基本波(周波数5fs)と入力信号Viとの積に応じた成分を「ΔQ3(5fs)」と記す。
各方形波乗算部のキャパシタ(C1,C2)の静電容量が式(1)のように設定されることにより、上述した電荷差の成分には次の関係が成立する。
ΔQ1(5fs) = −ΔQ3(5fs) …(3)
ΔQ3 = ±Vi×(C/5) …(7)
次に、本発明の第3の実施形態について説明する。
図8は、第3の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図8に示す正弦波乗算装置は、第1,第2の実施形態に係る正弦波乗算装置(図4,5)に第1ローパスフィルタ40を設けたものであり、他の構成は第2,第3の実施形態に係る正弦波乗算装置と同じである。
次に、本発明の第4の実施形態について説明する。
図10は、第4の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図10に示す正弦波乗算装置は、第2,第3の実施形態に係る正弦波乗算装置(図4,図5)に第3ローパスフィルタ60を設け、入力信号Viを直流電圧VDDとしたものであり、他の構成は第2,第3の実施形態に係る正弦波乗算装置と同じである。
このように、本実施形態に係る正弦波乗算装置は、精度の高い正弦波発生回路として動作させることも可能である。
次に、本発明の第5の実施形態に係る入力装置について、図11を参照して説明する。
Claims (8)
- 所定の周波数の正弦波を入力信号に乗算する正弦波乗算装置であって、
前記入力信号として差動信号が入力される第1入力端子及び第2入力端子と、
それぞれ異なる周波数の方形波を前記入力信号に乗算する複数の方形波乗算部と、
前記複数の方形波乗算部が共通に接続される第1共通ノード及び第2共通ノードと、
前記複数の方形波乗算部における乗算結果の信号を合成する信号合成部とを備え、
前記方形波は、最も周波数が低い正弦波である基本波と、前記基本波に対してそれぞれ整数倍の周波数を持つ正弦波である複数の高調波との和として近似可能であり、
前記複数の方形波乗算部は、
前記所定の周波数の正弦波を前記基本波とする第1方形波を前記入力信号に乗算する1つの第1方形波乗算部と、
前記第1方形波に含まれる1つの前記高調波と等しい正弦波若しくは当該1つの高調波の位相を反転させた正弦波を前記基本波とする第2方形波を前記入力信号に乗算する1つ又は複数の第2方形波乗算部とを有し、
前記信号合成部は、前記第1方形波乗算部の乗算結果の信号に含まれる前記第1方形波の少なくとも1つの前記高調波と前記入力信号との積に応じた信号成分を、前記第2方形波乗算部の乗算結果の信号に含まれる前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分によって相殺し、
個々の前記方形波乗算部は、同じ静電容量を持つ第1キャパシタ及び第2キャパシタを有しており、前記入力信号に乗算する前記方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて充電動作と電荷出力動作とを所定の間隔で交互に反復し、前記充電動作においては、前記第1入力端子及び前記第2入力端子の一方と共通電位との間に生じる電圧を前記第1キャパシタに印加するとともに、前記第1入力端子及び前記第2入力端子の他方と前記共通電位との間に生じる電圧を前記第2キャパシタに印加し、前記電荷出力動作においては、前記第1キャパシタ及び前記第2キャパシタの一方に蓄積される電荷を前記第1共通ノードへ出力するとともに、前記第1キャパシタ及び前記第2キャパシタの他方に蓄積される電荷を前記第2共通ノードへ出力し、前記充電動作時における前記入力信号の極性と、前記電荷出力動作時に前記第1共通ノードへ出力する電荷から前記第2共通ノードへ出力する電荷を引いた電荷差の極性との関係を、当該一方の半周期と当該他方の半周期とで反転し、
前記信号合成部は、同じ静電容量を持つ第3キャパシタ及び第4キャパシタを有しており、前記複数の方形波乗算部から前記電荷出力動作により前記第1共通ノードへ出力される電荷を前記第3キャパシタに蓄積し、前記複数の方形波乗算部から前記電荷出力動作により前記第2共通ノードへ出力される電荷を前記第4キャパシタに蓄積し、前記第3キャパシタの電荷と前記第4キャパシタの電荷との差に応じた信号を出力し、当該信号の出力後、前記複数の方形波乗算部において次の前記電荷出力動作が行われる前に前記第3キャパシタ及び前記第4キャパシタの電荷を放電する
ことを特徴とする正弦波乗算装置。 - 前記第1方形波乗算部における前記第1キャパシタの静電容量と、1つの前記第2方形波乗算部における前記第1キャパシタの静電容量との比が、前記第1方形波の基本波の振幅と、当該1つの第2方形波乗算部における前記第2方形波の基本波と等しい周波数を有する前記第1方形波の高調波の振幅との比に応じた値を有する
ことを特徴とする請求項1に記載の正弦波乗算装置。 - 前記方形波乗算部は、
一端が前記第1共通ノードに接続された前記第1キャパシタと、
一端が前記第2共通ノードに接続された前記第2キャパシタと、
前記入力信号に乗算する前記方形波の1周期中における一方の半周期の前記充電動作においては、前記第1キャパシタの他端を前記第1入力端子に接続するとともに前記第2キャパシタの他端を前記第2入力端子に接続し、前記方形波の前記1周期中における他方の半周期の前記充電動作においては、前記第1キャパシタの前記他端を前記第2入力端子に接続するとともに前記第2キャパシタの前記他端を前記第1入力端子に接続し、前記電荷出力動作においては、前記第1キャパシタの前記他端及び前記第2キャパシタの前記他端を前記第1入力端子及び前記第2入力端子から切り離す第1スイッチ回路と、
前記第1キャパシタの前記他端と前記第2キャパシタの前記他端との間の経路に設けられ、前記充電動作においてオフし、前記電荷出力動作においてオンする第2スイッチ回路とを有し、
前記信号合成部は、
前記第1共通ノードに接続された反転入力端子と前記第2共通ノードに接続された非反転入力端子との電圧差を増幅し、当該増幅結果を反転出力端子と非反転出力端子との電圧差として出力する演算増幅器と、
前記演算増幅器の前記反転入力端子と前記非反転出力端子との間の経路に設けられた前記第3キャパシタと、
前記演算増幅器の前記非反転入力端子と前記反転出力端子との間の経路に設けられた前記第4キャパシタと、
前記複数の方形波乗算部が前記充電動作を行う場合、前記第3キャパシタ及び前記第4キャパシタをそれぞれ短絡し、前記複数の方形波乗算部が前記電荷出力動作を行う場合、当該短絡を解除する放電回路とを有する
請求項1又は2に記載の正弦波乗算装置。 - 前記複数の方形波乗算部に入力される前記入力信号に含まれたノイズ成分であって、前記充電動作が反復される周波数に対して整数倍の周波数から前記入力信号の信号帯域へ折り返し雑音を生じ得る前記ノイズ成分を減衰させる第1ローパスフィルタを有する
ことを特徴とする請求項1乃至3の何れか一項に記載の正弦波乗算装置。 - 前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部を有し、
前記第1ローパスフィルタは、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波に相当する周波数を持つ前記入力信号のノイズ成分を減衰させる
ことを特徴とする請求項4に記載の正弦波乗算装置。 - 前記信号合成部の合成結果の信号に含まれる直流成分を抽出する第2ローパスフィルタを有する
ことを特徴とする請求項1乃至5の何れか一項に記載の正弦波乗算装置。 - 前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部と、
前記信号合成部の合成結果の信号から、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波に相当する周波数を持つ成分を減衰させる第3ローパスフィルタとを有し、
前記入力信号が直流信号である
ことを特徴とする請求項1乃至3の何れか一項に記載の正弦波乗算装置。 - 物体の近接に応じた情報を入力する入力装置であって、
前記物体の近接に応じて静電容量が変化するセンサ素子を含んだセンサ部と、
所定の周波数の正弦波を直流信号に乗算し、当該乗算の結果として前記所定の周波数の第1正弦波を出力する第1正弦波乗算部と、
前記第1正弦波に応じた正弦波の駆動電圧を前記センサ素子に印加し、前記駆動電圧の印加によって前記センサ素子に流れる電流に応じた検出信号を生成する検出信号生成部と、
前記所定の周波数の第2正弦波を前記検出信号に乗算する第2正弦波乗算部と、
前記第2正弦波乗算部の乗算結果の信号から直流成分を抽出するローパスフィルタとを備え、
前記第1正弦波乗算部及び前記第2正弦波乗算部は、請求項1乃至5の何れか一項に記載された正弦波乗算装置である
ことを特徴とする入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205124A JP6419674B2 (ja) | 2015-10-16 | 2015-10-16 | 正弦波乗算装置とこれを有する入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205124A JP6419674B2 (ja) | 2015-10-16 | 2015-10-16 | 正弦波乗算装置とこれを有する入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017076353A JP2017076353A (ja) | 2017-04-20 |
JP6419674B2 true JP6419674B2 (ja) | 2018-11-07 |
Family
ID=58551351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015205124A Expired - Fee Related JP6419674B2 (ja) | 2015-10-16 | 2015-10-16 | 正弦波乗算装置とこれを有する入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6419674B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063683A (ja) * | 1983-09-16 | 1985-04-12 | Hitachi Ltd | スイツチドキヤパシタ乗算回路 |
JPH1127241A (ja) * | 1997-06-30 | 1999-01-29 | Asahi Kasei Micro Syst Kk | アナログ乗算器 |
US7272370B2 (en) * | 2002-08-08 | 2007-09-18 | Nxp B.V. | Mixers with a plurality of local oscillators and systems based thereon |
JP4411529B2 (ja) * | 2004-08-05 | 2010-02-10 | 株式会社デンソー | 振動型角速度センサ |
US20080194222A1 (en) * | 2007-02-14 | 2008-08-14 | Realtek Semiconductor Corp. | Mixing apparatus and method |
US8704581B2 (en) * | 2007-04-23 | 2014-04-22 | Qualcomm Incorporated | Switched capacitor integration and summing circuits |
JP5169607B2 (ja) * | 2008-08-08 | 2013-03-27 | 株式会社リコー | 差動増幅回路 |
JP5108850B2 (ja) * | 2008-09-12 | 2012-12-26 | 旭化成エレクトロニクス株式会社 | スイッチトキャパシタ回路 |
KR20120030171A (ko) * | 2010-09-17 | 2012-03-28 | 삼성전자주식회사 | 하모닉 성분을 제거하기 위한 장치 및 방법 |
JP2015075984A (ja) * | 2013-10-10 | 2015-04-20 | 旭化成エレクトロニクス株式会社 | 静電容量検出回路 |
-
2015
- 2015-10-16 JP JP2015205124A patent/JP6419674B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017076353A (ja) | 2017-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4352562B2 (ja) | 信号処理装置 | |
CN111164558B (zh) | 电容检测电路、触控芯片及电子设备 | |
US10331409B2 (en) | Sine wave multiplication device and input device having the same | |
JP5740534B2 (ja) | 信号処理システム、タッチパネルコントローラ、並びに、これを用いたタッチパネルシステム及び電子機器 | |
EP3543668A1 (en) | Capacitance detection circuit, touch detection apparatus and terminal device | |
US9389256B2 (en) | High signal to noise ratio capacitive sensing analog front-end | |
JP2006084400A (ja) | 容量式物理量検出装置 | |
JP6387469B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
JP3519242B2 (ja) | アナログ信号処理装置およびそれを用いる相関演算器 | |
Ding et al. | A switch-bridge-based readout circuit for differential capacitance measurement in MEMS resonators | |
JP5989937B2 (ja) | 信号処理システム、タッチパネルシステム、及び、電子機器 | |
JP6419674B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
JP2012037439A (ja) | 静電容量検出回路 | |
JP6419675B2 (ja) | アナログ−デジタル変換器 | |
Dean et al. | An improved capacitance measurement technique based of RC phase delay | |
CN112363003A (zh) | 自电容检测电路、触控芯片和电子设备 | |
RU2589771C1 (ru) | Измерительный преобразователь емкость-напряжение | |
RU2818305C1 (ru) | Дискретно-аналоговый фильтр на переключаемых конденсаторах | |
JP5764855B2 (ja) | 物理量検出回路、及び物理量検出方法 | |
KR102056258B1 (ko) | 검출회로 | |
RU2218599C1 (ru) | Способ выборочного интервального интегрирования напряжения | |
TWI467918B (zh) | 電容介面電路 | |
JPH09205367A (ja) | 積分型a/d変換方法 | |
Lee et al. | An analogue front-end system with a low-power on-chip filter and ADC for portable ECG detection devices | |
Shahrivar et al. | Current-Mode Interface Circuit for Differential Capacitive Sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6419674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |