TWI467918B

TWI467918B - 電容介面電路

Info

Publication number: TWI467918B
Application number: TW99118750A
Authority: TW
Inventors: Ping Pao Cheng
Original assignee: Ite Tech Inc
Priority date: 2010-06-09
Filing date: 2010-06-09
Publication date: 2015-01-01
Also published as: TW201145829A

Description

電容介面電路

本發明是有關於一種介面電路，且特別是有關於一種電容介面電路(capacitance interface circuit)。

圖1繪示為美國專利第6,452,514號所揭示之電容介面電路100的電路圖。圖2繪示為圖1之電容介面電路100的操作時序圖。請合併參照圖1與圖2，電容介面電路100包括取樣開關(sampling switch)101、重置開關(reset switch)103、控制手段(control means)105、量測手段(measurement means)107、電荷消除手段(charge cancellation means)109、緩衝器(buffer)B，以及電容Ci與Cs。電容介面電路100的整體運作大致上是先藉由重置訊號RES以重置電容Cs，接著再對電容Ci進行充電，然後再利用電荷幫浦(charge pump)的方式將電容Ci所儲存的電荷導入至電容Cs，最後再對電容Cs所儲存的電荷進行量測以判別出電容Ci的大小。

於此值得一提的是，累積在電容Cs上的電荷即為電容介面電路100的輸出電壓Vout，且從圖2可以清楚看出，電容Cs上的電荷只有在電容Ci之端點Tx所接收之訊號的每一上升邊緣(rising edge)才會逐漸累積，而且電容Cs在各階段(亦即每一上升邊緣皆可看作是一個階段)所累積之電荷所對應的電壓V₁ ~V_N 大小如下：

V₁ =Vp*Ci/(Ci+Cs)；

V₂ =Vp*Ci/(Ci+Cs)*[1+Cs/(Ci+Cs)]；

V₃ =Vp*Ci/(Ci+Cs)*{[1+Cs/(Ci+Cs)+[Cs/(Ci+Cs)]^2]；

V₄ =Vp*Ci/(Ci+Cs)*{[1+Cs/(Ci+Cs)+[Cs/(Ci+Cs)]^2+[Cs/(Ci+Cs)]^3]；

...；以及

V_N =Vp*Ci/(Ci+Cs)*{[1+Cs/(Ci+Cs)+[Cs/(Ci+Cs)]^2+[Cs/(Ci+Cs)]^3+...+Cs/(Ci+Cs)]^(N-1)]，

其中，Ci為電容Ci的電容值；Cs為電容Cs的電容值；而Vp為電容Ci之端點Tx所接收之訊號的正參考電壓。

由此可知，電容Cs在各階段所累積的電荷大小皆不相同，亦即：(V₂ -V₁ )≠(V₃ -V₂ )≠(V₄ -V₃ )≠...≠(V_N -V_N-1 )。因此，若要使得電容Cs在各階段所累積的電荷大小皆要相同或近似的話，則必須將電容Cs的電容值設計的大大於電容Ci的電容值，但如此將使得電容Cs不易置於積體電路(integrated circuit,IC)的內部。

本發明提供一種電容介面電路，其包括第一電容、四個開關、兩個重置開關、兩個回授電容、全差分放大器、控制單元，以及抵銷裝置。其中，所述兩個回授電容一般不會太大，且適於置於積體電路(IC)內。第一電容為一外部感應電容，且可分成可變動部份與不可變動部份。另外，控制單元適於產生至少兩個控制訊號以及重置訊號，藉以控制所有開關以及抵銷裝置的運作。抵銷裝置用以抵銷外部感應電容之不可變動部份，藉以使全差分放大器與回授電容所組成的電荷轉換器僅需針對外部感應電容之可變動部份作反應即可，從而增加後續資料處理的精確度。

現將詳細參考本發明之幾個示範性實施例，在附圖中說明所述幾個示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

【第一實施例】

圖3繪示為本發明第一實施例之電容介面電路300的電路圖。請參照圖3，電容介面電路300包括電容Cin1、四個開關301、302、305與306、兩個重置開關309與310、兩個回授電容Cint1與Cint2、全差分放大器311、控制單元312，以及抵銷裝置350。其中，回授電容Cint1與Cint2一般不會太大，且適於置於積體電路(integrated circuit,IC)內。另外，控制單元312適於產生控制訊號CTR1與CTR2以及重置訊號RES，藉以控制開關301、302、305、306、309、310以及抵銷裝置350的運作。

於本實施例中，電容Cin1為一外部感應電容(external inductive capacitor)，且本實施例將電容Cin1分成可變動部份(Cchg，容後再詳述)與不可變動部份(Cfix，容後再詳述)。另外，抵銷裝置350用以抵銷外部感應電容(亦即電容Cin1)之不可變動部份，藉以使全差分放大器311與回授電容Cint1與Cint2所組成的電荷轉換器(charge converter)僅需針對外部感應電容(亦即電容Cin1)之可變動部份作反應即可，從而增加後續資料處理的精確度。

【第二實施例】

圖4繪示為本發明第二實施例之電容介面電路400的電路圖。請參照圖4，電容介面電路400包括電容Cin1與Cin2、八個開關401~408、兩個重置開關409與410、兩個回授電容Cint1與Cint2(一般不會太大，且適於置於積體電路(IC)內)、全差分放大器411，以及控制單元412。於本第二實施例中，開關401的第一端用以接收正參考電壓Vrefp，而開關401的控制端則用以接收控制訊號CTR1。開關402的第一端用以接收負參考電壓Vrefn，開關402的第二端耦接開關401的第二端，而開關402的控制端則用以接收控制訊號CTR2。

電容Cin1的第一端耦接開關402的第二端。開關403的第一端用以接收正參考電壓Vrefp，而開關403的控制端則用以接收控制訊號CTR2。開關404的第一端用以接收負參考電壓Vrefn，開關404的第二端耦接開關403的第二端，而開關404的控制端則用以接收控制訊號CTR1。電容Cin2的第一端耦接開關404的第二端。開關405的第一端耦接電容Cin1的第二端，而開關405的控制端則用以接收控制訊號CTR1。開關406的第一端耦接電容Cin1的第二端，而開關406的控制端則用以接收控制訊號CTR2。

開關407的第一端耦接電容Cin2的第二端，而開關407的控制端則用以接收控制訊號CTR1。開關408的第一端耦接電容Cin2的第二端，而開關408的控制端則用以接收控制訊號CTR2。全差分放大器411的正輸入端耦接開關405與407的第二端，全差分放大器411的負輸入端耦接開關406與408的第二端，而全差分放大器411的共模接收端則用以接收共模電壓(common mode voltage)Vcm。

回授電容Cint1的第一端耦接開關405的第二端，而回授電容Cint1的第二端則耦接全差分放大器411的負輸出端。重置開關409的第一端耦接回授電容Cint1的第一端，重置開關409的第二端耦接回授電容Cint1的第二端，而重置開關409的控制端則用以接收重置訊號RES。回授電容Cint2的第一端耦接開關406的第二端，而回授電容Cint2的第二端則耦接全差分放大器411的正輸出端。重置開關410的第一端耦接回授電容Cint2的第一端，重置開關410的第二端耦接回授電容Cint2的第二端，而重置開關410的控制端則用以接收重置訊號RES。

於本第二實施例中，控制訊號CTR1與CTR2以及重置訊號RES係由控制單元412所產生。更清楚來說，圖5繪示為圖4之電容介面電路400的操作時序圖。請合併參照圖4與圖5，控制單元412耦接開關401~408與重置開關409與410的控制端，用以產生控制訊號CTR1與CTR2以及重置訊號RES，並控制開關401~408與重置開關409與410的運作。其中，控制訊號CTR1與CTR2相位差180度。

從圖5可以看出，圖4之節點(node)Va的電壓係反應於控制訊號CTR1而交替為正參考電壓Vrefp與負參考電壓Vrefn；相似地，圖4之節點Vb的電壓也會反應於控制訊號CTR2而交替為負參考電壓Vrefn與正參考電壓Vrefp。於本第二實施例中，開關401、404、405與407係反應於控制訊號CTR1致能(enable)時而開啟(turn-on)，並且反應於控制訊號CTR1禁能(disable)時而關閉(turn-off)；相似地，開關402、403、406與408係反應於控制訊號CTR2致能時而開啟，並且反應於控制訊號CTR2禁能時而關閉。再者，重置開關409與410係反應於重置訊號RES致能時而開啟，並且反應於重置訊號RES禁能時而關閉。

基於上述，假設電容Cin1與Cin2皆為電容介面電路400的外部感應電容(external inductive capacitor)，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路400的輸出電壓Vout可正比於電容Cin1與Cin2的電容差值。

更清楚來說，回授電容Cint1與Cint2可在控制訊號CTR1與CTR2的每一上升邊緣(rising edge)/下降邊緣(falling edge)累積電荷，而且回授電容Cint1與Cint2在各階段(亦即每一上升邊緣/下降邊緣皆可看作是一個階段)所累積之電荷所對應的電壓V₁ ~V_N 大小如下：

V₁ =1*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint；

V₂ =2*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint；

V₃ =3*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint；

...；以及

V_N =N*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint，

其中，由於回授電容Cint1與Cint2的電容值皆為Cint，因此電容Cint1與Cint2在各階段所累積的電荷大小皆會相同或者實質上很接近，亦即：

(V₂ -V₁ )=(V₃ -V₂ )=(V₄ -V₃ )=...=(V_N -V_N-1 )，或者

(V₂ -V₁ )≒(V₃ -V₂ )≒(V₄ -V₃ )≒...≒(V_N -V_N-1 )。

假設電容Cin1具有比較動態變化的可變動部份Cchg1與比較固定的不可變動部份Cfix1；而電容Cin2亦具有可變動部份Cchg2與不可變動部份Cfix2，則(Cin1-Cin2)=(Cchg1-Cchg2)+(Cfix1-Cfix2)。如此一來，不可變動部份Cfix1與Cfix2即可相互抵銷。

基於上述可知，利用外部感應電容Cin2儲存與外部感應電容Cin1極性相反的電荷來抵銷不可變動部份的影響，從而使得全差分放大器411與回授電容Cint1與Cint2所組成的電荷轉換器僅需針對電容Cin1與Cin2之可變動部份作反應即可，藉此來增加後續資料處理的精確度。

另一方面，假設電容Cin1為電容介面電路400的外部感應電容，而電容Cin2為電容介面電路400的內部可調應電容(internal adjustable capacitor，例如可變電容，但並不限制於此)，且回授電容Cint1與Cint2的電容值皆為Cint，則電容Cin1的電容值可分為比較固定的固定電容值Cfix1與比較動態變化的可變電容值Cchg1這兩個部份，亦即Cin1=Cfix1+Cchg1。其中，固定電容值Cfix1一般只隨著外在環境(例如溫度、溼度、壓力等)才會有緩慢的變化，故而於短時間內可視之為固定值的部份。

在全差分放大器411不飽和的情況下(亦即全差分放大器411運作在線性區域)，可以先預設一個任意值/大約值的電容Cin2’。因此，Cchg’=Cin1-Cin2’=Cfix1+Cchg1-Cin2’，此時會得到較為不準確的Cchg’。當Cchg’處於長時間內只有緩慢且少許的變化時，則可將Cchg’視為固定電容值Cfix1的一部份，藉以加入至電容Cin2。如此一來，電容Cin2=Cin2’+Cchg’=Cin2’+(Cin1-Cin2’)=Cin1，而此狀況可視為Cchg=0，且Cin2=Cin1=Cfix1。藉此，電容Cin2的電容值實質上就會等於/接近於固定電容值Cfix1。亦即，當Cchg=0時，所得到的Cchg’可用來調整Cin2的電容值。另外，當Cchg’等於/接近零時，則表示Cin2等於/接近Cfix1。

一旦電容Cin2的電容值實質上等於/接近於固定電容值Cfix1時，則電容介面電路400的輸出電壓Vout可正比於可變電容值Cchg1。如此一來，電容Cint1與Cint2在各階段(亦即每一上升邊緣/下降邊緣皆可看作是一個階段)所累積之電荷所對應的電壓V₁ ~V_N 大小如下：

V₁ =1*(Vrefp-Vrefn)*Cchg1/Cint；

V₂ =2*(Vrefp-Vrefn)*Cchg1/Cint；

V₃ =3*(Vrefp-Vrefn)*Cchg1/Cint；

...；以及

V_N =N*(Vrefp-Vrefn)*Cchg1/Cint，

由此可知，電容Cint1與Cint2在各階段所累積的電荷大小也會相同或者實質上很接近，亦即：(V₂ -V₁ )=(V₃ -V₂ )=(V₄ -V₃ )=...=(V_N -V_N-1 )，或者(V₂ -V₁ )≒(V₃ -V₂ )≒(V₄ -V₃ )≒...≒(V_N -V_N-1 )。

基於上述可知，當內部可調電容Cin2的電容值設計的與外部感應電容Cin1之固定電容值Cfix1相同或接近，且利用電容Cin2儲存與電容Cin1極性相反的電荷來中和電容Cin1之不可變動部份的影響時，全差分放大器411與回授電容Cint1與Cint2所組成的電荷轉換器僅需針對電容Cin1之可變動部份作反應即可，藉此來增加後續資料處理的精確度。

【第三實施例】

圖6繪示為本發明第三實施例之電容介面電路600的電路圖。請合併參照圖4與圖6，與電容介面電路400相似的元件在圖6中給予相似的元件編號。需要注意的是，開關403的控制端用以接收控制訊號CTR2，且開關404的控制端用以接收控制訊號CTR1；而開關603的控制端用以接收控制訊號CTR1，且開關604的控制端用以接收控制訊號CTR2。另外，開關407的第二端耦接開關405的第二端，且開關408的第二端耦接開關406的第二端；而開關607的第二端耦接開關606的第二端，且開關608的第二端耦接開關605的第二端。

圖7繪示為圖6之電容介面電路600的操作時序圖。請合併參照圖6與圖7，控制單元612耦接開關601~608與重置開關609與610的控制端，用以產生控制訊號CTR1與CTR2以及重置訊號RES，並控制開關601~608與重置開關609與610的運作。

基於上述，假設電容Cin1與Cin2皆為電容介面電路400的外部感應電容，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路400的輸出電壓Vout可正比於電容Cin1與Cin2的電容差值。

更清楚來說，電容Cint1與Cint2可在控制訊號CTR1與CTR2的每一上升邊緣/下降邊緣累積電荷，而且電容Cint1與Cint2在各階段(亦即每一上升邊緣/下降邊緣皆可看作是一個階段)所累積之電荷所對應的電壓V₁ ~V_N 大小如下：

V₁ =1*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint；

V₂ =2*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint；

V₃ =3*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint；

...；以及

V_N =N*(Vrefp-Vrefn)*(Cin1-Cin2)/Cint，

(V₂ -V₁ )=(V₃ -V₂ )=(V₄ -V₃ )=...=(V_N -V_N-1 )，或者

(V₂ -V₁ )≒(V₃ -V₂ )≒(V₄ -V₃ )≒...≒(V_N -V_N-1 )。

假設電容Cin1具有比較動態變化的可變動部份Cchg1與比較固定的不可變動部份Cfix1，而電容Cin2具有可變動部份Cchg2與不可變動部份Cfix2，則(Cin1-Cin2)=(Cchg1-Cchg2)+(Cfix1-Cfix2)。如此一來，不可變動部份Cfix1與Cfix2即可相互抵銷。

基於上述可知，當外部感應電容Cin2儲存與外部感應電容Cin1極性相同的電荷，且利用全差分放大器611來抵銷不可變動部份的影響(其係因開關607與608之第二端耦接的方式與開關407與408不同)時，全差分放大器611與回授電容Cint1與Cint2所組成的電荷轉換器僅需針對電容Cin1與Cin2之可變動部份作反應即可，藉此來增加後續資料處理的精確度。

在全差分放大器611不飽和的情況下，可以先預設一個任意值/大約值的電容Cin2’。因此，Cchg’=Cin1-Cin2’=Cfix1+Cchg1-Cin2’，此時會得到較為不準確的Cchg’。當Cchg’處於長時間內只有緩慢且少許的變化時，則可將Cchg’視為固定電容值Cfix1的一部份，藉以加入至電容Cin2。如此一來，電容Cin2=Cin2’+Cchg’=Cin2’+(Cin1-Cin2’)=Cin1，而此狀況可視為Cchg=0，且Cin2=Cin1=Cfix1。藉此，電容Cin2的電容值實質上就會等於/接近於固定電容值Cfix1。亦即，當Cchg=0時，所得到的Cchg’可用來調整Cin2的電容值。另外，當Cchg’等於/接近零時，則表示Cin2等於/接近Cfix1。

基於上述可知，當內部可調電容Cin2的電容值設計的與外部感應電容Cin1之固定電容值Cfix1相同或接近，且電容Cin2儲存與電容Cin1極性相同的電荷時，可利用全差分放大器611來抵銷電容Cin1之不可變動部份的影響(其係因開關607與608之第二端耦接的方式與開關407與408不同)，從而使得全差分放大器611與回授電容Cint1與Cint2所組成的電荷轉換器僅需針對電容Cin1之可變動部份作反應即可，藉此來增加後續資料處理的精確度。

【第四實施例】

圖8繪示為本發明第四實施例之電容介面電路800的電路圖。請合併參照圖4與圖8，與電容介面電路400相似的元件在圖8中給予相似的元件編號。電容介面電路800與400之相異處係在於電容介面電路800比電容介面電路400多了八個開關813~820，藉以組成截波穩定電路(chopper stabilization circuit)。其中，開關813的第一端耦接開關805的第二端，開關813的第二端耦接全差分放大器811的正輸入端，而開關813的控制端則用以接收控制訊號CTR1。開關814的第一端耦接開關806的第二端，開關814的第二端耦接全差分放大器811的負輸入端，而開關814的控制端則用以接收控制訊號CTR1。

開關815的第一端耦接開關805的第二端，開關815的第二端耦接開關814的第二端，而開關815的控制端則用以接收控制訊號CTR2。開關816的第一端耦接開關806的第二端，開關816的第二端耦接開關813的第二端，而開關816的控制端則用以接收控制訊號CTR2。開關817的第一端耦接全差分放大器811的負輸出端，開關817的第二端耦接回授電容Cint1的第二端，而開關817的控制端則用以接收控制訊號CTR1。

開關818的第一端耦接全差分放大器811的正輸出端，開關818的第二端耦接回授電容Cint2的第二端，而開關818的控制端則用以接收控制訊號CTR1。開關819的第一端耦接開關817的第一端，開關819的第二端耦接開關818的第二端，而開關819的控制端則用以接收控制訊號CTR2。開關820的第一端耦接開關818的第一端，開關820的第二端耦接開關817的第二端，而開關820的控制端則用以接收控制訊號CTR2。

於本第四實施例中，電容介面電路800的整體運作與功效係類似於電容介面電路400，故而在此並不再加以贅述之。另外，由開關813~820所組成的截波穩定電路不但可以去除全差分放大器811的偏移誤差(offset error)，且更可以去除全差分放大器811的低頻閃爍雜訊(flicker noise)，藉以致使電容介面電路800得以相對穩定及精準於電容介面電路400。

【第五實施例】

圖9繪示為本發明第五實施例之電容介面電路900的電路圖。請參照圖9，電容介面電路900包括電容Cin1_p_x(x=1、...、M等正整數)、Cin1_n、Cin2_n_k(k=1、...、L等正整數)與Cin2_p、開關901~924、兩個重置開關925與926、兩個回授電容Cint1與Cint2、全差分放大器927，以及控制單元928。於本第五實施例中，開關901的第一端用以接收正參考電壓Vrefp，而開關901的控制端則用以接收控制訊號CTR1。開關902的第一端用以接收負參考電壓Vrefn，開關902的第二端耦接開關901的第二端，而開關902的控制端則用以接收控制訊號CTR2。電容Cin1_p_1的第一端耦接開關902的第二端。

依此類推至x=M，開關903的第一端用以接收正參考電壓Vrefp，而開關903的控制端則用以接收控制訊號CTR1。開關904的第一端用以接收負參考電壓Vrefn，開關904的第二端耦接開關903的第二端，而開關904的控制端則用以接收控制訊號CTR2。電容Cin1_p_M的第一端耦接開關904的第二端。

另外，開關905的第一端用以接收正參考電壓Vrefp，而開關905的控制端則用以接收控制訊號CTR2。開關906的第一端用以接收負參考電壓Vrefn，開關906的第二端耦接開關905的第二端，而開關906的控制端則用以接收控制訊號CTR1。電容Cin1_n的第一端耦接開關906的第二端。

開關907的第一端耦接電容Cin1_p_1的第二端，而開關907的控制端則用以接收控制訊號CTR1。開關908的第一端耦接電容Cin1_p_1的第二端，而開關908的控制端則用以接收控制訊號CTR2。依此類推至x=M，開關909的第一端耦接電容Cin1_p_M的第二端，而開關909的控制端則用以接收控制訊號CTR1。開關910的第一端耦接電容Cin1_p_M的第二端，而開關910的控制端則用以接收控制訊號CTR2。另外，開關911的第一端耦接電容Cin1_n的第二端，而開關911的控制端則用以接收控制訊號CTR1。開關912的第一端耦接電容Cin1_n的第二端，而開關912的控制端則用以接收控制訊號CTR2。

另一方面，開關913的第一端用以接收正參考電壓Vrefp，而開關913的控制端則用以接收控制訊號CTR1。開關914的第一端用以接收負參考電壓Vrefn，開關914的第二端耦接開關913的第二端，而開關914的控制端則用以接收控制訊號CTR2。電容Cin2_n_1的第一端耦接開關914的第二端。

請依此類推至k=L，開關915的第一端用以接收正參考電壓Vrefp，而開關915的控制端則用以接收控制訊號CTR1。開關916的第一端用以接收負參考電壓Vrefn，開關916的第二端耦接開關915的第二端，而開關916的控制端則用以接收控制訊號CTR2。電容Cin2_n_L的第一端耦接開關916的第二端。

另外，開關917的第一端用以接收正參考電壓Vrefp，而開關917的控制端則用以接收控制訊號CTR2。開關918的第一端用以接收負參考電壓Vrefn，開關918的第二端耦接開關917的第二端，而開關918的控制端則用以接收控制訊號CTR1。電容Cin2_p的第一端耦接開關918的第二端。

開關919的第一端耦接電容Cin2_n_1的第二端，而開關919的控制端則用以接收控制訊號CTR1。開關920的第一端耦接電容Cin2_n_1的第二端，而開關920的控制端則用以接收控制訊號CTR2。請依此類推至k=L，開關921的第一端耦接電容Cin2_n_L的第二端，而開關921的控制端則用以接收控制訊號CTR1。開關922的第一端耦接電容Cin2_n_L的第二端，而開關922的控制端則用以接收控制訊號CTR2。另外，開關923的第一端耦接電容Cin2_p的第二端，而開關923的控制端則用以接收控制訊號CTR1。開關924的第一端耦接電容Cin2_p的第二端，而開關927的控制端則用以接收控制訊號CTR2。

全差分放大器927的正輸入端耦接開關907、909、911、920、922與924的第二端，全差分放大器927的負輸入端耦接開關908、910、912、919、921與923的第二端，而全差分放大器619的共模接收端則用以接收共模電壓Vcm。回授電容Cint1的第一端耦接開關907的第二端，而回授電容Cint1的第二端則耦接全差分放大器927的負輸出端。重置開關925的第一端耦接回授電容Cint1的第一端，重置開關925的第二端耦接回授電容Cint1的第二端，而重置開關925的控制端則用以接收重置訊號RES。回授電容Cint2的第一端耦接開關908的第二端，而回授電容Cint2的第二端則耦接全差分放大器927的正輸出端。重置開關926的第一端耦接回授電容Cint2的第一端，重置開關926的第二端耦接回授電容Cint2的第二端，而重置開關926的控制端則用以接收重置訊號RES。

於本第五實施例中，控制訊號CTR1與CTR2以及重置訊號RES係由控制單元928所產生。更清楚來說，圖10繪示為圖9之電容介面電路900的操作時序圖。請合併參照圖9與圖10，控制單元928耦接開關901-924與重置開關925與926的控制端，用以產生控制訊號CTR1與CTR2以及重置訊號RES，並控制開關901~924與重置開關925與926的運作。其中，控制訊號CTR1與CTR2相位差180度。

從圖10可以看出，圖9之節點(node)Va_p_x(x=1、...、M)與Vb_n_k(k=1、...、L)的電壓係反應於控制訊號CTR1而交替為正參考電壓Vrefp與負參考電壓Vrefn；相似地，圖10之節點Va_n與Vb_p的電壓會反應於控制訊號CTR2而交替為負參考電壓Vrefn與正參考電壓Vrefp。於本第五實施例中，開關901、903、906、907、909、911、913、915、918、919、920、921與923係反應於控制訊號CTR1致能時而開啟，並且反應於控制訊號CTR1禁能時而關閉；相似地，開關902、904、905、908、910、912、914、916、917、920、922與924係反應於控制訊號CTR2致能時而開啟，並且反應於控制訊號CTR2禁能時而關閉。再者，重置開關925與926係反應於重置訊號RES致能時而開啟，並且反應於重置訊號RES禁能時而關閉。

基於上述，電容Cint1與Cint2可在控制訊號CTR1與CTR2的每一上升邊緣/下降邊緣累積電荷，而且電容Cint1與Cint2在各階段(亦即每一上升邊緣/下降邊緣皆可看作是一個階段)所累積之電荷所對應的電壓V₁ ~V_N 大小如下：

V₁ =1*(Vrefp-Vrefn)*{[(Cin1_p_1+...+Cin1_p_M)-Cin1_n)]+[Cin2_p-(Cin2_n_1+...+Cin2_n_L)]}/Cint；

V₂ =2*(Vrefp-Vrefn)*{[(Cin1_p_1+...+Cin1_p_M)-Cin1_n)]+[Cin2_p-(Cin2_n_1+...+Cin2_n_L)]}/Cint；

V₃ =3*(Vrefp-Vrefn)*{[(Cin1_p_1+...+Cin1_p_M)-Cin1_n)]+[Cin2_p-(Cin2_n_1+...+Cin2_n_L)])}/Cint；

...；以及

V_N =N*(Vrefp-Vrefn)*{[(Cin1_p_1+...+Cin1_p_M)-Cin1_n)]+[Cin2_p-(Cin2_n_1+...+Cin2_n_L)]}/Cint，

其中，假設回授電容Cint1與Cint2的電容值皆為Cint。

由此可知，電容Cint1與Cint2在各階段所累積的電荷大小皆會相同或者實質上很接近，亦即：

(V₂ -V₁ )=(V₃ -V₂ )=(V₄ -V₃ )=...=(V_N -V_N-1 )，或者

(V₂ -V₁ )≒(V₃ -V₂ )≒(V₄ -V₃ )≒...≒(V_N -V_N-1 )。

於本第五實施例，電容Cin1_p_1、...Cin1_p_M、Cin2_n_1、...、Cin2_n_L為電容介面電路900的外部感應電容，而電容Cin1_n與Cin2_p為電容介面電路900的內部可調電容，假設回授電容Cint1與Cint2的電容值為Cint的話，則電容Cin1_p_1、...Cin1_p_M、Cin2_n_1、...、Cin2_n_L的電容值可分為比較固定的固定電容值Cfix1_p_1、...、Cfix1_p_M、Cfix2_n_1、...、Cfix2_n_L與比較動態變化的可變電容值Cchg1_p_1、...Cchg1_p_M、Cchg2_n_1、...、Cchg2_n_L這兩個部份。其中，固定電容值Cfix1_p_1、...Cfix1_p_M、Cfix2_n_1、...、Cfix2_n_L一般只隨著外在環境(例如溫度、溼度、壓力等)才會有緩慢的變化，故而於短時間內可視之為固定值的部份。

一旦電容Cin1_n與Cin2_p的電容值分別實質上等於/接近於固定電容值Cfix1_p_1、...、Cfix1_p_M之總和與Cfix2_n_1、Cfix2_n_L之總和時，則各外部感應電容之比較固定的固定電容值會被內部可調電容抵銷。

基於上述可知，本第五實施例將電容Cin1_n/Cin2_p的電容值設計與各外部感應電容之固定電容值的總和相同或接近，且利用電容Cin1_p_1、...、Cin1_p_M/Cin2_p儲存與電容Cin1_n/Cin2_n_1、...、Cin2_n_L極性相反的電荷來中和電容Cin1_p_1、...、Cin1_p_M/Cin2_n_1、...、Cin2_n_L之不可變動部份的影響時，全差分放大器927與回授電容Cint1與Cint2所組成的電荷轉換器僅需針對電容Cin1_p_1、...、Cin1_p_M/Cin2_n_1、...、Cin2_n_L之可變動部份作反應即可，藉此來增加後續資料處理的精確度。

【第六實施例】

圖11繪示為本發明第六實施例之電容介面電路1100的電路圖。請參照圖11，電容介面電路1100包括電容Cin1與Cin2、十個開關1101~1110、兩個重置開關1111與1112、兩個回授電容Cint1與Cint2、全差分放大器1113，以及控制單元1114。於本第六實施例中，開關1101的第一端用以接收正參考電壓Vrefp，而開關1101的控制端則用以接收控制訊號CTR1。開關1102的第一端用以接收負參考電壓Vrefn，開關1102的第二端耦接開關1101的第二端，而開關1102的控制端則用以接收控制訊號CTR2。

電容Cin1的第一端耦接開關1102的第二端。開關1103的第一端用以接收正參考電壓Vrefp，而開關1103的控制端則用以接收控制訊號CTR2。開關1104的第一端用以接收負參考電壓Vrefn，開關1104的第二端耦接開關1103的第二端，而開關1104的控制端則用以接收控制訊號CTR1。電容Cin2的第一端耦接開關1104的第二端。開關1105的第一端用以接收共模電壓Vcm，開關1105的第二端耦接電容Cin1的第二端，而開關1105的控制端則用以接收控制訊號CTR3。

開關1106的第一端耦接電容Cin1的第二端，而開關1106的控制端則用以接收控制訊號CTR4。開關1107的第一端耦接電容Cin1的第二端，而開關1107的控制端則用以接收控制訊號CTR5。開關1108的第一端用以接收共模電壓Vcm，開關1108的第二端耦接電容Cin2的第二端，而開關1108的控制端則用以接收控制訊號CTR3。開關1109的第一端耦接電容Cin2的第二端，而開關1109的控制端則用以接收控制訊號CTR4。開關1110的第一端耦接電容Cin2的第二端，而開關1110的控制端則用以接收控制訊號CTR5。全差分放大器1113的正輸入端耦接開關1106與1109的第二端，全差分放大器1113的負輸入端耦接開關1107與1110的第二端，而全差分放大器1113的共模接收端則用以接收共模電壓Vcm。

回授電容Cint1的第一端耦接開關1106的第二端，而回授電容Cint1的第二端則耦接全差分放大器1113的負輸出端。重置開關1111的第一端耦接回授電容Cint1的第一端，重置開關1111的第二端耦接回授電容Cint1的第二端，而重置開關1111的控制端則用以接收重置訊號RES。回授電容Cint2的第一端耦接開關1107的第二端，而回授電容Cint2的第二端則耦接全差分放大器1113的正輸出端。重置開關1112的第一端耦接回授電容Cint2的第一端，重置開關1112的第二端耦接回授電容Cint2的第二端，而重置開關1112的控制端則用以接收重置訊號RES。

於本第六實施例中，控制訊號CTR1~CTR5以及重置訊號RES係由控制單元1114所產生。更清楚來說，圖12繪示為圖11之電容介面電路1100的操作時序圖。請合併參照圖11與圖12，控制單元1114耦接開關1101~1110與重置開關1111與1112的控制端，用以產生控制訊號CTR1~CTR5以及重置訊號RES，並控制開關1101~1110與重置開關1111與1112的運作。其中，控制訊號CTR1與CTR2相位差180度，且控制訊號CTR1與CTR2的責任週期(duty cycle)為50%。控制訊號CTR3的週期為控制訊號CTR2之週期的一半。控制訊號CTR4的週期與控制訊號CTR1的週期相同，且控制訊號CTR4的責任週期為25%。控制訊號CTR5的週期與控制訊號CTR2的週期相同，且控制訊號CTR5的責任週期為25%。

從圖12可以看出，圖11之節點Va的電壓係反應於控制訊號CTR1而交替為正參考電壓Vrefp與負參考電壓Vrefn；相似地，圖11之節點Vb的電壓也會反應於控制訊號CTR2而交替為負參考電壓Vrefn與正參考電壓Vrefp。於本第六實施例中，開關1101與1104係反應於控制訊號CTR1致能時而開啟，並且反應於控制訊號CTR1禁能時而關閉；相似地，開關1102與1103係反應於控制訊號CTR2致能時而開啟，並且反應於控制訊號CTR2禁能時而關閉。

另外，開關1105與1108係反應於控制訊號CTR3致能時而開啟，並且反應於控制訊號CTR3禁能時而關閉。此外，開關1106與1109係反應於控制訊號CTR4致能時而開啟，並且反應於控制訊號CTR4禁能時而關閉；相似地，開關1107與1110係反應於控制訊號CTR5致能時而開啟，並且反應於控制訊號CTR5禁能時而關閉。再者，重置開關1111與1112係反應於重置訊號RES致能時而開啟，並且反應於重置訊號RES禁能時而關閉。

基於上述，假設電容Cin1與Cin2皆為電容介面電路1100的外部感應電容，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路1100的輸出電壓Vout與圖4之電容介面電路400類似，可正比於電容Cin1與Cin2的電容差值，故而在此並不再加以贅述之。另一方面，假設電容Cin1為電容介面電路1100的外部感應電容，而電容Cin2為電容介面電路1100的內部可調應電容(例如可變電容，但並不限制於此)，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路1100的輸出電壓Vout亦與圖4之電容介面電路400類似，可正比於電容Cin1的可變電容值Cchg1，故而在此亦不再加以贅述之。

由此可知，本第六實施例之電容Cint1與Cint2在各階段所累積的電荷大小皆會相同或者實質上很接近，亦即：(V₂ -V₁ )=(V₃ -V₂ )=(V₄ -V₃ )=...=(V_N -V_N-1 )，或者(V₂ -V₁ )≒(V₃ -V₂ )≒(V₄ -V₃ )≒...≒(V_N -V_N-1 )。換言之，本第六實施例的電容介面電路1100同樣地可達成與第二實施例之電容介面電路400相似的技術功效。

【第七實施例】

圖13繪示為本發明第七實施例之電容介面電路1300的電路圖。請合併參照圖11與圖13，與電容介面電路1100相似的元件在圖13中給予相似的元件編號。需要注意的是，開關1103的控制端用以接收控制訊號CTR2，且開關1104的控制端用以接收控制訊號CTR1；而開關1303的控制端用以接收控制訊號CTR1，且開關1304的控制端用以接收控制訊號CTR2。另外，開關1109的第二端耦接開關1106的第二端，且開關1110的第二端耦接開關1107的第二端；而開關1309的第二端耦接開關1307的第二端，且開關1310的第二端耦接開關1306的第二端。

圖14繪示為圖13之電容介面電路1300的操作時序圖。請合併參照圖13與圖14，控制單元1314耦接開關1301~1310與重置開關1311與1312的控制端，用以產生控制訊號CTR1與CTR2以及重置訊號RES，並控制開關1301~1310與重置開關1311與1312的運作。

基於上述，假設電容Cin1與Cin2皆為電容介面電路1300的外部感應電容，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路1300的輸出電壓Vout與圖6之電容介面電路600類似，可正比於電容Cin1與Cin2的電容差值，故而在此並不再加以贅述之。另一方面，假設電容Cin1為電容介面電路1300的外部感應電容，而電容Cin2為電容介面電路1300的內部可調應電容(例如可變電容，但並不限制於此)，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路1300的輸出電壓Vout亦與圖6之電容介面電路600類似，可正比於電容Cin1的可變電容值Cchg1，故而在此亦不再加以贅述之。

由此可知，本第七實施例之電容Cint1與Cint2在各階段所累積的電荷大小皆會相同或者實質上很接近，亦即：(V₂ -V₁ )=(V₃ -V₂ )=(V₄ -V₃ )=...=(V_N -V_N-1 )，或者(V₂ -V₁ )≒(V₃ -V₂ )≒(V₄ -V₃ )≒...≒(V_N -V_N-1 )。換言之，本第七實施例的電容介面電路1300同樣地可達成與第三實施例之電容介面電路600相似的技術功效。

【第八實施例】

圖15繪示為本發明第八實施例之電容介面電路1500的電路圖。請參照圖15，電容介面電路1500包括電容Cin1_p_x(x=1、...、M等正整數)、Cin1_n、Cin2_n_k(k=1、...、L等正整數)與Cin2_p、開關1501~1530、兩個重置開關1531與1532、兩個回授電容Cint1與Cint2、全差分放大器1533，以及控制單元1534。

請合併參照圖9與圖15，與電容介面電路900相似的元件在圖15中給予相似的元件編號。電容介面電路1500比電容介面電路900多了開關1507、1510、1513、1522、1525以及1528，其第一端用以接收共模電壓Vcm，其第二端用以連接Cin1_p_x、Cin1_n、Cin2_n_k與Cin2_p的第二端，而其控制端則用以接收控制訊號CTR3。並且，需要注意的是，開關1508、1511、1514、1523、1526、1529的控制端用以接收控制訊號CTR4，而開關1509、1512、1515、1524、1527、1530的控制端用以接收控制訊號CTR5。

於本第八實施例中，控制訊號CTR1~CTR5係由控制單元1534所產生。更清楚來說，圖16繪示為圖15之電容介面電路1500的操作時序圖。請合併參照圖15與圖16，控制訊號CTR1與CTR2相位差180度，且控制訊號CTR1與CTR的責任週期為50%。控制訊號CTR3的週期為控制訊號CTR2之週期的一半。控制訊號CTR4的週期與控制訊號CTR1的週期相同，且控制訊號CTR4的責任週期為25%。控制訊號CTR5的週期與控制訊號CTR2的週期相同，且控制訊號CTR5的責任週期為25%。

從圖16可以看出，圖15之節點Va_p_x與Vb_n_k的電壓係反應於控制訊號CTR1而交替為正參考電壓Vrefp與負參考電壓Vrefn；相似地，圖15之節點Va_n與Vb_p的電壓也會反應於控制訊號CTR2而交替為負參考電壓Vrefn與正參考電壓Vrefp。

基於上述，假設電容Cin1_n、Cin1_p_x、Cin2_p與Cin2_n_k皆為電容介面電路1500的外部感應電容，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路1500的輸出電壓Vout與電容介面電路900類似，可正比於電容Cin1_p與Cin1_n的電容差值加上電容Cin1_p_x之總和與Cin2_n_k之總和的電容差值。

另一方面，假設電容Cin1_p_x與Cin2_n_k為電容介面電路1500的外部感應電容，而電容Cin1_n與Cin2_p為電容介面電路1500的內部可調電容，且回授電容Cint1與Cint2的電容值為Cint的話，則電容介面電路1500的輸出電壓Vout亦與電容介面電路900類似，可正比於電容Cin1_p_x各別的可變電容值Cchg_p_x之總和與Cin2_n_k各別的可變電容值Cchg_n_k之總和的電容差值，故而在此亦不再加以贅述之。換言之，本第八實施例的電容介面電路1500同樣地可達成與第五實施例之電容介面電路900相似的技術功效。

100、300、400、600、800、900、1100、1300、1500．．．電容介面電路

101．．．取樣開關

103．．．重置開關

105．．．控制手段

107．．．量測手段

109．．．電荷消除手段

301、302、305、306、309、310、401~410、601~610、801~820、901~926、1101~1112、1301~1312、1501~1532．．．開關

311、411、611、811、927、1113、1313、1533．．．全差分放大器

312、412、612、812、928、1114、1314、1534．．．控制單元

350．．．抵銷裝置

B．．．緩衝器

Ci、Cs、Cin1、Cin2、Cin1_p_x(x=1、...、M)、Cin1_n、Cin2_n_k(k=1、...、L)、Cin2_p、Cint1、Cint2．．．電容

Tx、Rx．．．電容之端點

Va、Vb、Va_p_x(x=1、...、M)、Va_n、Vb_n_k(k=1、...、L)、Vb_n．．．節點電壓

Vout．．．輸出電壓

RES．．．重置訊號

CTR1~CTR5．．．控制訊號

Vp、Vrefp．．．正參考電壓

Vrefn．．．負參考電壓

V₁ ~V_N ．．．電壓

Vcm．．．共模電壓

圖1繪示為美國專利第6,452,514號所揭示之電容介面電路100的電路圖。

圖2繪示為圖1之電容介面電路100的時序圖。

圖3繪示為本發明第一實施例之電容介面電路300的電路圖。

圖4繪示為本發明第二實施例之電容介面電路400的電路圖。

圖5繪示為圖4之電容介面電路400的操作時序圖。

圖6繪示為本發明第三實施例之電容介面電路600的電路圖。

圖7繪示為圖6之電容介面電路600的操作時序圖。

圖8繪示為本發明第四實施例之電容介面電路800的電路圖。

圖9繪示為本發明第五實施例之電容介面電路900的電路圖。

圖10繪示為圖9之電容介面電路900的操作時序圖。

圖11繪示為本發明第六實施例之電容介面電路1100的電路圖。

圖12繪示為圖11之電容介面電路1100的操作時序圖。

圖13繪示為本發明第七實施例之電容介面電路1300的電路圖。

圖14繪示為圖13之電容介面電路1300的操作時序圖。

圖15繪示為本發明第八實施例之電容介面電路1500的電路圖。

圖16繪示為圖15之電容介面電路1500的操作時序圖。

300．．．電容介面電路

301、302、305、306、309、310．．．開關

311．．．全差分放大器

312．．．控制單元

350．．．抵銷裝置

Cin1、Cint1、Cint2．．．電容

Va．．．節點電壓

Vout．．．輸出電壓

RES．．．重置訊號

CTR1、CTR2．．．控制訊號

Vrefp．．．正參考電壓

Vrefn．．．負參考電壓

Vcm．．．共模電壓

Claims

一種電容介面電路，包括：一第一開關，其第一端用以接收一正參考電壓，而其控制端則用以接收一第一控制訊號；一第二開關，其第一端用以接收一負參考電壓，其第二端耦接該第一開關的第二端，而其控制端則用以接收一第二控制訊號；一第一電容，其第一端耦接該第二開關的第二端；一第三開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第四開關，其第一端用以接收該負參考電壓，其第二端耦接該第三開關的第二端，而其控制端則用以接收該第二控制訊號；一第二電容，其第一端耦接該第四開關的第二端；一第五開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第二控制訊號；一第六開關，其第一端用以接收該負參考電壓，其第二端耦接該第五開關的第二端，而其控制端則用以接收該第一控制訊號；一第三電容，其第一端耦接該第六開關的第二端；一第七開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第八開關，其第一端用以接收該負參考電壓，其第二端耦接該第七開關的第二端，而其控制端則用以接收該第二控制訊號；一第四電容，其第一端耦接該第八開關的第二端；一第九開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第十開關，其第一端用以接收該負參考電壓，其第二端耦接該第九開關的第二端，而其控制端則用以接收該第二控制訊號；一第五電容，其第一端耦接該第十開關的第二端；一第十一開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第二控制訊號；一第十二開關，其第一端用以接收該負參考電壓，其第二端耦接該第十一開關的第二端，而其控制端則用以接收該第一控制訊號；一第六電容，其第一端耦接該第十二開關的第二端；一第十三開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收該第一控制訊號；一第十四開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收該第二控制訊號；一第十五開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第一控制訊號；一第十六開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第二控制訊號；一第十七開關，其第一端耦接該第三電容的第二端，而其控制端則用以接收該第一控制訊號；一第十八開關，其第一端耦接該第三電容的第二端，而其控制端則用以接收該第二控制訊號；一第十九開關，其第一端耦接該第四電容的第二端，而其控制端則用以接收該第一控制訊號；一第二十開關，其第一端耦接該第四電容的第二端，而其控制端則用以接收該第二控制訊號；一第二十一開關，其第一端耦接該第五電容的第二端，而其控制端則用以接收該第一控制訊號；一第二十二開關，其第一端耦接該第五電容的第二端，而其控制端則用以接收該第二控制訊號；一第二十三開關，其第一端耦接該第六電容的第二端，而其控制端則用以接收該第一控制訊號；一第二十四開關，其第一端耦接該第六電容的第二端，而其控制端則用以接收該第二控制訊號；一全差分放大器，其正輸入端耦接該第十三、該第十五、該第十七、該第二十、該第二十二與該第二十四開關的第二端，而其負輸入端則耦接該第十四、該第十六、該第十八、該第十九、該第二十一與該第二十三開關的第二端；一第一回授電容，其第一端耦接該全差分放大器的正輸入端，而其第二端則耦接該全差分放大器的負輸出端；以及一第二回授電容，其第一端耦接該全差分放大器的負輸入端，而其第二端則耦接該全差分放大器的正輸出端。
如申請專利範圍第1項所述之電容介面電路，其中該第一與該第二控制訊號相位差180度。
如申請專利範圍第1項所述之電容介面電路，其中該第一、該第二、該第三、該第四、該第五與該第六電容皆為該電容介面電路的一外部感應電容。
如申請專利範圍第1項所述之電容介面電路，其中該第一電容為該電容介面電路的一第一外部感應電容，該第二電容為該電容介面電路的一第二外部感應電容，該第三電容為該電容介面電路的一第一內部可調電容，該第四電容為該電容介面電路的一第三外部感應電容，該第五電容為該電容介面電路的一第四外部感應電容，該第六電容為該電容介面電路的一第二內部可調電容，該第一電容的電容值分為一第一固定電容值與一第一可變電容值，該第二電容的電容值分為一第二固定電容值與一第二可變電容值，而該第三電容的電容值實質上等於該第一固定電容值與該第二固定電容值之總和，該第四電容的電容值分為一第三固定電容值與一第三可變電容值，該第五電容的電容值分為一第四固定電容值與一第四可變電容值，而該第六電容的電容值實質上等於該第三固定電容值與該第四固定電容值之總和。
一種電容介面電路，包括：一第一開關，其第一端用以接收一正參考電壓，而其控制端則用以接收一第一控制訊號；一第二開關，其第一端用以接收一負參考電壓，其第二端耦接該第一開關的第二端，而其控制端則用以接收一第二控制訊號；一第一電容，其第一端耦接該第二開關的第二端；一第三開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第二控制訊號；一第四開關，其第一端用以接收該負參考電壓，其第二端耦接該第三開關的第二端，而其控制端則用以接收該第一控制訊號；一第二電容，其第一端耦接該第四開關的第二端；一第五開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收一第三控制訊號；一第六開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收一第四控制訊號；一第七開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第三控制訊號；一第八開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第四控制訊號；一全差分放大器，其正輸入端耦接該第五與該第七開關的第二端，其負輸入端則耦接該第六與該第八開關的第二端，而其共模接收端則用以接收一共模電壓；一第一回授電容，其第一端耦接該第五開關的第二端，而其第二端則耦接該全差分放大器的負輸出端；一第二回授電容，其第一端耦接該第六開關的第二端，而其第二端則耦接該全差分放大器的正輸出端；一第九開關，其第一端用以接收該共模電壓，其控制端用以接收一第五控制訊號，而其第二端則耦接至該第一電容的第二端；以及一第十開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接至該第二電容的第二端。
如申請專利範圍第5項所述之電容介面電路，其中該第一與該第二控制訊號相位差180度；該第一與該第二控制訊號的責任週期為50%；該第五控制訊號的週期為該第二控制訊號之週期的一半；該第三控制訊號的週期與該第一控制訊號的週期相同，且該第三控制訊號的責任週期為25%；以及該第四控制訊號的週期與該第二控制訊號的週期相同，且該第四控制訊號的責任週期為25%。
如申請專利範圍第5項所述之電容介面電路，其中該第一與該第二電容皆為該電容介面電路的一外部感應電容。
如申請專利範圍第5項所述之電容介面電路，其中該第一電容為該電容介面電路的一第一外部感應電容，該第二電容為該電容介面電路的一第一內部可調電容，該第一電容的電容值分為一第一固定電容值與一第一可變電容值，而該第二電容的電容值實質上等於該第一固定電容值。
一種電容介面電路，包括：一第一開關，其第一端用以接收一正參考電壓，而其控制端則用以接收一第一控制訊號；一第二開關，其第一端用以接收一負參考電壓，其第二端耦接該第一開關的第二端，而其控制端則用以接收一第二控制訊號；一第一電容，其第一端耦接該第二開關的第二端；一第三開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第四開關，其第一端用以接收該負參考電壓，其第二端耦接該第三開關的第二端，而其控制端則用以接收該第二控制訊號；一第二電容，其第一端耦接該第四開關的第二端；一第五開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收一第三控制訊號；一第六開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收一第四控制訊號；一第七開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第三控制訊號；一第八開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第四控制訊號；一全差分放大器，其正輸入端耦接該第五與該第八開關的第二端，其負輸入端則耦接該第六與該第七開關的第二端，而其共模接收端則用以接收一共模電壓；一第一回授電容，其第一端耦接該第五開關的第二端，而其第二端則耦接該全差分放大器的負輸出端；一第二回授電容，其第一端耦接該第六開關的第二端，而其第二端則耦接該全差分放大器的正輸出端；一第九開關，其第一端用以接收該共模電壓，其控制端用以接收一第五控制訊號，而其第二端則耦接至該第一電容的第二端；以及一第十開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接至該第二電容的第二端。
如申請專利範圍第9項所述之電容介面電路，其中該第一與該第二控制訊號相位差180度；該第一與該第二控制訊號的責任週期為50%；該第五控制訊號的週期為該第二控制訊號之週期的一半；該第三控制訊號的週期與該第一控制訊號的週期相同，且該第三控制訊號的責任週期為25%；以及該第四控制訊號的週期與該第二控制訊號的週期相同，且該第四控制訊號的責任週期為25%。
如申請專利範圍第9項所述之電容介面電路，其中該第一與該第二電容皆為該電容介面電路的一外部感應電容。
如申請專利範圍第9項所述之電容介面電路，其中該第一電容為該電容介面電路的一第一外部感應電容，該第二電容為該電容介面電路的一第一內部可調電容，該第一電容的電容值分為一第一固定電容值與一第一可變電容值，而該第二電容的電容值實質上等於該第一固定電容值。
一種電容介面電路，包括：一第一開關，其第一端用以接收一正參考電壓，而其控制端則用以接收一第一控制訊號；一第二開關，其第一端用以接收一負參考電壓，其第二端耦接該第一開關的第二端，而其控制端則用以接收一第二控制訊號；一第一電容，其第一端耦接該第二開關的第二端；一第三開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第四開關，其第一端用以接收該負參考電壓，其第二端耦接該第三開關的第二端，而其控制端則用以接收該第二控制訊號；一第二電容，其第一端耦接該第四開關的第二端；一第五開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第二控制訊號；一第六開關，其第一端用以接收該負參考電壓，其第二端耦接該第五開關的第二端，而其控制端則用以接收該第一控制訊號；一第三電容，其第一端耦接該第六開關的第二端；一第七開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第八開關，其第一端用以接收該負參考電壓，其第二端耦接該第七開關的第二端，而其控制端則用以接收該第二控制訊號；一第四電容，其第一端耦接該第八開關的第二端；一第九開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第一控制訊號；一第十開關，其第一端用以接收該負參考電壓，其第二端耦接該第九開關的第二端，而其控制端則用以接收該第二控制訊號；一第五電容，其第一端耦接該第十開關的第二端；一第十一開關，其第一端用以接收該正參考電壓，而其控制端則用以接收該第二控制訊號；一第十二開關，其第一端用以接收該負參考電壓，其第二端耦接該第十一開關的第二端，而其控制端則用以接收該第一控制訊號；一第六電容，其第一端耦接該第十二開關的第二端；一第十三開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收一第三控制訊號；一第十四開關，其第一端耦接該第一電容的第二端，而其控制端則用以接收一第四控制訊號；一第十五開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第三控制訊號；一第十六開關，其第一端耦接該第二電容的第二端，而其控制端則用以接收該第四控制訊號；一第十七開關，其第一端耦接該第三電容的第二端，而其控制端則用以接收該第三控制訊號；一第十八開關，其第一端耦接該第三電容的第二端，而其控制端則用以接收該第四控制訊號；一第十九開關，其第一端耦接該第四電容的第二端，而其控制端則用以接收該第三控制訊號；一第二十開關，其第一端耦接該第四電容的第二端，而其控制端則用以接收該第四控制訊號；一第二十一開關，其第一端耦接該第五電容的第二端，而其控制端則用以接收該第三控制訊號；一第二十二開關，其第一端耦接該第五電容的第二端，而其控制端則用以接收該第四控制訊號；一第二十三開關，其第一端耦接該第六電容的第二端，而其控制端則用以接收該第三控制訊號；一第二十四開關，其第一端耦接該第六電容的第二端，而其控制端則用以接收該第四控制訊號；一全差分放大器，其正輸入端耦接該第十三、該第十五、該第十七、該第二十、該第二十二與該第二十四開關的第二端，其負輸入端耦接該第十四、該第十六、該第十八、該第十九、該第二十一與該第二十三開關的第二端，而其共模輸入端則用以接收一共模電壓；一第一回授電容，其第一端耦接該全差分放大器的正輸入端，而其第二端則耦接該全差分放大器的負輸出端；一第二回授電容，其第一端耦接該全差分放大器的負輸入端，而其第二端則耦接該全差分放大器的正輸出端；一第二十五開關，其第一端用以接收該共模電壓，其控制端用以接收一第五控制訊號，而其第二端則耦接該第一電容的第二端；一第二十六開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接該第二電容的第二端；一第二十七開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接該第三電容的第二端；一第二十八開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接該第四電容的第二端；一第二十九開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接該第五電容的第二端；以及一第三十開關，其第一端用以接收該共模電壓，其控制端用以接收該第五控制訊號，而其第二端則耦接該第六電容的第二端。
如申請專利範圍第13項所述之電容介面電路，其中該第一與該第二控制訊號相位差180度；該第一與該第二控制訊號的責任週期為50%；該第五控制訊號的週期為該第二控制訊號之週期的一半；該第三控制訊號的週期與該第一控制訊號的週期相同，且該第三控制訊號的責任週期為25%；以及該第四控制訊號的週期與該第二控制訊號的週期相同，且該第四控制訊號的責任週期為25%。
如申請專利範圍第13項所述之電容介面電路，其中該第一、該第二、該第三、該第四、該第五與該第六電容皆為該電容介面電路的一外部感應電容。
如申請專利範圍第13項所述之電容介面電路，其中該第一電容為該電容介面電路的一第一外部感應電容，該第二電容為該電容介面電路的一第二外部感應電容，該第三電容為該電容介面電路的一第一內部可調電容，該第四電容為該電容介面電路的一第三外部感應電容，該第五電容為該電容介面電路的一第四外部感應電容，該第六電容為該電容介面電路的一第二內部可調電容，該第一電容的電容值分為一第一固定電容值與一第一可變電容值，該第二電容的電容值分為一第二固定電容值與一第二可變電容值，而該第三電容的電容值實質上等於該第一固定電容值與該第二固定電容值之總和，該第四電容的電容值分為一第三固定電容值與一第三可變電容值，該第五電容的電容值分為一第四固定電容值與一第四可變電容值，而該第六電容的電容值實質上等於該第三固定電容值與該第四固定電容值之總和。