CN209881744U - 一种可用于扩大电容数字转换器量程的缩放电路 - Google Patents
一种可用于扩大电容数字转换器量程的缩放电路 Download PDFInfo
- Publication number
- CN209881744U CN209881744U CN201920916785.5U CN201920916785U CN209881744U CN 209881744 U CN209881744 U CN 209881744U CN 201920916785 U CN201920916785 U CN 201920916785U CN 209881744 U CN209881744 U CN 209881744U
- Authority
- CN
- China
- Prior art keywords
- capacitance
- scaling
- resistor
- matrix module
- control switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 93
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 230000008030 elimination Effects 0.000 claims abstract description 30
- 238000003379 elimination reaction Methods 0.000 claims abstract description 30
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 238000005259 measurement Methods 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 24
- 230000008859 change Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本实用新型涉及一种可用于扩大电容数字转换器量程的缩放电路，包括第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及电容缩放电阻矩阵模块；采用电容缩放电阻矩阵模块对要读取的电容进行电容值整体缩小，接着采用电容消除矩阵模块消除起步电容，将经过前面处理得到的电容输入电容数字转换器CDC电路中进行测量。本实用新型能够解决当针对大的电容值将其转换为相应数字量时一般CDC芯片由于较小的电容输入范围无法读取的问题。
Description
技术领域
本实用新型涉及传感器技术监测领域，特别是一种可用于扩大电容数字转换器量程的缩放电路。
背景技术
由于物联网和人工智能技术的飞速发展，各种形式的传感器已成为当今世界不可或缺的重要组成部分。电容传感器是其中最重要的一种传感器，可用于测量位移，角度变化和介质层的变化。对于这些所要测量的物理量，电容传感器均将其转化为电容值的变化。
电容数字转换器(Capacitance-to-Digital Converter，后面简称CDC)芯片是常见的电容读出芯片，能够将电容值转换为数字形式输出。对于当今世界，日益数字化和集成化的电子产品来说，电容数字转换器芯片是实现其将所关心的物理量转换为数字量供微处理器处理的重要一环。然而，常见的CDC芯片所能读取的电容值非常小。如2017年，HeshamOmran等人发表在《IEEE Transactions on Circuits and System I》的一篇介绍其设计的用SAR形式实现的CDC输入电容范围只有0-12.66pF。Christopher Rogi等人2018年发表在ESSCIRC的一篇论文阐述其设计的一款CDC芯片，其输入范围只有0.27-0.9pF。对于市场上常用的电容传感器，其电容范围动则上百pF，根本无法直接利用这些CDC芯片进行读出转换。如以目前市场上常用的相对湿度传感器HS1101来说，该款传感器将相对湿度的变化量转化为电容值的变化。其电容与相对湿度的响应关系如公式(1)所示：
C(pF)＝180·(1.25·10-7RH3-1.36·10-5·RH2+2.19·10-3RH+0.9) (1)
在25℃的环境温度下，相对湿度变化范围为0％-100％时，其电容值变化量为162pF-199.44pF。不管是输入电容动态范围还是其起步电容值都远远超过了绝大多数现已发表的文献或商用产品CDC的输入范围(起步电容是指该传感器与相对湿度无关的情况下，其最小电容值，动态电容是指该传感器在相对湿度变化范围变化的电容值)。
发明内容
有鉴于此，本实用新型的目的是提供一种可用于扩大电容数字转换器量程的缩放电路，能够能够帮助实现对大电容的测量。
本实用新型采用以下方案实现：一种可用于扩大电容数字转换器量程的缩放电路，包括第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及电容缩放电阻矩阵模块；
所述第一反相器的一端连接至积分相位开关的一端，所述积分相位开关的另一端分别连接至采样相位开关的一端、电容消除矩阵模块的一端，所述采样相位开关的另一端分别连接至运放的输出端与负输入端，所述电容消除矩阵模块的另一端接虚地；所述运放的正输入端分别连接电阻R1的一端、电容缩放电阻矩阵模块的一端，所述电阻R1的另一端连接至第二反相器的一端，所述第二反相器的另一端分别连接第一反相器的另一端、电容缩放电阻矩阵模块的另一端；
其中，采样相位开关的另一端与电容消除矩阵模块的另一端作为缩放电路的输入端，用以接入待测电容Csensor；所述第二反相器的另一端作为缩放电路的输出端，用以连接CDC电路。
进一步地，所述电容消除矩阵模块包括第一电容控制开关S1、第二电容控制开关S2、第三电容控制开关S3、第四电容控制开关S4、第一电容C1、第二电容C2、第三电容C3、以及第四电容C4；所述第一电容控制开关S1的一端、第二电容控制开关S2的一端、第三电容控制开关S3的一端以及第四电容控制开关S4的一端相连并作为所述电容消除矩阵模块的一端；所述第一电容控制开关S1的另一端、第二电容控制开关S2的另一端、第三电容控制开关S3的另一端以及第四电容控制开关S4的另一端分别与所述第一电容C1的一端、第二电容C2的一端、第三电容C3的一端以及第四电容C4的一端相连，所述第一电容C1的另一端、第二电容C2的另一端、第三电容C3的另一端以及第四电容C4的另一端相连并作为所述电容消除矩阵的另一端。
较佳的，所述电容缩放模块的实现方式包括三种。
第一种为：所述电容缩放电阻矩阵模块包括第一缩放电阻控制开关Sw1、第二缩放电阻控制开关Sw2、第三缩放电阻控制开关Sw3、第四缩放电阻控制开关Sw4、第一缩放电阻Rx1、第二缩放电阻Rx2、第三缩放电阻Rx3以及第四缩放电阻Rx4；所述第一缩放电阻Rx1的一端、第二缩放电阻Rx2的一端、第三缩放电阻Rx3的一端以及第四缩放电阻Rx4的一端相连并作为所述电容缩放电阻矩阵模块的一端；所述第一缩放电阻Rx1的另一端、第二缩放电阻Rx2的另一端、第三缩放电阻Rx3的另一端以及第四缩放电阻Rx4的另一端分别与第一缩放电阻控制开关Sw1的一端、第二缩放电阻控制开关Sw2的一端、第三缩放电阻控制开关Sw3的一端以及第四缩放电阻控制开关Sw4的一端相连；所述第一缩放电阻控制开关Sw1的另一端、第二缩放电阻控制开关Sw2的另一端、第三缩放电阻控制开关Sw3的另一端以及第四缩放电阻控制开关Sw4的另一端相连并作为所述电容缩放电阻矩阵模块的另一端。
当采用这种方式时，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、电容缩放电阻矩阵模块、以及CDC电路均集成在片内。
第二种为：在第一种的基础上，所述电容缩放电阻矩阵模块还包括滑动变阻器Rx接口与滑动变阻器接入开关Sw接口，用以外接滑动变阻器Rx与滑动变阻器接入开关Sw；其中滑动变阻器Rx接口与滑动变阻器接入开关Sw接口串接后并接在所述电容缩放电阻矩阵模块的两端。
当采用这种方式时，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及CDC电路均集成在片内，所述电容缩放电阻矩阵模块中的滑动变阻器Rx接口与滑动变阻器接入开关Sw接口设置在片外，电容缩放电阻矩阵模块中的其余元器件集成在片内。在实际应用中，可以根据需要选择是否要接入滑动变阻器与滑动变阻器接入开关。
第三种为：所述电容缩放电阻矩阵模块包括滑动变阻器Rx与滑动变阻器接入开关Sw，所述滑动变阻器Rx的一端与所述滑动变阻器接入开关Sw的一端相连，所述滑动变阻器Rx的另一端作为所述电容缩放电阻矩阵模块的一端，所述滑动变阻器接入开关Sw的另一端作为所述电容缩放电阻矩阵模块的另一端。
当采用这种方式时，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及CDC电路均集成在片内，所述电容缩放电阻矩阵模块设置在片外。
本实用新型采用电容缩放电阻矩阵模块对要读取的电容进行电容值整体缩小，接着采用电容消除矩阵模块消除起步电容，将经过前面处理得到的电容输入电容数字转换器CDC电路中进行测量。
与现有技术相比，本实用新型具有以下有益效果：本发明的电路能够帮助实现对大电容的测量。
附图说明
图1为本实用新型实施例的整体电容缩放原理示意图。
图2为本实用新型实施例的起步电容消除原理示意图。
图3为本实用新型实施例的片外实现可调电阻R2示意图。
图4为本实用新型实施例的可调电阻形式实现R2时，β的变化范围。
图5为本实用新型实施例的电阻矩阵形式实现R2电路示意图。
图6为本实用新型实施例的以电容矩阵形式实现选择起步电容消除值。
图7为本实用新型实施例的一种Telescopic运放实现形式。
图8为本实用新型实施例的一种PMOS输入形式折叠式共源共栅运放实现形式。
图9为本实用新型实施例的一种可用于图1中运放的实现形式。
图10为本实用新型实施例的电路实现示意图。其中片外电阻Rw(即R2)可选择性并接。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图10所示，本实施例提供了一种可用于扩大电容数字转换器量程的缩放电路，包括第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及电容缩放电阻矩阵模块；
所述第一反相器的一端连接至积分相位开关的一端，所述积分相位开关的另一端分别连接至采样相位开关的一端、电容消除矩阵模块的一端，所述采样相位开关的另一端分别连接至运放的输出端与负输入端，所述电容消除矩阵模块的另一端接虚地；所述运放的正输入端分别连接电阻R1的一端、电容缩放电阻矩阵模块的一端，所述电阻R1的另一端连接至第二反相器的一端，所述第二反相器的另一端分别连接第一反相器的另一端、电容缩放电阻矩阵模块的另一端；
其中，采样相位开关的另一端与电容消除矩阵模块的另一端作为缩放电路的输入端，用以接入待测电容Csensor；所述第二反相器的另一端作为缩放电路的输出端，用以连接CDC电路。
在本实施例中，所述电容消除矩阵模块包括第一电容控制开关S1、第二电容控制开关S2、第三电容控制开关S3、第四电容控制开关S4、第一电容C1、第二电容C2、第三电容C3、以及第四电容C4；所述第一电容控制开关S1的一端、第二电容控制开关S2的一端、第三电容控制开关S3的一端以及第四电容控制开关S4的一端相连并作为所述电容消除矩阵模块的一端；所述第一电容控制开关S1的另一端、第二电容控制开关S2的另一端、第三电容控制开关S3的另一端以及第四电容控制开关S4的另一端分别与所述第一电容C1的一端、第二电容C2的一端、第三电容C3的一端以及第四电容C4的一端相连，所述第一电容C1的另一端、第二电容C2的另一端、第三电容C3的另一端以及第四电容C4的另一端相连并作为所述电容消除矩阵的另一端。
较佳的，在本实施例中，所述电容缩放模块的实现方式包括三种。
第一种为：所述电容缩放电阻矩阵模块包括第一缩放电阻控制开关Sw1、第二缩放电阻控制开关Sw2、第三缩放电阻控制开关Sw3、第四缩放电阻控制开关Sw4、第一缩放电阻Rx1、第二缩放电阻Rx2、第三缩放电阻Rx3以及第四缩放电阻Rx4；所述第一缩放电阻Rx1的一端、第二缩放电阻Rx2的一端、第三缩放电阻Rx3的一端以及第四缩放电阻Rx4的一端相连并作为所述电容缩放电阻矩阵模块的一端；所述第一缩放电阻Rx1的另一端、第二缩放电阻Rx2的另一端、第三缩放电阻Rx3的另一端以及第四缩放电阻Rx4的另一端分别与第一缩放电阻控制开关Sw1的一端、第二缩放电阻控制开关Sw2的一端、第三缩放电阻控制开关Sw3的一端以及第四缩放电阻控制开关Sw4的一端相连；所述第一缩放电阻控制开关Sw1的另一端、第二缩放电阻控制开关Sw2的另一端、第三缩放电阻控制开关Sw3的另一端以及第四缩放电阻控制开关Sw4的另一端相连并作为所述电容缩放电阻矩阵模块的另一端。
当采用这种方式时，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、电容缩放电阻矩阵模块、以及CDC电路均集成在片内。
第二种为：在第一种的基础上，所述电容缩放电阻矩阵模块还包括滑动变阻器Rx接口与滑动变阻器接入开关Sw接口，用以外接滑动变阻器Rx与滑动变阻器接入开关Sw；其中滑动变阻器Rx接口与滑动变阻器接入开关Sw接口串接后并接在所述电容缩放电阻矩阵模块的两端。
当采用这种方式时，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及CDC电路均集成在片内，所述电容缩放电阻矩阵模块中的滑动变阻器Rx接口与滑动变阻器接入开关Sw接口设置在片外，电容缩放电阻矩阵模块中的其余元器件集成在片内。在实际应用中，可以根据需要选择是否要接入滑动变阻器与滑动变阻器接入开关。
第三种为：所述电容缩放电阻矩阵模块包括滑动变阻器Rx与滑动变阻器接入开关Sw，所述滑动变阻器Rx的一端与所述滑动变阻器接入开关Sw的一端相连，所述滑动变阻器Rx的另一端作为所述电容缩放电阻矩阵模块的一端，所述滑动变阻器接入开关Sw的另一端作为所述电容缩放电阻矩阵模块的另一端。
当采用这种方式时，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及CDC电路均集成在片内，所述电容缩放电阻矩阵模块设置在片外。
本实施例还提供了一种基于上文所述的可用于扩大电容数字转换器量程的缩放电路的方法，具体为：采用电容缩放电阻矩阵模块对要读取的电容进行电容值整体缩小，接着采用电容消除矩阵模块消除起步电容，将经过前面处理得到的电容输入电容数字转换器CDC电路中进行测量。
接下来结合说明书附图对本发明的原理进行具体的说明。
变相缩放技术分为两个过程。本实施例以读取HS1101相对湿度传感器电容为例，25℃情况下，在其相对湿度工作范围内，起步电容为162pF，动态电容为37.44pF。
变相缩放技术的第一个工作过程是对要读取的电容进行电容值整体缩小。
具体的电路图形如图1所示。假设待测量的电容为Csensor，首先利用运放虚短和虚断的性质得到公式(2)：
注意到VA和VB是幅值相等，相位相反的两个激励电压，因此，可以对公式(2)作进一步的简化得到公式(3)：
定义β为电压放大倍数，同时也是电容缩放系数。
注意到在上述的两个反相激励电压施加到Csensor过程中实际是对其进行充放电的过程，因此，要遵守电荷守恒原理。利用该原理可得公式(4)：
对于后续的电路来说，该变换过程实际对于后续电路所能“看到”的电容值将变为公式(5)，其等效电容值记为Cx。于是，该过程完成了变相缩放技术所要完成的电容整体值缩小β倍的目的，包括起步电容和动态电容。
变相缩放技术的第二个工作过程要完成的是消除起步电容。可以看到，对于HS1101来说，在其相对湿度变化范围，其起步电容值并没有变化，因此，对于后续CDC电路来说，该电容值本质是一个不利的因素，有必要作进一步处理。
本实施例设计了一种电容消除电路，可在一定程度上消除电容值。
如图2所示，利用两个幅值相等，相位相反的电压，在CDC工作的积分相位时对要测量的电容值进行充电。在采样相位时，将电容Cx和Coff并联接至CDC的输入端，利用电荷守恒原理，将得到公式(6)。对于使用sigma delta型调制器的CDC来说，CDC是一个电荷平衡的调制过程，其主要关注的输入量是通过充电后由电容转化的电荷量。
Qeq＝VchargeCx-VchargeCoff (6)
因此，最终在完成变相缩放技术后的等效电容值Ceq将由公式(7)给出。
Ceq对于后续电容数字转换器来说，就是其测量的电容值范围。本发明提出的变相缩放技术适用于电荷平衡形式的CDC。
实际操作过程中，一个待测量的电容范围可能并不是固定的，因此，对于变相缩放技术来说需要有一定的系数调整以适应新的待测量范围。如公式(8)所示，其可调整的缩放系数有两个，一个是电容缩放系数β，另一个是起步电容值Coff。
本实施例针对这两个系数分别设计调整参数的子电路。
对于β来说，如公式(3)所示，其值可以通过调整R1和R2电阻值来进行变化。对公式(3)进行适当变化可以得到公式(9)。其中η的定义如公式(10)所示，为两个电阻的比值。
为简化可将R1的值固定，只变化R2。一种方法是实际芯片设计时将R1设计在芯片内，参与流片封装，而将R2与整个变相缩放技术的接口留出，通过芯片外面接一个可调电阻来实现β的变化。那么这样变化范围将是遍历R2整个变化区间，最为灵活。具体接法如图3所示，R2在片外实现，变相缩放技术其余电路与CDC电路都在片内实现。其中CDC电路可用学术界和市场通用CDC电路。但是由于R2是在片外实现，其不利之处也很明显，就是降低了集成度。如以R1设计为47kΩ为例，R2设计为可调电阻，如果将R2调节在47.47kΩ-51.7kΩ的变化范围，则β(Beta)将在21-201的区间内灵活变化，如图4所示。
另一种方法是，R1和R2都在片内实现，其中R1固定，R2通过在芯片内设计一组电阻矩阵实现，通过外部拨码开关来确定内部R2具体数值。将R2以电阻矩阵形式实现，如图5所示，通过四个拨码开关Sw1-Sw4，确定接入的电阻值。在R1为47kΩ的情况下，可将Rw1，Rw2，Rw3和Rw4分别设计为57.44kΩ，51.95kΩ，48.92kΩ，47.95kΩ实现对应将β值设置为10倍，20倍，50倍和100倍。在芯片上可以通过poly电阻形式实现上述电阻值，因为poly电阻在保证电阻值相对精确的同时提供较高的电阻值。美中不足的是η可变的范围只是固定的几个值。
起步电容消除值Coff可以通过片内设计电容矩阵，通过拨码开关来选择具体数值进行设置。如图6所示，通过四个电容C1，C2，C3和C4，分别将其值定为0.1pF，0.2pF，0.4pF和0.8pF，通过外置的拨码开关S1-S4进行设置确定哪一个电容接入。因此Coff的变化范围将变为0-1.5pF，其步进为0.1pF。
由于图1中需要使用到运放，因此有必要设计运放具体电路结构。
一种运放结构如图7所示，通过借助Telescopic形式，实现较大的增益。但是由于底部M9管子的存在，其输出端直流电位通常并不是另外，其输入端是M7，M8两个NMOS管子构成，因此，当输入共模电压接近0V时，运放将不能正常放大。另一种运放结构如图8所示，是一种PMOS管作输入的折叠式共源共栅结构，虽然该类型运放不存在输出共模电压偏移的情况，但其输入共模电压在接近VDD时，PMOS管将处于线性区或截止区，因此，也不适用于图1中的运放。同理，以NMOS作为输入管的折叠式共源共栅将由于输入共模电压接近0V时，输入对管处于线性区或截止区而不适用于图1中的运放。
本实施例提供了一种可用于图1中的运放结构如图9所示，在输入共源电压从0V到VDD变化时，其输入对管均可工作，其中M2和M3的宽长比要设置成3：1的关系，M10和M11的宽长比要设置成1：3的关系。
较佳的，图9所示运放并不是实现图1中运放最好的结构。如果采用RonHogervorst 1994年发表在JSSC上的一篇论文《Acompact power-efficient 3V CMOSrail-to-rail input/output operational amplifier for VLSI cell libraries》中阐述的低压轨到轨运放结构，将形成更好的效果。这是因为图1中的运放主要是以单位增益缓冲器的形式出现，其输出与输入连接成负反馈。因此，其输入的直流电位将跟随输出出现较大的摆幅变化。如果以轨到轨输入的形式实现运放，则运放的短路跨导将不随输入而变化，即实现跨导恒定，从而达到运放的直流增益恒定，实现更好的效果。
特别的，图10给出了本实施例在片内和片外结合实现变相缩放技术和CDC结合整体电路图。其中phase1和phase2是现学术界和常用商业产品中离散型ADC时序中的积分相位开关和采样相位开关。CDC电路可以采用学术界中常见Sigma Delta型CDC或其它形式实现，由于只是本实施例的一个接口电路，不再赘述。除Rx和Sw外，其余均可在片内实现，并流片进行封装以便集成化。Rx和Sw可留片外接口，具体是否接，视实际需要而定，不影响集成度。Coff电容矩阵的开关S1-S4(开关以传输门形式实现)可通过寄存器的形式控制传输门进行实现，同理，R2电阻矩阵中，控制Rx1-Rx4的开关Sw1-Sw4也可通过寄存器控制传输门进行实现。
另外，本实施例介绍的扩展量程范围可通过电容矩阵和电阻矩阵进行控制，能够适应不同量程范围的电容传感器或电容的读取。其电容矩阵和电阻矩阵控制开关可以在片内以寄存器控制传输门的形式或在片外以拨码开关的形式实现，提高了灵活性。另外，所介绍的用于控制缩放系数的电阻R2可在片外以可变电阻的形式实现，能够较灵活地在21-201之间遍历取值，提高了β的取值灵活性。
本实施例能够广泛适用于业界大多数CDC电路量程范围的扩展，特别适用于SigmaDelta形式实现的CDC电路。
值得一提的是，本实用新型保护的是硬件结构，至于控制方法不要求保护。以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。
Claims (8)
1.一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，包括第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及电容缩放电阻矩阵模块；
所述第一反相器的一端连接至积分相位开关的一端，所述积分相位开关的另一端分别连接至采样相位开关的一端、电容消除矩阵模块的一端，所述采样相位开关的另一端分别连接至运放的输出端与负输入端，所述电容消除矩阵模块的另一端接虚地；所述运放的正输入端分别连接电阻R1的一端、电容缩放电阻矩阵模块的一端，所述电阻R1的另一端连接至第二反相器的一端，所述第二反相器的另一端分别连接第一反相器的另一端、电容缩放电阻矩阵模块的另一端；
其中，采样相位开关的另一端与电容消除矩阵模块的另一端作为缩放电路的输入端，用以接入待测电容Csensor；所述第二反相器的另一端作为缩放电路的输出端，用以连接CDC电路。
2.根据权利要求1所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述电容消除矩阵模块包括第一电容控制开关S1、第二电容控制开关S2、第三电容控制开关S3、第四电容控制开关S4、第一电容C1、第二电容C2、第三电容C3、以及第四电容C4；所述第一电容控制开关S1的一端、第二电容控制开关S2的一端、第三电容控制开关S3的一端以及第四电容控制开关S4的一端相连并作为所述电容消除矩阵模块的一端；所述第一电容控制开关S1的另一端、第二电容控制开关S2的另一端、第三电容控制开关S3的另一端以及第四电容控制开关S4的另一端分别与所述第一电容C1的一端、第二电容C2的一端、第三电容C3的一端以及第四电容C4的一端相连，所述第一电容C1的另一端、第二电容C2的另一端、第三电容C3的另一端以及第四电容C4的另一端相连并作为所述电容消除矩阵的另一端。
3.根据权利要求1所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述电容缩放电阻矩阵模块包括第一缩放电阻控制开关Sw1、第二缩放电阻控制开关Sw2、第三缩放电阻控制开关Sw3、第四缩放电阻控制开关Sw4、第一缩放电阻Rx1、第二缩放电阻Rx2、第三缩放电阻Rx3以及第四缩放电阻Rx4；所述第一缩放电阻Rx1的一端、第二缩放电阻Rx2的一端、第三缩放电阻Rx3的一端以及第四缩放电阻Rx4的一端相连并作为所述电容缩放电阻矩阵模块的一端；所述第一缩放电阻Rx1的另一端、第二缩放电阻Rx2的另一端、第三缩放电阻Rx3的另一端以及第四缩放电阻Rx4的另一端分别与第一缩放电阻控制开关Sw1的一端、第二缩放电阻控制开关Sw2的一端、第三缩放电阻控制开关Sw3的一端以及第四缩放电阻控制开关Sw4的一端相连；所述第一缩放电阻控制开关Sw1的另一端、第二缩放电阻控制开关Sw2的另一端、第三缩放电阻控制开关Sw3的另一端以及第四缩放电阻控制开关Sw4的另一端相连并作为所述电容缩放电阻矩阵模块的另一端。
4.根据权利要求3所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述电容缩放电阻矩阵模块还包括滑动变阻器Rx接口与滑动变阻器接入开关Sw接口，用以外接滑动变阻器Rx与滑动变阻器接入开关Sw；其中滑动变阻器Rx接口与滑动变阻器接入开关Sw接口串接后并接在所述电容缩放电阻矩阵模块的两端。
5.根据权利要求1所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述电容缩放电阻矩阵模块包括滑动变阻器Rx与滑动变阻器接入开关Sw，所述滑动变阻器Rx的一端与所述滑动变阻器接入开关Sw的一端相连，所述滑动变阻器Rx的另一端作为所述电容缩放电阻矩阵模块的一端，所述滑动变阻器接入开关Sw的另一端作为所述电容缩放电阻矩阵模块的另一端。
6.根据权利要求3所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、电容缩放电阻矩阵模块、以及CDC电路均集成在片内。
7.根据权利要求4所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及CDC电路均集成在片内，所述电容缩放电阻矩阵模块中的滑动变阻器Rx接口与滑动变阻器接入开关Sw接口设置在片外，电容缩放电阻矩阵模块中的其余元器件集成在片内。
8.根据权利要求5所述的一种可用于扩大电容数字转换器量程的缩放电路，其特征在于，所述第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及CDC电路均集成在片内，所述电容缩放电阻矩阵模块设置在片外。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920916785.5U CN209881744U (zh) | 2019-06-18 | 2019-06-18 | 一种可用于扩大电容数字转换器量程的缩放电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920916785.5U CN209881744U (zh) | 2019-06-18 | 2019-06-18 | 一种可用于扩大电容数字转换器量程的缩放电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209881744U true CN209881744U (zh) | 2019-12-31 |
Family
ID=68947424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920916785.5U Expired - Fee Related CN209881744U (zh) | 2019-06-18 | 2019-06-18 | 一种可用于扩大电容数字转换器量程的缩放电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209881744U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110166010A (zh) * | 2019-06-18 | 2019-08-23 | 福州大学 | 一种可用于扩大电容数字转换器量程的缩放电路及方法 |
-
2019
- 2019-06-18 CN CN201920916785.5U patent/CN209881744U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110166010A (zh) * | 2019-06-18 | 2019-08-23 | 福州大学 | 一种可用于扩大电容数字转换器量程的缩放电路及方法 |
| CN110166010B (zh) * | 2019-06-18 | 2024-02-06 | 福州大学 | 一种可用于扩大电容数字转换器量程的缩放电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9958505B2 (en) | Voltage sensing circuit and battery pack monitoring system | |
| US5451940A (en) | Capacitive sensor signal processing arrangement using switch capacitor structures | |
| WO2008008403A2 (en) | Signal conditioning methods and circuits for a capacitive sensing integrated tire pressure sensor | |
| WO2006134176A1 (en) | Capacitance-to-voltage conversion method and apparatus | |
| CN111416582B (zh) | 一种运算放大器集成电路输入失调电压自校准电路 | |
| CN108322199B (zh) | 一种动态比较方法 | |
| CN111999565B (zh) | 一种电容测量电路 | |
| CN114978054B (zh) | 自稳零运算放大器 | |
| CN209881744U (zh) | 一种可用于扩大电容数字转换器量程的缩放电路 | |
| CN104316087B (zh) | 一种电容式传感器的测量电路 | |
| JPS6230529B2 (zh) | ||
| US20180012045A1 (en) | Sine wave multiplication device and input device having the same | |
| CN111404551A (zh) | 一种电容电压转换装置 | |
| CN111555727A (zh) | 一种高增益低噪声的开关电容可调增益放大器 | |
| US7113028B2 (en) | Method and arrangement for calibrating an active filter | |
| CN112436813B (zh) | 一种全差分自适应增益控制电容检测前端电路 | |
| CN110166010B (zh) | 一种可用于扩大电容数字转换器量程的缩放电路及方法 | |
| TWI388849B (zh) | 電容介面電路 | |
| CN107817060B (zh) | 温度数字转换器 | |
| US8941438B2 (en) | Bandwidth limiting for amplifiers | |
| CN112881775B (zh) | 一种低功耗高分辨率电容测量电路 | |
| CN110071696B (zh) | 一种可用于温度传感器的连续时间积分器 | |
| US8237489B2 (en) | Capacitance interface circuit | |
| CN112327991A (zh) | 电流源电路与信号转换芯片 | |
| CN114518486A (zh) | 一种输入失调电压的测量方法及电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191231 |