JPH0918290A - スイッチトキャパシタ回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力信号を積分する積分形スイッチトキャパ
シタ回路において、オペアンプの入力オフセット電圧に
よる出力の歪を補正する。 【構成】 入力信号を積分する積分回路１１に、オペア
ンプのオフセット電圧を補正するオフセット補正回路１
２を設ける。積分回路１１は、オペアンプ１を具備し、
反転入力端子と出力端の間にコンデンサ３を接続し、基
準電位８に非反転入力端子を接続する構成である。オフ
セット補正回路１２は、第２のオペアンプ１４を具備
し、第２のオペアンプ１４の非反転入力端子を基準電位
８に接続し、第２のオペアンプ１４の反転入力端子と出
力端子を接続し、第２のオペアンプ１４の出力端子をオ
フセット補正回路１２の出力端とする構成をしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オペアンプの入力オフ
セット電圧による出力値の歪を補正するスイッチトキャ
パシタ回路構成に関するものである。

【０００２】

【従来の技術】近年、携帯電話器等に用いられる低消費
型のコーデックＬＳＩの需要が増加している。コーデッ
クＬＳＩは、音声信号などのアナログ信号をデジタル信
号に変換するＡＤ部と、デジタル信号をアナログ信号に
変換するＤＡ部から構成される。このＡＤ部とＤＡ部に
は、スイッチトキャパシタ積分回路が一般に用いられて
いる。

【０００３】図２に従来形の一例として、ＤＡ型スイッ
チトキャパシタ積分回路を示す。この回路は、入力信号
を積分する積分回路１１と、定電圧発生回路１３とを有
している。前記積分回路１１は、オペアンプ１を具備
し、前記定電圧発生回路１３の出力端に反転入力端子を
接続し、前記オペアンプ１の出力端子１０と前記オペア
ンプ１の非反転入力端の間にコンデンサ３を接続し、前
記非反転入力端子とコンデンサ２の一端の間にスイッチ
６を接続し、前記コンデンサ２の一端と前記定電圧発生
回路１３の出力端の間にスイッチ７を接続し、前記コン
デンサ２の他端と入力端子９との間にスイッチ４を接続
し、前記コンデンサ２の他端と前記定電圧発生回路の出
力端の間にスイッチ５を接続する構成をしている。

【０００４】前記定電圧発生回路１３は、オペアンプ１
４を具備し、前記オペアンプ１４の反転入力端を基準電
位８に接続し、前記オペアンプ１４の非反転入力端子と
出力端子を接続し、このオペアンプ１４の出力端子を前
記定電圧発生回路１３の出力端とする構成をしている。
この定電圧発生回路１３により、この回路の出力端の電
位はスイッチ４〜７のオン、オフによって変動せずほぼ
一定の値をとる事ができる。

【０００５】以下、上記構成に基づく回路動作について
説明する。基準電圧８をVrefとすると、定電圧発生回路
１３の出力端にはVrefの電圧が生じる。ここで、入力端
子９は接地しておく。

【０００６】正相形の場合、t=nTではスイッチ４と６が
オン、スイッチ５と７がオフしており、コンデンサ２に
はVrefに相当する電荷Q1が充電される。この時の回路の
等価回路を図３(a)に示す。また、コンデンサ２(C1)と
コンデンサ３(C2)に充電される電荷Q1とQ2は、それぞ
れ、（数１）に表される。

【０００７】

【数１】

【０００８】ここで、V(n)はt=nTの時に出力端１０に生
じる電圧で、t=nT〜t=(n+1/2)Tの間不変である。t=(n+1
/2)Tでは、スイッチ４と６がオフ、スイッチ５と７がオ
ンしており、コンデンサ２に充電されていた電荷Q1はす
べてコンデンサ３(C2)に充電される。この時の回路の等
価回路を図３(b)に示す。すると、コンデンサ３に充電
される電荷Q2と出力電圧V(n+1)は、それぞれ、（数２）
に表される。

【０００９】

【数２】

【００１０】次に逆相の場合を考える。逆相形の場合、
t=nTではスイッチ５と６がオン、スイッチ４と７がオフ
しており、コンデンサ２の電荷は全て放電される。この
時の回路の等価回路を図４(a)に示す。t=(n+1/2)Tで
は、スイッチ５と６がオフ、スイッチ４と７がオンして
おり、コンデンサ３に、C1×Vrefに相当する電荷が充電
される。この時の回路の等価回路を図４(b)に示す。す
ると、コンデンサ３に蓄積される電荷Q2と出力電圧V(n+
1)は、それぞれ、（数３）に表される。

【００１１】

【数３】

【００１２】ここで、入力データを１、−１の２値と
し、それぞれの入力に対して逆相、正相を割り当てる。
入力データを、図５(a)とすると、出力端１０に生じる
電圧は図５(b)のように入力を積分した結果となる。

【００１３】

【発明が解決しようとする課題】しかしながら、前述の
回路構成では、オペアンプ１、１４に入力オフセット電
圧が生じた場合に出力電圧は歪み、特性は劣化してしま
う。そこで、オペアンプ１、１４にそれぞれ、入力オフ
セット電圧Voff1、Voff2が生じるとどの様に特性が劣化
するかを示していく。この場合、定電圧発生回路１３の
出力端に生じる電圧Vref1は（数４）に表される。する
と、正相形の場合、t=nTでコンデンサ２に充電される電
荷Q1は（数５）に表される。

【００１４】

【数４】

【００１５】

【数５】

【００１６】t=(n+1/2)Tの時にコンデンサ３に充電され
る電荷Q2と生じる電圧V(n+1)は（数６）に表される。逆
相形の場合、コンデンサ３に充電される電圧は（数７）
に表される。

【００１７】

【数６】

【００１８】

【数７】

【００１９】すると、出力端１０に生じる電圧は、図５
(a)の入力に対して図５(c)のように6xVo1xC1/C2の歪を
生じる。この歪は積分区間が長ければ長いほど大きくな
る。

【００２０】本発明は、かかる従来技術における課題に
鑑み創作されたもので、オペアンプの入力オフセットに
よる積分値の歪を補正（キャンセル）し、高精度な動作
に寄与することができる回路を提供することを目的とし
ている。

【００２１】

【課題を解決するための手段】上記課題を解決するため
に、本発明のスイッチトキャパシタ回路は、入力信号を
積分して出力する積分回路と、積分回路における第１の
オペアンプの入力オフセット電圧を補正するオフセット
補正回路を有し、前記オフセット補正回路は、第２のオ
ペアンプを具備し、前記第１,第２のオペアンプの非反
転入力端子を基準電位に接続し、前記第２のオペアンプ
の反転入力端子と出力端子を接続し、前記第２のオペア
ンプの出力端子をオフセット補正回路の出力端とする構
成を成している。

【００２２】

【作用】上述した構成にすれば、オフセット補正回路の
出力端の電圧と第１のオペアンプの反転入力端子の電圧
をほぼ等しくでき、第１のオペアンプ１のオフセット電
圧Voff1による出力波形の歪を補正（キャンセル）する
ことができる。

【００２３】

【実施例】以下、本発明の一実施例について図１を参照
しながら説明する。また、従来と同じ構成要素には同じ
番号を付してある。

【００２４】図１において、１１は積分回路、１２はオ
フセット補正回路である。積分回路１１は、第１のオペ
アンプ１を具備し、第１のオペアンプ１の反転入力端子
と出力端子１０の間に第１のコンデンサ３を接続し、第
１のオペアンプ１の非反転入力端子に基準電位８を接続
し、第１のオペアンプ１の反転入力端子と第２のコンデ
ンサ２の一端の間に第１のスイッチ７を接続し、第２の
コンデンサ２の一端とオフセット補正回路１２の出力端
の間に第２のスイッチ６を接続し、第２のコンデンサ２
の他端と入力端子９の間に第３のスイッチ４を接続し、
第２のコンデンサ２の他端とオフセット補正回路１２の
出力端の間に第４のスイッチ５を接続する構成である。

【００２５】オフセット補正回路１２は、第２のオペア
ンプ１４を具備し、第２オペアンプ１４の非反転入力端
子を基準電位８に接続し、第２のオペアンプ１４の反転
入力端子と出力端子を接続し、第２のオペアンプ１４の
出力端子を、オフセット補正回路１２の出力端とする構
成をしている。

【００２６】この時、オフセット補正回路１２の出力端
に生じる電圧Vref2は（数８）で表される。

【００２７】

【数８】

【００２８】以下、上記構成に基づく回路動作について
説明する。入力端子はグランドに接地しておく。正相形
の場合、t=nTでコンデンサ２へ充電される電荷Q3は（数
９）で表される。

【００２９】

【数９】

【００３０】t=(n+1/2)Tでは、スイッチ４と６がオフ、
スイッチ５と７がオンしており、コンデンサ３(C2)に充
電される電荷Q2と生じる電圧V(n+1)は、それぞれ、（数
１０）に表される。

【００３１】

【数１０】

【００３２】逆相形の場合、t=nTではスイッチ５と６が
オン、スイッチ４と７がオフしており、コンデンサ２の
電荷は全て放電される。t=(n+1/2)Tでは、スイッチ５と
６がオフ、スイッチ４と７がオンしており、コンデンサ
３に蓄積される電荷Q2と電圧V(n+1)は、それぞれ、（数
１１）に表される。

【００３３】

【数１１】

【００３４】一般に、オペアンプ等の回路を集積化した
ＬＳＩでは、絶対的な素子特性のばらつきは大きいのに
対し、相対的なばらつきは小さい。そのため、オペアン
プ１とオペアンプ１４を全く同じ回路構成にすると、Vo
ff1とVoff2の値をほぼ等しくできる。この場合、正相の
時に減算される電圧値と逆相の時に加算される電圧値の
絶対値を等しくする事ができ、結果として歪のない出力
波形を得る事ができる。

【００３５】本実施例では新たにオフセット補正回路１
２を設けたが、この回路は従来例の定電圧発生回路１３
に用いられているオペアンプを用いて実現する事ができ
る。そのため、新たな素子の増加なくオペアンプの入力
オフセット電圧による出力波形の歪を補正する事ができ
る。従って、本発明は、素子数の増加なくＬＳＩ上の積
分回路の精度を高めることに大いに寄与し、極めて有用
なものとなる。

【００３６】本実施例では、積分回路の入力端子を１つ
としたが、入力端子をｎ個（９(n)）とし、それぞれの
入力に対して図６に示すようなスイッチ（４(n),５(n),
６(n),７(n)）とコンデンサ２(n)を設けた積分回路６１
を採用してもよい。さらに、本実施例では１つの積分回
路のオペアンプに対してオフセット補正を行ったが、同
一チップ上にある他のオペアンプを用いたスイッチトキ
ャパシタ演算回路１１(n)に対しても、図７に示すよう
な構成にする事により、それぞれのオペアンプの入力オ
フセット電圧を補正することができる。

【００３７】

【発明の効果】以上説明したように本発明によれば、積
分型スイッチトキャパシタ回路において、素子数の増加
なく、オペアンプの入力オフセット電圧による出力電圧
の歪を補正（キャンセル）することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるスイッチトキャパシ
タ積分回路図

【図２】従来のスイッチトキャパシタ積分回路図

【図３】正相形の場合(a)は図２におけるスイッチ４と
６がオン、スイッチ５と７がオフの時を示す回路図(b)
は図２におけるスイッチ４と６がオフ、スイッチ５と７
がオンの時を示す回路図

【図４】逆相形の場合(a)は図２におけるスイッチ５と
６がオン、スイッチ４と７がオフの時を示す回路図(b)
は図２におけるスイッチ５と６がオフ、スイッチ４と７
がオンの時を示す回路図

【図５】(a)はデジタル入力データを示した図(b)はオペ
アンプに入力オフセット電圧が無い場合の出力端１０の
電圧を示す図(c)はオペアンプに入力オフセット電圧が
生じた場合の出力端１０の電圧を示す図

【図６】ｎ入力の場合の本発明の一実施例を示すスイッ
チトキャパシタ積分回路図

【図７】ｎ個のオペアンプを用いたスイッチトキャパシ
タ演算回路の場合の本発明の一実施例を示すスイッチト
キャパシタ積分回路図

【符号の説明】

１、１４ オペアンプ ２、３ コンデンサ ４〜７ スイッチ ８ 基準電圧 ９ 入力端子 １０ 出力端子 １１ 積分回路 １２ オフセット補正回路 １３ 定電圧発生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力信号を積分して出力する積分回路と、
   積分回路における第１のオペアンプの入力オフセット電
   圧を補正するオフセット補正回路を有し、前記オフセッ
   ト補正回路は、第２のオペアンプを具備し、前記第１,
   第２のオペアンプの非反転入力端子を基準電位に接続
   し、前記第２のオペアンプの反転入力端子と出力端子を
   接続し、前記第２のオペアンプの出力端子をオフセット
   補正回路の出力端とするスイッチトキャパシタ回路。
2. 【請求項２】入力信号を積分して出力する積分回路と、
   前記積分回路におけるオペアンプの入力オフセット電圧
   を補正するオフセット補正回路を具備し、 前記積分回路は、第１のオペアンプを具備し、 第１のオペアンプの反転入力端子と出力端子の間に第１
   のコンデンサを接続し、 前記第１のオペアンプの非反転入力端子に基準電位を接
   続し、 前記第１のオペアンプの反転入力端子と第２のコンデン
   サの一端の間に第１のスイッチを接続し、 前記第２のコンデンサの一端と前記オフセット補正回路
   の出力端の間に第２のスイッチを接続し、 前記第２のコンデンサの他端と入力端子の間に第３のス
   イッチを接続し、 前記第２のコンデンサの他端と前記オフセット補正回路
   の出力端の間に第４のスイッチを接続し、 前記オフセット補正回路は、第２のオペアンプを具備
   し、 第２のオペアンプの非反転入力端子を前記基準電位に接
   続し、 前記第２のオペアンプの反転入力端子と出力端子を接続
   し、 前記第２のオペアンプの出力端子を前記オフセット補正
   回路の出力端とすることを特徴とするスイッチトキャパ
   シタ回路。