CN113225059A - 开关电容电路 - Google Patents

开关电容电路 Download PDF

Info

Publication number
CN113225059A
CN113225059A CN202110162125.4A CN202110162125A CN113225059A CN 113225059 A CN113225059 A CN 113225059A CN 202110162125 A CN202110162125 A CN 202110162125A CN 113225059 A CN113225059 A CN 113225059A
Authority
CN
China
Prior art keywords
amplifier
input
switch
coupled
capacitor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110162125.4A
Other languages
English (en)
Other versions
CN113225059B (zh
Inventor
R·A·博德纳尔
P·德利泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN113225059A publication Critical patent/CN113225059A/zh
Application granted granted Critical
Publication of CN113225059B publication Critical patent/CN113225059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及开关电容电路。一种具有电容采样结构的装置允许去除采样噪声可以在各种应用中实现。可以通过使用相关采样机制将kT/C噪声的缩放副本存储在自动归零电容器上来实现噪声消除。在示例实施方案中，可以布置一组开关，以便在切换时，在将电压信号输入到输入电容器结构的采集阶段中产生的成比例的热噪声被捕获在输出电容器结构中，并且在转换阶段，捕获的热噪声从输出电容器结构的输出中消除或补偿。

Description

开关电容电路
技术领域
该文件涉及开关电容器电路，尤其涉及消除开关电容器-放大器电路中的采样噪声。
背景技术
精密转换器中的主要问题之一是电容式数模转换器(DAC)的采样噪声。在采集阶段，采样结构会表现出等于
Figure BDA0002935849550000011
的均方根(RMS)值，由与电容器串联的电阻产生。在噪声表达式中，k是玻尔兹曼常数，T是绝对温度，C是采样电容器的值。从上述关系可以看出，为了减小采集噪声，可以将输入电容器的尺寸增加到使kT/C噪声可忍受的水平，这是有害的。该有害方面主要是由于电容器的尺寸增加，使得通过模拟前端来驱动电容器更加困难。此外，电容器尺寸的增加会降低转换速度。即，大电容器难以驱动，占据大面积并降低转换速度。随着CMOS技术的不断发展，参考电压也在下降，这迫使设计人员进一步增加了采样电容器的尺寸。因此，非常需要在不影响采样噪声的情况下减小输入电容器的尺寸。
发明内容
一种具有电容采样结构的装置允许去除采样噪声可以在各种应用中实现。可以通过使用相关采样机制将kT/C噪声的缩放副本存储在自动归零电容器上来实现噪声消除。在示例实施方案中，可以布置一组开关，以便在切换时，在将电压信号输入到输入电容器结构的采集阶段中产生的成比例的热噪声被捕获在输出电容器结构中，并且在转换阶段，捕获的热噪声从输出电容器结构的输出中消除或补偿。
例如，在某些实施方案中，可以提供具有电容采样结构的装置，该装置公开：具有放大器输入和放大器输出的放大器；耦合到所述放大器输入的输入电容器结构；耦合到所述放大器输出的输出电容器结构；一组开关，相对于所述放大器布置为使得在开关过程中，在将电压信号输入到输入电容器结构的采集阶段中产生的按比例缩放的热噪声被捕获在输出电容器结构上，并且在转换阶段，被捕获的热噪声从所述输出电容器结构的输出中消除或补偿。
在某些实施方案中，可提供一种在采样结构中的降噪方法，公开：操作一组开关，该组开关相对于所述放大器布置以在采集阶段期间捕获耦合到放大器的输出电容器结构上的按比例缩放的热噪声估计，在采集阶段中将电压信号输入到耦合到所述放大器的输入电容器结构；和在所述采集阶段之后的转换阶段中，操作该组开关以提供来自所述输出电容器结构的输出的输出电压，而无需在所述采集阶段中生成按比例缩放的热噪声估计。
在某些实施方案中，可以提供具有采样结构的装置，该装置公开：储存电荷的第一构件；储存电荷的第二构件；用于放大信号的构件；构件，用于在采集阶段期间在所述用于放大信号的构件的输入上捕获热噪声，其中，电压信号被输入到所述存储电荷的第一构件；和构件，用于消除在所述采集阶段从所述放大信号的构件、在所述转换阶段从所述储存电荷的的第二构件的输出产生的按比例缩放的热噪声。
附图说明
不一定按比例绘制的附图通过示例而非限制的方式大体上示出了本公开中讨论的各种实施例。
图1示出了与各种实施例相关联的两级流水线模数转换器的示例方法。
图2示出了与各种实施例相关联的提供给图1的两级模数转换器的开关的示例信号。
图3是根据各种实施例的在模数转换器级中的示例性噪声消除技术的采样阶段的示意图。
图4是根据各种实施例的在与图3相关联的模数转换器级中的示例性噪声消除技术的残差生成阶段的示意图。
图5是根据各种实施例的用于两级逐次逼近寄存器模数转换器级的示例差分实现的示意图。
图6示出了根据各种实施例的提供给图5的两级逐次逼近寄存器模数转换器级的开关的示例信号。
图7是根据各种实施例的可以适用于噪声消除架构的逐次逼近寄存器转换器的表示。
图8是根据各种实施例的用于两级逐次逼近寄存器模数转换器的示例差分实现的示意图，其具有图5的两级逐次逼近寄存器模数转换器的示例差分实现的结构，其中省略了几个开关。
图9示出了根据各种实施例的提供给图8的两级逐次逼近寄存器模数转换器的开关的示例信号。
图10是根据各种实施例的示例可变采样带宽实现的图示。
图11示出了根据各种实施例的提供给图10的实施方式的开关的示例信号。
图12是根据各种实施例的采样结构中的降噪的示例方法的示例的特征的流程图。
具体实施方式
根据本文的教导，以下提供了对开关电容电路的示例实施例的讨论。这样的开关电容电路说明了提供去除电荷再分配电路中的采样噪声的方法的架构。这样的电荷再分配电路可以包括但不限于模数转换器。在各种实施例中，可以使用由带限电阻器和采样开关产生的热噪声的跟踪和同步采样机制来减少在输入电容器上采样的噪声。
图1说明了一种两级流水线模数转换器(ADC)的方法。该方法可以扩展到两个以上的阶段。流水线或多级电容性电荷再分配ADC分两个阶段运行，其中一个阶段是采集阶段，另一阶段是转换和残留放大阶段。在采集阶段，一组开关(S01、S02、S03、S04和S05)中的选定开关(S01、S02和S03)关闭，而该组开关中的其他选定开关(S04和S05)打开。在电容器C上获取节点2处的输入信号VIN，该电容器C通过被选择为在采集阶段断开的组的开关S04耦合到放大器10。放大器是一种电子装置，其接收输入信号并输出输入信号的缩放版本。放大器提供的缩放比例是通过放大器的增益来衡量的，增益是输出电压、输出电流或输出功率与其输入的比值。可以在电容性电荷重新分配中引入电阻器RBW，以限制所采集信号的带宽。电阻RBW可以被实现为开关S01的电阻。放大器10可以具有连接至差分低阻抗节点的输入，该节点通常经过偏移调零相位。
在开关S02和S01闭合且开关S04和S05断开的情况下，电容器C耦合至节点2以接收VIN并耦合至比较器6。电压VC在电容器C两端产生。比较器6的输出耦合至连续的近似寄存器(SAR)7。SAR7的逻辑用于为DAC 5提供输入。当开关S05闭合时，DAC 5的输出可以耦合至电容器C，此时开关S02处于断开状态。
在转换和残留物放大阶段期间，在采集阶段闭合的开关(S01、S02和S03)断开，在采集阶段断开的开关(S04和S05)闭合。闭合将电容器C耦合到放大器10的开关S04，其可以实现为余数放大器，并且闭合先前断开的开关S05，以选择性地将电容器C的与放大器10相对的另一侧连接到DAC 5的输出。在电容器C为电容器阵列的情况下，可以基于SAR算法来选择性地连接到电容器阵列。残余放大器10定标输入信号和输入信号的量化版本之间的差，从而产生输入电压到ADC的第二级15。在ADC的第二级15对来自残余放大器的放大器电压进行采样之后，第二级将其转换为数字形式。然后将ADC的第一阶段和第二阶段的数值结果合并，得出最终的ADC结果。可以使用热噪声的跟踪和同步采样机制修改图1的两级流水线ADC，以减少输入电容器C上采样的噪声。
图2示出提供给图1的两级ADC的开关的示例信号。在获取和转换阶段期间，将信号40提供给开关S01、S02和S03。当信号40为高电平时，这些开关闭合以进行采集，而当信号40为低电平时，这些开关断开以进行转换。在采集和转换阶段，将信号50提供给开关S04和S05。当信号50为低电平时，这些开关断开以进行采集，而当信号50为高电平时，这些开关闭合以进行转换。
图3是在第一ADC阶段100中的示例性噪声消除技术的实施例的采样阶段的示意图。图4是与图3相关联的第一ADC级100中的示例性噪声消除技术的实施例的残差生成阶段的示意图。为便于讨论，未示出将图3和图4的组件绑定到采样阶段和残余物生成阶段的物理元件。
图3示出了输入102处的输入电压Vin，该输入电压Vin通过闭合开关S2耦合到输入电容器C，其中输入电容器C耦合到具有增益因子A的放大器110的输入。放大器110可以实现为残差放大器或比较器前置放大器。输入电容器C和放大器110的输入还耦合到带限电阻器RBW，该带宽限制电阻器RBW通过开关S1耦合到基准。电阻Rbw可以实现为集成电路中的分立电阻以外的电阻，例如，可以是开关S1的电阻。在附图中，引入目的是为了表明电容器右手侧的电阻支配串联电阻。因此，主要噪声源将在放大器110之前的电容器C的右侧。RBW和S1的噪声表示为到放大器110的输入的采样噪声电压VN1。在图3的示例中，可以假设RBW的噪声和开关S1的电阻RS1占开关S2的电阻RS2的采样噪声占主导地位，即RBW+RS1的值远大于RS2，并且放大器110的带宽足够宽到跟踪VN1。与大于相关的因数可以是十、一百、一千或更大的因数。
在信号采样阶段，放大器110在节点101处连接到采样输入电容器C的右侧，并且可以在自动调零模式下工作。自动归零模式是一种操作模式，其中放大器的输入失调电压被减小或消除。在某些配置中，采样输入电容器C的右侧101被称为采样输入电容器C的顶板。此时，在信号采样阶段，采样输入电容器C两端的电压为VIN–VN1，放大器110的输入将暴露于热噪声VN1。放大器110用增益因子A缩放此电压VN1，在放大器110的输出端产生电压AVN1。
在放大器110的输出耦合到自动归零电容器CAZ的同时，自动归零电容器CAZ通过闭合的自动归零开关SAZ耦合到参考电压时，CAZ两端的电压等于AVN1。参考可以接地或其他一些低阻抗节点。CAZ的右侧连接到开关SAZ的顶部(与开关SAZ所连接的基准相对)，并且连接到该级的输出107，该输出可以耦合到第二级。在采样阶段结束时，顶板开关S1和放大器自动归零开关SAZ由相同信号致动，以进行相关动作。该信号可以从控制电路产生到开关S1和SAZ，尽管为了便于讨论在图3或其他图中未示出这种控制电路。
本文讨论的开关S1、SAZ和其他开关可以以许多便于集成电路构造的方式实现，例如但不限于布置成可在导通模式或截止模式之间选择的晶体管。为了捕获输入电容器C和自动调零电容器CAZ上的噪声，可以执行相关动作。该捕获本质上可以是同时捕获，与同时捕获相比可能会有很小的变化，因为在两个实例之间可能存在部分延迟。在打开所有开关S1、S2和SAZ且开关S1和SAZ以相同信号打开之后，电路将在输出电容器CAZ上存储缩放比例的AVN1噪声，该噪声破坏了在输入电容器中采样的信号C。
在第一ADC阶段100完成采样阶段的数值转换之后，开关S1、S2和SAZ处于断开状态，并且输入电容器C的左侧耦合到闭合开关S3，以产生残留物产生阶段。在该阶段中，可以经由耦合到接收VDAC的输入103的闭合开关S3，从DAC向输入电容器C的左侧呈现输入电压VIN的量化表示(VDAC)。尽管未在图3和图4中显示，但输入电容器C的左侧可以耦合到开关S2和开关S3，其中控制逻辑可以在指定的时间段内以互补的方式向开关S2和开关S3提供打开/关闭信号。现在，在开关S3闭合且开关S2断开的情况下，输入电容器C右侧节点101上的电压变为VDAC-VIN+VN1。放大器110的输出可以产生等于A(VDAC-VIN+VN1)的电压。由于在采样阶段结束时，CAZ两端的电压为AVIN，极性与放大器110的输出相反，如图3和4所示，因此，自动归零电容器CAZ右侧的电压耦合到开路开关SAZ和第一ADC级100的输出107，然后变为A(VDAC-VIN)。因此，输入采样结构的kT/C噪声被抵消。放大器110的噪声和输出采样结构的噪声(自动归零)在上面的描述中被忽略，因为它们将存在，无论如何，其幅度不受抵消机制的影响。
为了简化讨论，图3和图4提供了一个单端案例。出于以下考虑，假定该放大器是一个运算跨导放大器，其单位增益带宽等于
Figure BDA0002935849550000061
其中gm是放大器的跨导，CL是负载电容，由图3和图4中的CAZ表示。在此示例中，自动调零带宽可以大于输入信号的带宽，以捕获捕获期间的噪声，其中包括由RBW和开关S1的电阻RS1产生的噪声：
Figure BDA0002935849550000062
其中，Rin是RBW、RS1和RS2之和，gm是放大器110的跨导。采样噪声可能大于CAZ的噪声：
Figure BDA0002935849550000071
结合以上两个表达式，得出以下结果：
Figure BDA0002935849550000072
从第一ADC级100的角度描述了上述噪声消除技术和噪声消除结构，但是该技术和结构也可以用于多种配置中。例如，噪声消除技术/结构可以在多级ADC的任何级中实现。放大器110可以被实现为残留放大器，或者被比较器的前置放大器代替。放大器110可以用积分余数放大器的前置放大器代替。噪声消除技术/结构可以在任何开关电容器电路中实现，该电路包括采样电容器和具有或不具有反馈环路的放大器。为简单起见，图3和4中的电路以单端配置显示，但可以在差分配置中使用。
图5是用于两级SAR ADC 300的示例差分实现的实施例的示意图。尽管在图5中示出了两级结构，但是可以将实际实现扩展为多级SAR转换器。两级SAR ADC 300包括第一ADC级315-1和第二ADC级315-2。第一ADC级315-1可包括具有针对VIN+的输入302-1的正轨和针对302-1和302-2之间的输入信号VIN的具有针对VIN-的输入302-2的负轨。在采集阶段，开关S2P、S2N、S3P、S3N、S1、S7P、S7N、S4P、S4N、S5P、S5N、S6P和S6N的配置如图5所示。在采集期间，该电路以与图3的第一个ADC级100相似的方式工作。
与图3相似，VIN+的输入302-1通过闭合的开关S2P耦合到采样电容器CDACP，VIN-的输入302-2通过闭合的开关S2N耦合到采样电容器CDACN。采样电容器CDACP耦合到放大器310-1的输入，放大器具有增益系数A1，并且耦合到具有电阻RBW/2的带限电阻器。采样电容器CDACN耦合到放大器310-1的另一个输入以及另一个具有电阻RBW/2的带限电阻。在此示例中，两个限带电阻的值相等。在开关S1闭合的情况下，将具有RBW/2的值的顶部电阻的噪声电压、具有RBW/2的值的底部电阻的噪声电压和开关S1的噪声提供给放大器310-1。放大器310-1对噪声输入进行定标，并在两个输出端呈现定标的噪声：一个输出至指定的正自动归零电容器CAZP，一个输出至指定的负自动归零电容器CAZN。闭合开关SAZ时，CAZP和CAZN两端的电压就是捕获的缩放噪声。开关SAZ而不是参考，例如接地或其他低阻抗节点，耦合在CAZP的一端与CAZN的一端之间。开关SAZ的一端耦合到放大器310-2的输入，而开关SAZ的另一端耦合到放大器310-2的另一输入。放大器310-2具有增益因子A2。可以在放大器310-2的两个输出之间获取输出电压VOUT。放大器310-2的这两个输出可以耦合到第二ADC级315-2。
在该示例实施例中，第一ADC级315-1包括反馈电容器CFBP和CFBN。在采集阶段，CFBP通过闭合开关S4P和S5P耦合至参考，例如接地或其他低阻抗节点，而CFBN通过闭合开关S4N和S5N耦合至参考，例如接地或其他低阻抗节点。CFBP通过断开开关S7P与放大器310-1的输入解耦，并且通过断开开关S6P与放大器310-2的输出解耦。CFBN通过断开开关S7N与放大器310-1的另一个输入解耦，并且通过断开开关S6N与放大器310-2的另一个输出解耦。因此，与噪声捕获过程是隔离的。
在残留物扩增阶段，每个开关的位置都会互补，这意味着闭合的开关断开，而断开的开关闭合。采样电容器CDACP和CDACN末端的电压被放大到比较器306，比较器306的输出耦合到向DAC 305馈电的SAR寄存器307。通过相关开关，通过闭合开关S3P将输出305-1处的DAC305的输出信号提供给采样电容器CDACP，并且DAC 305的另一输出信号在输出303-2处经由闭合开关S3N被提供给采样电容器CDACN。第一ADC级315-1的残余电荷通过反馈电容器CFBP和CFBN缩放。在第一ADC级315-1的放大器310-2的输出端产生的电压VOUT等于：
Figure BDA0002935849550000081
图6示出了提供给图5的两级SAR ADC 300的开关的示例信号的实施例。信号440在采集和转换期间被提供给开关S1、S2P、S2N、S4P、S4N、S5P、S5N、和SAZ。当信号440为高电平时，这些开关闭合以进行采集，而当信号440为低电平时这些开关断开以进行转换。在采集和转换阶段，将信号450提供给开关S3P、S3N、S6P、S6N、S7P和S7N。当信号450为低电平时，这些开关断开以进行采集，而当信号450为高电平时，这些开关闭合以进行转换。
图7是SAR转换器500的图示，该SAR转换器500可以适合于图5的两级SARADC 300的第一级ADC 315-1的SAR寄存器307和DAC305。采样电荷重新分配DAC 305被布置为接收来自SAR寄存器307的输入，并向比较器306提供输出。在此示例中，左电容器端子可以通过一组可由SAR逻辑控制的开关选择性地切换到VIN、负基准电压VREF-或正基准电压VREF+，以在转换阶段采样信号并产生VDAC电压。
图8是用于两级SAR ADC 400的示例性差分实现方式的实施例的示意图，其具有用于图5的两级SAR ADC 300的示例性差分实现方式的结构，其中正路径和负路径中的每一个都省略了两个开关。省略了开关S7P、S7P、S4P和S4N，它们将反馈电容器CFBP和CFBN直接连接到放大器310-1的输入。这可以提供更好的噪声消除，否则将受到以上在图5的讨论中所示的反馈比的限制。这种增强的噪声消除是以额外的负载电容和在采集阶段对S1的电荷干扰为代价的。
图9示出了提供给图8的两级SAR ADC 400的开关的示例信号的实施例。在获取和转换阶段，将信号740提供给开关S1、S2P、S2N、S5P、S5N和SAZ。当信号740为高电平时，这些开关闭合以进行采集，而当信号740为低电平时，这些开关断开以进行转换。在采集和转换阶段，信号750被提供给开关S3P、S3N、S6P和S6N。在信号750为低电平时，这些开关断开以进行采集，而在信号750为高电平时，这些开关闭合以进行转换。
RC采样结构的输入信号的建立由指数方程式描述：
Vc(t)＝VIN+(Vc(t0)-VIN)e-t/RC，
其中Vc(t0)是输入相位开始时的电容器电压，VIN是输入电压(为简单起见假设为常数)，t是输入信号采集的持续时间，R是与电容器(C)串联的总电阻。由此可见，如果在图3、4、5和8的示例中将RBW做得非常大，则将无法准确获取输入信号。再一次，相对于图3-5和8中的开关S2的Rs2，有一个较大的RBW是可取的，以使输入电容器右侧的噪声主导采样噪声(kT/C)。
为了避免在采集过程中信号的不完全稳定，可以在采集阶段改变采样结构的带宽。这将允许在采集阶段开始时快速建立信号，然后进行噪声跟踪/消除，其标称带宽最适合信号和电路。
图10是示例可变采样带宽实现800的实施例的图示。在图3和图4的第一ADC级100的布置中，开关S9与RBW和S1并行引入，在采集周期的第一部分允许更大的采样带宽。图10示出了处于获取阶段的实施方式800，其中VIN通过闭合的开关S2耦合到采样电容器C，其中，开关S3断开，使得DAC 805的输出803与采样电容器C解耦。在开关S1和SAZ闭合的情况下，电压VN1被提供给放大器810，其增益因子为A，电容器CAZ在放大器的输出端捕获缩放的电压AVN1。
图11示出了提供给图10的实施方式800的开关的示例信号的实施例。在获取和转换阶段期间，将信号940提供给开关S1、S2和SAZ。当信号940为高电平时，这些开关闭合以进行采集，而当信号940为低电平时，这些开关断开以进行转换。在获取和转换阶段期间将信号950提供给开关S3。在信号950为低电平的情况下，开关S3断开以进行采集，而在信号950为高电平时闭合以进行转换。在采集和转换阶段将信号960提供给开关S9，这允许在采集周期的第一部分中具有更宽的采样带宽。当开关S1、S2和SAZ从其断开位置变为其闭合位置时，开关S9从其断开位置变为其闭合位置。开关S9从其关闭位置更改为打开位置，而开关S1、S2和SAZ保持其关闭位置。当开关S1、S2和SAZ再次从其打开位置改变到其闭合位置时，开关S9再次从其打开位置改变成其闭合位置。
图3-11的结构和信号说明了一种可用于多种架构的电子电容采样结构的降噪技术。具有降低的噪声的第一示例性电容信号采样电路可以包括：在使用中接收电压信号的输入节点；以及开关，其连接到输入节点和第二节点；开关，连接在第二节点和低阻抗节点之间；电容器，连接在第二节点和第三节点之间；开关，连接在第三节点和低阻抗节点之间；放大器，其输入连接到第三节点；放大器输出端的电压采样结构，其中这些组件的布置使得在信号采集阶段，电路跟踪输入电压，并且闭合输入电容器右侧的开关，这是尺寸合适，可在采集阶段结束时控制输入电容器上采样的噪声。放大器输出在开关两端产生一个按比例缩放的电压，该开关连接到与第三节点相连的输入。可以与连接到放大器的输出的采样结构的开关电路同步地致动连接到放大器的输入的开关。
示例电容信号采样电路可以被实现为第一示例电容信号采样电路的变型。例如，第一示例性电容信号采样电路的变型可以被构造为模数转换器的级。对于这样的结构，在放大器的输出处的采样结构可以是第二模数转换器的一部分。第一示例性电容信号采样电路的这些变体可以包括连接在第三节点处的另一电荷重新分配结构，该第三节点是放大器输入节点。
第一示例性电容信号采样电路的变型的输入电容器可以由电容器阵列形成。电容器阵列可以形成采样电荷重新分配DAC，其中电容器阵列的左侧可以有选择地连接在输入节点和参考电压节点之间。第一示例性电容信号采样电路的变型可以包括：在采集阶段期间，在输入采样结构的带宽可变的情况下进行操作。
第一示例性电容信号采样电路的变型可以包括第二开关，该第二开关与连接在放大器的输入处的开关并联连接，该第二开关在该开关连接在放大器的输入端之前断开。第一示例性电容信号采样电路的变型可以包括以多种不同的实现方式实现的放大器。该放大器可以是多级放大器的一级。该放大器可以是闭环放大器的一级。这样的结构可以包括经由电容器的反馈。放大器可以是积分器的一级。放大器可以是比较器的一级。
第一示例性电容信号采样电路的变体可以包括辅助电路，该辅助电路被引入以减小在节点3处的信号的变化，该节点3是放大器的输入。第一示例性电容信号采样电路的变型可以包括两个或更多个级，其中每个级的结构与第一示例性电容性信号采样电路相似或相同。第一示例性电容信号采样电路的变型可以包括放大器的带宽和方便地配置为给出最大噪声抑制的输出采样结构。
图12是采样结构中的降噪的示例方法1200的实施例的特征的流程图。在1210，操作相对于放大器布置的一组开关，以捕获耦合到放大器的输出电容器结构上的按比例缩放的热噪声估计。在获取阶段期间进行缩放的热噪声估计的捕获，在获取阶段中，电压信号被输入到耦合至放大器的输入电容器结构。在1220，在采集阶段之后的转换阶段中操作该组开关，以从输出电容器结构的输出提供输出电压，而在采集阶段中不产生按比例缩放的热噪声估计。
方法1200或类似于方法1200的方法的变型可以包括许多不同的实施例，其可以根据这样的方法的应用和/或在其中实现这些方法的系统的体系结构而被组合。这样的方法可以包括在采集阶段中以相关的方式将一组开关中的第一开关和第二开关致动到闭合位置，并且在另一阶段中在转换阶段将第一开关和第二开关转到打开位置。这些方法可包括在所述第一开关处于闭合位置的一部分时间中，将第三开关控制在所述闭合位置以改变所述采集阶段中的采样带宽。
方法1200或类似于方法1200的方法的变型可以包括控制第四开关以将数模转换器耦合到输入电容器结构，使得第四开关在第一开关闭合之前断开，第四开关在第一开关断开之后闭合。方法1200的变化或与方法1200相似的方法可以包括：在第二放大器的输入从所述输出电容器结构的输出接收输出电压；和响应于在所述采集阶段之后的转换阶段在所述输出电容器结构的输出处生成输出电压，从所述第二放大器向模数级的输入提供第二输出电压。
在各种实施方案中，具有电容采样结构的装置，可以包括：具有放大器输入和放大器输出的放大器；耦合到所述放大器输入的输入电容器结构；耦合到所述放大器输出的输出电容器结构；以及相对于放大器布置的一组开关。可以操作该组开关，使得在切换时，在采集阶段将缩放的热噪声捕获在输出电容器结构上，并且在转换阶段，捕获的热噪声从输出电容器结构的输出中消除或补偿。缩放的热噪声可以在将电压信号输入到输入电容器结构的采集阶段中产生。该组开关可以包括布置在放大器的输入侧上的第一开关和布置在放大器的输出侧上的第二开关，其中第一开关和第二开关布置用于相关联的致动。
这样的装置或类似装置的变体可以包括多个不同的实施例，可以根据这样的装置的应用和/或实现这样的装置的系统的体系结构来组合。该装置可以包括第一开关，该第一开关耦合到电阻器，该电阻器耦合到输入电容器结构和放大器。该组开关可以包括与耦合到电阻器的第一开关并联的第三开关，使得在采集阶段，控制第三开关以改变与输入电容器结构和电阻器相关联的带宽。这种装置或类似装置的变体可以包括第四开关，该第四开关将数模转换器耦合至输入电容器结构，其中第四开关被布置为在第一开关闭合之前断开并且在第一开关断开之后闭合。
这种装置或类似装置的变体可以包括放大器、输入电容器结构、输出电容器结构以及构造为模数转换器的级的一组开关。该放大器可以是多级放大器的一级、闭环放大器的一级、积分器的一级和比较器的一级之一。在各种实施例中，输入电容器结构可以是电容器的阵列。电容器阵列可以形成采样电荷重新分配数模转换器，其中该阵列的一个或多个电容器被布置为选择性地耦合在输入电压节点和一个或多个电压参考节点之间。
这种装置或类似装置的变化可以包括：第二输入电容器结构，在不同于第一输入的第二输入处耦合到所述放大器，在所述第一输入处所述输入电容器结构耦合到所述放大器；第二输出电容器结构，在不同于所述第一输出的第二输出处耦合到所述放大器，在所述第一输出处所述输出电容器结构耦合到所述放大器；和第二放大器，在第二放大器的第一输入处耦合到所述输出电容器结构，并在所述第二放大器的第二输入处耦合到所述第二输出电容器结构。变化可以包括：使用沿着所述装置的两条路径的一个或多个开关，在所述第二放大器和所述放大器之间耦合的一个或多个反馈电容器，该两个路径配置有在所述第一输入电容器结构和所述第二输入电容器结构之间的差分输入结构。
这种具有电容采样结构的装置或类似装置的变体可以包括具有以下特征的该组开关：第一开关，布置在所述放大器的输入侧，其中所述第一开关耦合到第一电阻器，所述第一电阻器耦合到所述输入电容器结构和所述放大器的第一输入，并且其中所述第一开关耦合到第二电阻器，其中所述第二电阻器耦合到所述第二输入电容器结构和所述放大器的第二输入；和第二开关，布置在所述放大器的输出侧，其中所述第二开关耦接到所述输出电容器结构和所述第二输出电容器结构，其中所述第二开关布置在所述第一开关中以用于相关联的致动。
在各种实施方案中，具有电容采样结构的装置可以包括：储存电荷的第一构件；储存电荷的第二构件；用于放大信号的构件；构件，用于在采集阶段期间在所述用于放大信号的构件的输入上捕获热噪声，其中，电压信号被输入到所述存储电荷的第一构件；和构件，用于消除在所述采集阶段从所述放大信号的构件、在所述转换阶段从所述储存电荷的的第二构件的输出产生的按比例缩放的热噪声。
这样的装置或类似装置的变体可以包括多个不同的实施例，可以根据这样的装置的应用和/或实现这样的装置的系统的体系结构来组合。该装置可以包括：用于捕获热噪声的装置被布置在用于放大信号的装置的输入侧上，并且用于消除按比例缩放的热噪声的装置被布置在用于放大信号的装置的输出侧上，用于同时致动的用于捕获热噪声的装置和用于消除按比例缩放的热噪声的装置。这样的装置可以包括用于在采集阶段期间改变采样带宽的装置。
根据本文的教导，以下是开关电容电路和相关方法的示例实施例。这样的架构和方法允许去除电荷重新分配电路中的采样噪声。这样的电荷重新分配电路可以包括但不限于模数转换器。
示例装置1具有电容采样结构，可以包括：具有放大器输入和放大器输出的放大器；耦合到所述放大器输入的输入电容器结构；耦合到所述放大器输出的输出电容器结构；和一组开关，相对于所述放大器布置为使得在开关过程中，在将电压信号输入到输入电容器结构的采集阶段中产生的按比例缩放的热噪声被捕获在输出电容器结构上，并且在转换阶段，被捕获的热噪声从所述输出电容器结构的输出中消除或补偿。
示例装置2具有电容采样结构，可以包括示例装置1的特征并且可以包括：该组开关包括布置在所述放大器的输入侧上的第一开关和布置在所述放大器的输出侧上的第二开关，所述第一开关和第二开关布置用于相关联的致动。
示例装置3具有电容采样结构，可以包括示例装置2的特征或任何先前示例装置的特征并且可以包括：所述第一开关耦合到电阻器，该电阻器耦合到所述输入电容器结构和所述放大器。
示例装置4具有电容采样结构，可以包括示例装置3的特征或任何先前示例装置的特征并且可以包括：该组开关包括与耦合到所述电阻器的第一开关并联的第三开关，使得在采集阶段，控制所述第三开关以改变与所述输入电容器结构和所述电阻器相关的带宽。
示例装置5具有电容采样结构，可以包括示例装置2的特征或任何先前示例装置的特征并且可以包括：另外的开关，该另外的开关将数模转换器耦合到所述输入电容器结构，其中所述第三开关布置成在所述第一开关闭合之前开启并且在所述第一开关开启之后闭合。
示例装置6具有电容采样结构，可以包括任何先前示例装置的特征并且可以包括：所述放大器、所述输入电容器结构、所述输出电容器结构和该组开关被构造为模数转换器的级。
示例装置7具有电容采样结构，可以包括任何先前示例装置的特征并且可以包括：所述输入电容器结构是电容器阵列。
示例装置8具有电容采样结构，可以包括示例装置7的特征或任何先前示例装置的特征并且可以包括：所述电容器阵列形成采样电荷重新分配数模转换器，其中一个或多个电容器阵列布置成选择性地耦合在输入电压节点和一个或多个电压参考节点之间。
示例装置9具有电容采样结构，可以包括任何先前示例装置的特征并且可以包括：该放大器是多级放大器的级、闭环放大器的级、积分器的级和比较器的级中的一种。
示例装置10具有电容采样结构，可以包括任何先前示例装置的特征并且可以包括：第二输入电容器结构，在不同于第一输入的第二输入处耦合到所述放大器，在所述第一输入处所述输入电容器结构耦合到所述放大器；第二输出电容器结构，在不同于所述第一输出的第二输出处耦合到所述放大器，在所述第一输出处所述输出电容器结构耦合到所述放大器；和第二放大器，在第二放大器的第一输入处耦合到所述输出电容器结构，并在所述第二放大器的第二输入处耦合到所述第二输出电容器结构。
示例装置11具有采样结构，可以包括示例装置10的特征或任何先前示例装置的特征并且可以包括：装置包括：使用沿着所述装置的两条路径的一个或多个开关，在所述第二放大器和所述放大器之间耦合的一个或多个反馈电容器，该两个路径配置有在所述第一输入电容器结构和所述第二输入电容器结构之间的差分输入结构。
示例装置12具有采样结构，可以包括示例装置10的特征或任何先前示例装置的特征并且可以包括：该组开关包括：第一开关，布置在所述放大器的输入侧，其中所述第一开关耦合到第一电阻器，所述第一电阻器耦合到所述输入电容器结构和所述放大器的第一输入，并且其中所述第一开关耦合到第二电阻器，其中所述第二电阻器耦合到所述第二输入电容器结构和所述放大器的第二输入；和第二开关，布置在所述放大器的输出侧，其中所述第二开关耦接到所述输出电容器结构和所述第二输出电容器结构，其中所述第二开关布置在所述第一开关中以用于相关联的致动。
示例装置13具有采样结构，可以包括：储存电荷的第一构件；储存电荷的第二构件；用于放大信号的构件；构件，用于在采集阶段期间在所述用于放大信号的构件的输入上捕获热噪声，其中，电压信号被输入到所述存储电荷的第一构件；和构件，用于消除在所述采集阶段从所述放大信号的构件、在所述转换阶段从所述储存电荷的的第二构件的输出产生的按比例缩放的热噪声。
示例装置14具有电容采样结构，可以包括示例装置13的特征并且可以包括：所述用于捕获热噪声的构件被布置在用于放大信号的构件的输入侧，并且用于消除按比例缩放的热噪声的构件被布置在用于放大信号的构件的输出侧，其中用于捕获热噪声的构件和用于消除按比例缩放的构件被布置用于同时致动。
示例装置15具有电容采样结构，可以包括示例装置13和14的特征并且可以包括用于在采集阶段更改采样带宽的构件。
一种在采样结构中的降噪的示例方法1，可以包括：操作一组开关，该组开关相对于所述放大器布置以在采集阶段期间捕获耦合到放大器的输出电容器结构上的按比例缩放的热噪声估计，在采集阶段中将电压信号输入到耦合到所述放大器的输入电容器结构；和在所述采集阶段之后的转换阶段中，操作该组开关以提供来自所述输出电容器结构的输出的输出电压，而无需在所述采集阶段中生成按比例缩放的热噪声估计。
在采样结构中的降噪的示例方法2可以包括示例方法1的特征并且可以包括：在所述采集阶段将该组开关的第一开关和第二开关相关地致动到闭合位置，并且在所述转换阶段将所述第一开关和第二开关相关性地致动到开启位置。
在采样结构中的降噪的示例方法3可以包括示例方法2的特征或任何先前示例方法的特征并且可以包括：在所述第一开关处于闭合位置的一部分时间中，将第三开关控制在所述闭合位置以改变所述采集阶段中的采样带宽。
在采样结构中的降噪的示例方法4可以包括示例方法2的特征或任何先前示例方法的特征并且可以包括：控制另外的开关以将数模转换器耦合到所述输入电容器结构，使得所述另外的开关在所述第一开关闭合之前开启并且所述另外的开关在所述第一开关开启之后闭合。
在采样结构中的降噪的示例方法5可以包括示例方法2的特征或任何先前示例方法的特征并且可以包括：在第二放大器的输入从所述输出电容器结构的输出接收输出电压；和响应于在所述采集阶段之后的转换阶段在所述输出电容器结构的输出处生成输出电压，从所述第二放大器向模数级的输入提供第二输出电压。
在采样结构中的降噪的示例方法6可以包括采样结构中的任何先前示例降噪方法的特征，并且可以包括执行与具有电容采样结构的样品装置1-15的任何特征以及与本文的附图相关联的样品装置的任何特征相关的特征。
上面的详细描述参考附图，该附图以说明而非限制的方式示出了可以实践的各种实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践这些以及其他实施例。可以利用其他实施例，并且可以对这些实施例进行结构、逻辑、机械和电气上的改变。各个实施例不必互相排斥，因为一些实施例可以与一个或多个其他实施例结合以形成新的实施例。因此，以上详细描述不应被理解为限制性的。
尽管这里已经图示和描述了特定的实施例，但是本领域的普通技术人员将理解，可以将为实现相同目的而设计的任何布置替换为所示的特定实施例。各种实施例使用本文描述的实施例的排列和/或组合。应当理解，以上描述旨在说明而非限制，并且本文采用的措词或术语是出于描述的目的。

Claims (30)

1.一种具有电容采样结构的装置，该装置包括：
具有放大器输入和放大器输出的放大器；
耦合到所述放大器输入的输入电容器结构；
耦合到所述放大器输出的输出电容器结构；和
一组开关，相对于所述放大器布置为使得在开关过程中，在将电压信号输入到输入电容器结构的采集阶段中产生的按比例缩放的热噪声被捕获在输出电容器结构上，并且在转换阶段，被捕获的热噪声从所述输出电容器结构的输出中消除或补偿，
该组开关包括布置在所述放大器的输入侧上的第一开关和布置在所述放大器的输出侧上的第二开关，所述第一开关和第二开关布置用于同步相关联的致动。
2.权利要求10所述的装置，其中所述装置包括：
比较器，具有：耦合到所述放大器的第一输入的第一比较器输入和耦合到所述放大器的第二输入的第二比较器输入；
逐次逼近寄存器(SAR)，具有耦合到所述比较器的比较器输出的SAR输入；和
模数转换器(ADC)，耦合到SAR，通过第三开关耦合到输入电容器结构，并且通过第四开关耦合到所述第二输入电容器结构。
3.权利要求1所述的装置，其中所述第一开关耦合到电阻器，该电阻器耦合到所述输入电容器结构和所述放大器。
4.权利要求3所述的装置，其中该组开关包括与耦合到所述电阻器的第一开关并联的第三开关，使得在采集阶段，控制所述第三开关以改变与所述输入电容器结构和所述电阻器相关的带宽。
5.权利要求1所述的装置，其中该装置包括第三开关，该第三开关将数模转换器耦合到所述输入电容器结构，其中所述第三开关布置成在所述第一开关闭合之前开启并且在所述第一开关开启之后闭合。
6.权利要求1所述的装置，其中所述放大器、所述输入电容器结构、所述输出电容器结构和该组开关被构造为模数转换器的级。
7.权利要求1所述的装置，其中所述输入电容器结构是电容器阵列。
8.权利要求7所述的装置，其中所述电容器阵列形成采样电荷重新分配数模转换器，其中一个或多个电容器阵列布置成选择性地耦合在输入电压节点和一个或多个电压参考节点之间。
9.权利要求1所述的装置，其中该放大器是多级放大器的级、闭环放大器的级、积分器的级和比较器的级中的一种。
10.权利要求1所述的装置，其中所述装置包括:
第二输入电容器结构，在不同于第一输入的第二输入处耦合到所述放大器，在所述第一输入处所述输入电容器结构耦合到所述放大器；
第二输出电容器结构，在不同于所述第一输出的第二输出处耦合到所述放大器，在所述第一输出处所述输出电容器结构耦合到所述放大器；和
第二放大器，在第二放大器的第一输入处耦合到所述输出电容器结构，并在所述第二放大器的第二输入处耦合到所述第二输出电容器结构。
11.权利要求10所述的装置，其中所述装置包括使用沿着所述装置的两条路径的一个或多个开关，在所述第二放大器和所述放大器之间耦合的一个或多个反馈电容器，该两个路径配置有在所述第一输入电容器结构和所述第二输入电容器结构之间的差分输入结构。
12.权利要求10所述的装置，其中该组开关包括：
所述第一开关，耦合到第一电阻器，所述第一电阻器耦合到所述输入电容器结构和所述放大器的第一输入，并且其中所述第一开关耦合到第二电阻器，其中所述第二电阻器耦合到所述第二输入电容器结构和所述放大器的第二输入；和
所述第二开关，耦合到所述输出电容器结构和所述第二输出电容器结构。
13.一种在采样结构中的降噪方法，该方法包括：
操作一组开关，该组开关相对于所述放大器布置以在采集阶段期间捕获耦合到放大器的输出电容器结构上的按比例缩放的热噪声估计，在采集阶段中将电压信号输入到耦合到所述放大器的输入电容器结构；
在所述采集阶段之后的转换阶段中，操作该组开关以提供来自所述输出电容器结构的输出的输出电压，而无需在所述采集阶段中生成按比例缩放的热噪声估计；和
同步地致动该组开关中的第一开关和第二开关，其中所述第一开关布置在所述放大器的输入侧和所述第二开关布置在所述放大器的输出侧，以控制所述采集阶段和所述转换阶段。。
14.权利要求13所述的方法，其中该方法包括在所述采集阶段将所述第一开关和所述第二开关相关地致动到闭合位置，并且在所述转换阶段将所述第一开关和第二开关相关性地致动到开启位置。
15.权利要求14所述的方法，其中该方法包括在所述第一开关处于闭合位置的一部分时间中，将第三开关控制在所述闭合位置以改变所述采集阶段中的采样带宽。
16.权利要求14所述的方法，其中该方法包括控制第三开关以将数模转换器耦合到所述输入电容器结构，使得所述第三开关在所述第一开关闭合之前开启并且所述第三开关在所述第一开关开启之后闭合。
17.权利要求13所述的方法，其中该方法包括:
在第二放大器的输入从所述输出电容器结构的输出接收输出电压；和
响应于在所述采集阶段之后的转换阶段在所述输出电容器结构的输出处生成输出电压，从所述第二放大器向模数级的输入提供第二输出电压。
18.具有采样结构的装置，该装置包括:
储存电荷的第一构件；
储存电荷的第二构件；
用于放大信号的构件；
构件，用于在采集阶段期间在所述用于放大信号的构件的输入上捕获热噪声，其中，电压信号被输入到所述存储电荷的第一构件，其中所述用于捕获热噪声的构件被布置在所述用于放大信号的构件的输入侧；和
构件，用于消除在所述采集阶段从所述放大信号的构件、在所述转换阶段从所述储存电荷的的第二构件的输出产生的按比例缩放的热噪声，
用于消除按比例缩放的热噪声的构件被布置在用于放大信号的构件的输出侧，其中用于捕获热噪声的构件和用于消除按比例缩放的构件被布置用于同步致动。
19.权利要求18所述的装置，其中所述装置包括储存电荷的第三构件，布置有储存电荷的第一构件和用于放大信号的构件以在两级逐次逼近寄存器模数转换器级的差分实现。
20.权利要求18所述的装置，其中所述装置包括用于在采集阶段更改采样带宽的构件。
21.一种用于在转换阶段从采集阶段中的按比例缩放的热噪声的捕获中抵消或补偿按比例缩放的热噪声的装置，该装置包括：
具有放大器输入和放大器输出的放大器；
输入电容器结构，耦合到所述放大器输入；
输出电容器结构，耦合到所述放大器输出；
第一开关，耦合到所述放大器输入；和
第二开关，耦合到所述输出电容器结构，其中所述输出电容器结构在所述第二开关和所述放大器输出之间，其中所述第一和第二开关布置为用于同步相关联的致动。
22.权利要求21所述的装置，其中所述装置包括通过电阻器耦合到所述放大器输入的第一开关。
23.权利要求21所述的装置，其中所述第二开关耦合到所述第二放大器的两个输入并在它们之间，其中所述第二放大器具有两个输出以提供输出信号。
24.权利要求21所述的装置，其中所述装置包括:
第三开关，耦合到所述输入电容器结构和所述放大器输入；
第四开关，在所述输入电容器结构的与所述放大器相对的一端耦合到所述输入电容器结构；和
数模转换器，在与所述输入电容器结构相对的第四开关的一端耦合到所述第四开关。
25.权利要求21所述的装置，其中所述装置包括：
第二输入电容器结构，在不同于所述放大器的第一输入的第二输入处耦合到所述放大器，在所述第二输入电容器处，所述输入电容器结构耦合到所述放大器；
第二输出电容器结构，在不同于所述放大器的第一输出的第二输出处耦合到所述放大器，在所述第二输出电容器结构处，所述输出电容器结构耦合到所述放大器，其中所述第二输出电容器结构在所述第二开关的与输出电容器结构相对的一端处耦合到所述第二开关；和
比较器，具有：耦合到所述放大器的第一输入的第一比较器输入和耦合到所述放大器的第二输入的第二比较器输入；
逐次逼近寄存器(SAR)，具有耦合到所述比较器的比较器输出的SAR输入；和
模数转换器(ADC)，耦合到SAR，通过第三开关耦合到输入电容器结构，并且通过第四开关耦合到所述第二输入电容器结构。
26.权利要求25所述的装置，其中所述装置包括：
第二放大器，在所述第二放大器的第一输入处耦合到输出电容器结构，并在第二放大器的第二输入处耦合到第二输出电容器结构；和
一组反馈电容器，使用一个或多个开关沿着到所述放大器的第一和第二输入的两条路径在第二放大器和放大器之间耦合。
27.权利要求21所述的装置，其中所述装置包括控制电路以产生定时信号到所述第一开关、所述第二开关以及一组附加开关，从而执行与所述放大器相关的采样操作。
28.一种在具有电容性采样结构的装置的转换阶段中从在采集阶段捕按比例缩放的热噪声来抵消或补偿按比例缩放的热噪声的方法，该方法包括：
闭合耦合到所述装置的放大器的放大器输入的第一开关，其中所述放大器输入耦合到输入电容器结构；
闭合耦合到输出电容器结构的第二开关，其中所述输出电容器结构在第二开关和放大器的输出之间；
在所述第一开关已经闭合第一时间间隔之后开启所述第一开关；和
在所述第二开关在第一时间间隔内闭合之后开启所述第二开关，其中所述第一和第二开关以同步相关联的致动闭合和开启操作。
29.权利要求28所述的方法，其中该方法包括通过在所述第一开关处于闭合位置的一部分时间中将第三开关控制在闭合位置来在采集阶段中改变采样带宽。
30.权利要求28所述的方法，其中该方法包括控制到所述第一开关、所述第二开关和所述一组附加开关的定时信号的产生，以执行与模数转换器的第一级中的放大器和与所述模数转换器的第二级通信的放大器相关的采样操作，其中差分布置所述输入电容器结构和所述第二输入电容器结构。
CN202110162125.4A 2020-02-05 2021-02-05 开关电容电路 Active CN113225059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/782,623 US11063602B1 (en) 2020-02-05 2020-02-05 Switched capacitor circuits
US16/782,623 2020-02-05

Publications (2)

Publication Number Publication Date
CN113225059A true CN113225059A (zh) 2021-08-06
CN113225059B CN113225059B (zh) 2024-05-14

Family

ID=76764739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110162125.4A Active CN113225059B (zh) 2020-02-05 2021-02-05 开关电容电路

Country Status (3)

Country Link
US (1) US11063602B1 (zh)
CN (1) CN113225059B (zh)
DE (1) DE102021102068B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240030898A1 (en) * 2022-07-22 2024-01-25 Xilinx, Inc. Wideband digital step attenuator and buffer circuitry for a receiver system

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274868A (ja) * 1998-03-20 1999-10-08 Sharp Corp チョップ型増幅器
US20050237694A1 (en) * 2004-04-21 2005-10-27 Analog Devices, Inc. Methods and apparatus for reducing thermal noise
US20100097256A1 (en) * 2008-10-21 2010-04-22 Analog Devices, Inc Apparatus for and Method of Performing an Analog to Digital Conversion
US20130106779A1 (en) * 2011-10-31 2013-05-02 Analog Devices, Inc. Noise compensation techniques for capacitive touch screen systems
US20130127526A1 (en) * 2011-11-17 2013-05-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers
US20130271632A1 (en) * 2012-04-16 2013-10-17 Noam Eshel Device and method for amplification and noise compensation
CN104247272A (zh) * 2012-04-19 2014-12-24 丰田自动车株式会社 Δς调制器以及δς型a/d变换器
US20160233874A1 (en) * 2015-02-05 2016-08-11 Infineon Technologies Ag Cross-Coupled Input Voltage Sampling and Driver Amplifier Flicker Noise Cancellation in a Switched Capacitor Analog-to-Digital Converter
CN107017884A (zh) * 2015-10-26 2017-08-04 亚德诺半导体集团 模数转换器的低噪声精密输入阶段

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803555B1 (en) 2001-09-07 2004-10-12 Indigo Systems Corporation Two-stage auto-zero amplifier circuit for electro-optical arrays
US8040264B2 (en) 2010-03-04 2011-10-18 Analog Devices, Inc. Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
US8508257B2 (en) * 2011-04-28 2013-08-13 Analog Devices, Inc. Noise cancellation system and method for amplifiers
US8686889B2 (en) * 2011-09-16 2014-04-01 Conexant Systems, Inc. Analog frontend for CCD/CIS sensor
US8604962B1 (en) 2012-11-28 2013-12-10 Lewyn Consulting Inc ADC first stage combining both sample-hold and ADC first stage analog-to-digital conversion functions
US9231539B2 (en) 2013-03-06 2016-01-05 Analog Devices Global Amplifier, a residue amplifier, and an ADC including a residue amplifier
US9444406B1 (en) 2015-06-29 2016-09-13 Silicon Laboratories Inc. Amplifier topology achieving high DC gain and wide output voltage range
US10177779B2 (en) 2016-12-23 2019-01-08 Avnera Corporation Chopper stabilized comparator for successive approximation register analog to digital converter
US10128859B1 (en) 2018-02-20 2018-11-13 Analog Devices Global Unlimited Company Correlated double sampling analog-to-digital converter

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274868A (ja) * 1998-03-20 1999-10-08 Sharp Corp チョップ型増幅器
US20050237694A1 (en) * 2004-04-21 2005-10-27 Analog Devices, Inc. Methods and apparatus for reducing thermal noise
US20100097256A1 (en) * 2008-10-21 2010-04-22 Analog Devices, Inc Apparatus for and Method of Performing an Analog to Digital Conversion
US20130106779A1 (en) * 2011-10-31 2013-05-02 Analog Devices, Inc. Noise compensation techniques for capacitive touch screen systems
US20130127526A1 (en) * 2011-11-17 2013-05-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers
CN104541449A (zh) * 2011-11-17 2015-04-22 美国亚德诺半导体公司 用于放大器的低噪声自动调零电路
US20130271632A1 (en) * 2012-04-16 2013-10-17 Noam Eshel Device and method for amplification and noise compensation
CN104247272A (zh) * 2012-04-19 2014-12-24 丰田自动车株式会社 Δς调制器以及δς型a/d变换器
US20150102951A1 (en) * 2012-04-19 2015-04-16 Toyota Jidosha Kabushiki Kaisha Delta-sigma modulator and delta-sigma a/d converter
US20160233874A1 (en) * 2015-02-05 2016-08-11 Infineon Technologies Ag Cross-Coupled Input Voltage Sampling and Driver Amplifier Flicker Noise Cancellation in a Switched Capacitor Analog-to-Digital Converter
CN105871376A (zh) * 2015-02-05 2016-08-17 英飞凌科技股份有限公司 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除
CN107017884A (zh) * 2015-10-26 2017-08-04 亚德诺半导体集团 模数转换器的低噪声精密输入阶段

Also Published As

Publication number Publication date
US20210242875A1 (en) 2021-08-05
US11063602B1 (en) 2021-07-13
DE102021102068A1 (de) 2021-08-05
CN113225059B (zh) 2024-05-14
DE102021102068B4 (de) 2022-07-28

Similar Documents

Publication Publication Date Title
US8040264B2 (en) Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
US7307572B2 (en) Programmable dual input switched-capacitor gain stage
US7944386B2 (en) Apparatus for and method of performing an analog to digital conversion
US7595666B2 (en) Amplifier circuit for double sampled architectures
Brooks et al. A 12b, 50 MS/s, fully differential zero-crossing based pipelined ADC
JP3715987B2 (ja) 定インピーダンスサンプリングスイッチ
US6252454B1 (en) Calibrated quasi-autozeroed comparator systems and methods
US9077356B2 (en) MDAC with differential current cancellation
US20100164622A1 (en) Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled dc-dc converters
US6031480A (en) Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry
US11108404B1 (en) Low noise integrated circuit techniques
CN111758220A (zh) 相关的双采样模数转换器
CN113225059A (zh) 开关电容电路
JP2012227774A (ja) アナログデジタル変換器および信号処理システム
CN111342840A (zh) 精密的电流到数字转换器
WO2008042188A2 (en) Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit
CN111953348A (zh) 积分器和模数转换器
US6150968A (en) Trimming circuitry for pipeline A/D converter
US20070096773A1 (en) Sample and hold circuit with multiple channel inputs, and analog-digital converter incorporating the same
JP3560433B2 (ja) Ａ／ｄ変換器
US7034736B1 (en) Processing systems and methods that reduce even-order harmonic energy
JP2005277778A (ja) 増幅回路およびそれを用いたアナログデジタル変換器
JP4961159B2 (ja) 増幅回路及びその応用回路
JP2012089939A (ja) アナログデジタル変換器および信号処理システム
CN110995215A (zh) 一种可调增益的高速高精度比较器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant