CN110995215A - 一种可调增益的高速高精度比较器电路 - Google Patents

一种可调增益的高速高精度比较器电路 Download PDF

Info

Publication number
CN110995215A
CN110995215A CN201911295939.4A CN201911295939A CN110995215A CN 110995215 A CN110995215 A CN 110995215A CN 201911295939 A CN201911295939 A CN 201911295939A CN 110995215 A CN110995215 A CN 110995215A
Authority
CN
China
Prior art keywords
circuit
drain
signal
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911295939.4A
Other languages
English (en)
Other versions
CN110995215B (zh
Inventor
赵进才
张铁良
杨松
王宗民
王星树
李宁
薛培帆
李熙泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201911295939.4A priority Critical patent/CN110995215B/zh
Publication of CN110995215A publication Critical patent/CN110995215A/zh
Application granted granted Critical
Publication of CN110995215B publication Critical patent/CN110995215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种可调增益的高速高精度比较器电路，包括偏置电路、前置预放大器、两级再放大器、Latch锁存器、FUSE电路、偏置电路和时钟电路。前置放大器将差分模拟微小信号识别并放大，得到初次放大的模拟电压信号输出给两级再放大器进行放大；Latch锁存器将两级再放大器的输出信号锁存；时钟电路为Latch锁存器提供时钟信号；FUSE电路可调整偏置电路的静态工作状态，改变输出电流，调整偏置电路的输出电压，进而调整前置放大器和两级再放大器的增益、带宽。本发明采用FUSE修调技术，可以根据实际情况，调整高速高精度比较器的性能指标，提高比较器电路的灵活性，实现了自适应带宽和增益调整。

Description

一种可调增益的高速高精度比较器电路
技术领域
本发明涉及一种用于16位高精度低功耗SAR A/D转换器的可调增益的高速高精度比较器电路，属于集成电路高精度低功耗A/D转换器技术领域。
背景技术
比较器是将一个模拟电压信号与一个基准电压进行比较的电路，输入是模拟信号，输出是数字信号。比较器广泛应用于A/D转换器中，用于将前一级的输出信号进行比较、转换成相应的数字码流，随后输出给相应的数字模块进行DSP处理，成为绝大多数A/D转换器中不可或缺的一部分。随着模/数转换器的转换位数、采样速率的提高以及应用灵活性的增加，对转换器和内部电路(比较器)也提出了更苛刻的要求，如积分非线性INL、微分非线性DNL、有效位数ENOB、比较器的增益、-3dB带宽和传播延时等。
目前绝大多数高精度低功耗SAR A/D转换器多采用多级运放+Latch锁存器结构的比较器。传统的多级高精度比较器，各个模块参数是固定的，它只能在既定参数下进行工作，比如固定的增益、-3dB带宽和传播延时，无法根据Foundry厂流片后测试结果进行性能调整。
固定增益、带宽的比较器是有缺陷的，比如器件失配、电源电压和温度变化都会导致比较器性能降低，使得比较器最终参数与设计值偏差较大，从而影响整体A/D转换器的性能。如若提前预留足够的指标空余量，会牺牲较大的电路功耗和芯片面积；此外，固定增益和-3dB带宽的比较器，电路成本较高。
芯片在Foundry厂流片过程中存在一定程度的器件失配，无修调功能的比较器无法根据Foundry厂流片后测试结果进行性能调整，因此高速高精度比较器和前一级的采样/保持电路的性能指标会受到影响而下降。
发明内容
本发明的技术解决的问题是：克服现有技术的不足，提出一种可调增益的高速高精度比较器电路，实现了自适应带宽和增益调整，能够根据Foundry厂流片后测试结果进行性能调整。
本发明的技术解决方案是：
一种可调增益的高速高精度比较器电路，包括前置预放大器、两级再放大器、Latch锁存器、FUSE电路偏置电路和时钟电路，其中：
前置预放大器，将前一级采样/保持电路输出的差分模拟微小信号识别并放大，得到初次放大的模拟电压信号，输出至两级再放大器；
两级再放大器，采用两级放大器结构，将前置预放大器输出的模拟电压信号再次放大至较大幅值，输出至Latch锁存器输入端；
Latch锁存器，在时钟电路输出信号SCLK控制下，将接收的模拟电压信号转换成“0”、“1”数字电平，作为后续DSP处理的关键输入信号；
FUSE电路，烧录FUSE码后，调节偏置电路输出电流I1、I2、I3和时钟电路输出时钟SCLK；所述FUSE码根据Latch锁存器输出端和时钟电路输出端信号确定；
偏置电路，在FUSE电路的FUSE码控制下，产生三条偏置电流I1、I2、I3，分别提供给前置预放大器和两级再放大器；
时钟电路，在FUSE电路的FUSE码控制下，产生控制偏置电路和Latch锁存器的信号。
所述两级再放大器包括第一级放大器和第二级放大器；第一级放大器将前置预放大器输出的模拟电压信号再放大后输出给第二级放大器，第二级放大器将第一级放大器的输出模拟电压信号进行第三级放大，并输出给Latch锁存器。
时钟电路产生两条输出信号：SCLK信号和反馈回偏置电路的FB信号，SCLK信号用于控制Latch锁存器和FUSE电路，FB信号用于控制偏置电路。
所述FUSE码使得Latch锁存器输出信号和时钟电路输出信号尽量接近理想值。
偏置电路包括偏置电流产生模块K1、CMOS开关模块K2、反相器模块K3以及启动电路K4；
反相器模块K3包括三组反相器INV1、INV2、INV3，CMOS开关模块K2包括NMOS管M4、M5、M6、M7、M8、M9、M10、M11、M12、M15、M16和M17，偏置电流产生模块K1包括PMOS管M18、M19、M20、M21、M22和M23，NMOS管M13、M14、M24、M25、M26、M27、M28、M29、M30、M31、M32、M33和M34。
信号SW0、SW1、SW2为FUSE电路输出给偏置电路的信号；信号SW0通过反相器INV1变为其反相信号SN0，信号SW1通过反相器INV2变为其反相信号SN1，信号SW2通过反相器INV3变为其反相信号SN2；信号SW0连接NMOS管M4的栅极，NMOS管M4的源极与NMOS管M6的栅极相连，信号SN0连接NMOS管M5的栅极，M5的源极接地，M5的漏极接NMOS管M6的栅极，M6的源极接NMOS管M17的漏极，M17的源极电流记为Ib1；信号SW1连接NMOS管M7的栅极，M7的源极与NMOS管M9的栅极相连，信号SN1连接NMOS管M8的栅极，M8的源极接地，漏极接M9的栅极；M9管的源极接NMOS管M16的漏极，M16的源极电流记为Ib2；信号SW2连接NMOS管M10的栅极，M10的源极与NMOS管M12的栅极相连，信号SN2连接NMOS管M11的栅极，M11的源极接地，漏极接M12的栅极；M12的源极接NMOS管M15的漏极，M15的源极电流记为Ib3；NMOS管M14漏极连接M13源极，M14源极电流记为Ib4。
M4、M7和M10的漏极均连接至启动电路的第一偏置电压输出端，M13的栅极连接至启动电路的第一偏置电压输出端；M14、M15、M16和M17的栅极均连接至启动电路的第二偏置电压输出端，M14、M15、M16和M17的源极均接地；M6、M9、M12和M13的漏极连接在一起；
PMOS管M19的漏极与M13的漏极连接，M19的栅极、M21的栅极和M23的栅极连接后再与M13的漏极连接，PMOS管M18的漏极与M19的源极连接，M18的栅极、M20的栅极和M22的栅极相连后再与M19的源极连接，M18的源极、M20的源极和M22的源极均接电源；M20的漏极与M21的源极连接，M22的漏极与M23的源极连接；M24、M25、M26、M27、M29、M31、M33的栅极相连，M26的漏极连接M25的源极，M25的漏极接M24的源级，M24的漏极接M21的漏极，M21的漏极同时与M24的栅极连接；M28的漏极接M27的源级，M28、M30、M32和M34的栅极连接后与M27的漏极相连，M27的漏极与M23的漏极连接；M30的漏极接M29的源极，M32的漏极接M31的源极，M34的漏极接M33的源级，M26、M28、M30、M32和M34的源极均接地；M29的漏极作为偏置电路电流I1的输出端，M31的漏极作为偏置电路电流I2的输出端，M33的漏极作为偏置电路电流I3的输出端。
Ib1、Ib2、Ib3、Ib4满足Ib1：Ib2：Ib3：Ib4＝1:2:4:8:16。
时钟电路包括第一控制开关K5、第二控制开关K6和振荡器模块K7。
第一控制开关K5包括反相器INV11、INV12、INV13、INV14、INV15、INV16和INV17，第二控制开关K6包括反相器INV18、INV19、INV20、INV21和INV22。FUSE电路输出给时钟电路的信号为SW11、SW12、SW13、SW14、SW15、SW16、SW17、SW18、SW19、SW20、SW21、SW22；SW11经反相器INV11后变为其反相信号SN11，SW12经反相器INV12后变为其反相信号SN12，SW13经反相器INV13后变为其反相信号SN13，SW14经反相器INV14后变为其反相信号SN14，SW15经反相器INV15后变为其反相信号SN15，SW16经反相器INV16后变为其反相信号SN16，SW17经反相器INV17后变为其反相信号SN17，SW18经反相器INV18后变为其反相信号SN18，SW19经反相器INV19后变为其反相信号SN19，SW20经反相器INV20后变为其反相信号SN20，SW21经反相器INV21后变为其反相信号SN21，SW22经反相器INV22后变为其反相信号SN22；
振荡器模块K7包括七个相同的电流支路；NMOS管MD13、MD14、MD18、MD19、MD20、MD21、MD22、MD23和MD24；PMOS管MD25和MD26；
第i个电流支路ISi包括PMOS管MiA、MiB、MiC和MiD，MiA源极和MiC源极均接电源，MiA的漏极与MiB的源极连接，MiC的漏极同时与MiB的栅极以及MiD的源极连接，MiD的漏极接偏置电压Vbd2，MiA的栅极接偏置电压Vbd1。MiC的栅极连接信号SN1i，MiD的栅极连接信号SW1i，MiB的漏极接MD13的漏极；MD13的栅极接固定电压，MD13的源极同时连接MD14的漏极以及MD18的源极，MD14的源极接地，MD14的栅极通过第一电容支路与MD19的源极连接，MD14的栅极通过第二电容支路与MD20的源极连接，MD14的栅极通过第三电容支路与MD21的源极连接，所述第一电容支路由电容C1、C2、C3、C4串联形成，第二电容支路由电容C5、C6串联形成，第三电容支路由电容C7形成；MD18的漏极、MD19的漏极、MD20的漏极、MD21的漏极与MD22的源极连接，MD18的栅极与信号SN18连接，MD19的栅极与信号SN19连接，MD20的栅极与信号SN20连接，MD21的栅极与信号SN21连接；MD22的栅极与信号SN22连接；MD22的漏极与MD23的栅极连接，MD23的源极接地，漏极作为时钟电路的输出端；MD24的源极与MD23的漏极连接，MD24的漏极与MD25的漏极连接，MD24的栅极接偏置电压；MD25的栅极接偏置电压Vbd2，MD25的源极MD26的漏极，MD26的源极接电源，MD26的栅极接偏置电压Vbd1。
第一电容支路电容总值为第二电容支路电容总值的2倍，第二电容支路电容总值为第三电容支路电容总值的2倍。
FUSE电路包括FUSE烧录电路和FUSE读取电路，FUSE烧录电路将需要的FUSE码烧录进该模块中，并固定码值；FUSE读取电路，将固定在FUSE烧录电路里的FUSE码读出，然后修调偏置电路的输出电流和时钟电路的时钟频率，修调系数通过外部控制信号设置。
所述比较器电路的增益与带宽调节范围是Gain：91dB、-3dB带宽：5.3MHz～Gain：92dB、-3dB带宽：3.1MHz。
本发明与现有技术相比的有益效果是：
(1)本发明FUSE电路在实际测试过程中，能够根据比较器输出的差分信号和误判LSB字符，对前置放大器、两级再放大器和时钟电路的输出时钟频率进行写码修调，改善高速高精度比较器的增益和-3dB带宽和时钟频率，从而快速适应电路的实际应用环境。另外，本发明的偏置电路包含四路成比例的电流通路及其控制电路，其中电流通路的电流关系为Ib1：Ib2：Ib3：Ib4＝1:2:4:8:16，通过设置相应的控制位，实现不同的电流系数，也能实现放大器自适应带宽和增益调整，满足不同应用环境对比较器的要求。
(2)本发明通过偏置电路Ib1：Ib2：Ib3：Ib4＝1:2:4:8:16的设计和FUSE码的选取，实现了多档位调节方式，先对电路进行大范围粗调，再对电路进行小范围微调，即通过调节偏置电路的支路电流，产生控制比较器多级运放的偏置电压，实现对比较器和时钟电路的精准调节。
(3)本发明解决了流片后的电路无法再根据实际工作环境修调的难题，根据偏置电路的电流比例，结合FUSE码修正偏差，实现根据Foundry厂流片后测试结果进行性能调整，可替代数字后台校准和激光修调，降低芯片功耗与修调成本。
(4)本发明可应用于转换位数12位以上的高精度低功耗模数转换器，为下一步研制更高转换位数和采样率的、更高性能的低功耗模数转换器提供技术支撑。
附图说明
图1为本发明的高速高精度比较器电路原理示意图；
图2为本发明的运放的偏置电路结构图；
图3为本发明的三级运放的电路结构示意图；
图4为本发明的Latch锁存器的电路结构图；
图5为本发明的高速高精度比较器的增益、带宽图；
图6为本发明的时钟电路结构图；
图7为本发明的FUSE电路结构示意图。
具体实施方式
以下内容结合附图和具体实例对本发明进行详细说明。
本发明针对12位以上的高精度低功耗SAR ADC，提供了一种可调增益的高速高精度比较器电路，以修正芯片在Foundry厂流片过程中产生的器件失配，改变比较器的增益、带宽传播延时等指标，提高A/D转换器的整体性能。
本发明电路整体框图如图1所示。该电路包括前置预放大器101、两级再放大器102、Latch锁存器103、FUSE电路104、偏置电路105和时钟电路106。由于差分放大器具有较好的电源抑制比和共模抑制比，所以在采集微伏信号时，前置预放大器、两级再放大器和Latch锁存器的输入输出均输入采用全差分信号。这种结构可消除外界的共模干扰，极大提高比较器的稳定性。其中：
前置预放大器101，在SAR ADC中，前级采样/保持电路采集模拟输入信号，电荷再分配后输出信号；前置预放大器识别该信号并放大，得到初次放大的模拟电压信号，并将该电压信号输出至两级再放大器；两级再放大器102，将前置预放大器的输出电压信号再次放大至较大幅值，输出至Latch锁存器103输入端；在时钟电路106输出信号SCLK控制下，将经多次放大的差分模拟电压信号再次放大至“0”、“1”数字电平；作为后续DSP处理的关键输入信号。偏置电路105，为比较器的前三级运放提供偏置电流；时钟电路106，为Latch锁存器提供锁存同步时钟。
为降低运放的设计难度与修调码的修调复杂程度，Latch锁存器的前三级运放均采用相似的电路结构，第一级运放(前置放大器)的输入信号比较小，所以必须具备较大的带宽，降低放大所需的时间；第二级和第一级的要求相似，可适当降低带宽来增加增益；第三级主要提供大增益，减小带宽。
前置预放大器、第二级放大器和第三级放大器均采用套筒结构，如图3所示。Ii通过改变Vi来控制尾电流管MA0尾电流的大小。同时，为了增加增益，增加了MA3、MA4管。为了进一步增大增益，增加了由MA5、MA6、MA7、MA8构成的折叠互联结构。MA0的漏极接MA1和MA2的源极，MA1和MA2的漏极分别接MA3和MA4的源极；MA5、MA6、MA7、MA8的源极接地。MA5、MA7的栅极相连且接MA3的漏极，MA6、MA8的栅极相连且接MA4的漏极；MA5和MA6的漏极连接MA3的漏极，MA7和MA8的漏极连接MA4的漏极；“CMFB”为共模控制模块。
Latch锁存器结构由两对CMOS开关A1、A2和锁存器A3以及缓冲器Buffer组成，如图4所示。COMS开关A1、A2由控制信号SCLK控制，锁存器由两个反相器头尾相串连组成，其中MC1和MC3的源极接地，MC2和MC4的源极接高电平。MC1和MC2的漏极相连后接MC3和MC4的栅极，MC3和MC4的漏极相连后接MC1和MC2的栅极。当被第三级运放放大后的信号VX传输至CMOS开关时，SCLK＝1,开关导通，VX迅速被首尾相连的反相器放大至“电源电压”“和“地”，再经缓冲器Buffer缓冲后传输到下一级。
FUSE电路包含FUSE烧录电路和FUSE读取电路；FUSE烧录电路包括数字控制电路和FUSE寄存器，如图7所示。
FUSE电路在补获FUSE码过程中，根据Latch锁存器和时钟电路输出的相应信号，获取相应的FUSE码，在相应的时钟信号2和数字控制电路的控制下，FUSE码被存储到寄存器中，然后再将对应未知的FUSE烧断，实现FUSE码的烧录；在时钟信号3控制下，FUSE读取电路程序开启，将FUSE码读出并修调对应位置的电路，如偏置电路、时钟电路。最终将比较器的增益和-3dB带宽调节至理想状态，时钟电路输出的频率与相位匹配比较器。
因流片过程中产生的器件失配，导致实际指标与仿真值存在偏差。FUSE电路(104)，通过检测Latch锁存器输出信号Vout+、Vout-和时钟电路输出信号SCLK，判断实际值与理想值之间的差异。合理设置FUSE阵列码，提高各模块的各项指标，实现修调比较器和时钟电路的性能。FUSE码使得Latch锁存器输出端和时钟电路输出端信号尽量接近理想值。
偏置电路包括偏置电流产生模块K1、CMOS开关模块K2、反相器模块K3以及启动电路K4，如图2所示。
K3模块包含三组反相器INV1、INV2、INV3，SW0信号通过反相器INV1变为其反相信号SN0；SW1信号通过反相器INV2变为其反相信号SN1，SW2信号通过反相器INV3变为其反相信号SN2。SW0～SW2调节范围是[000]～[111]。
K2模块包含四路成比例的电流通路及其控制电路，其中电流通路的电流关系为Ib1：Ib2：Ib3：Ib4＝1:2:4:8:16。最终流经PMOS管M19的电流是IM19＝Ib1+Ib2+Ib3+Ib4。FUSE电路的输出码[SW0:SW2]通过控制偏置电路的输出电流I1、I2、I3间接控制比较器的性能指标。以Ib1支路电流为例进行修调说明，当SW0＝1时，SN0＝0，NMOS管M4导通，NMOS管M5截止，将M4漏端的第一偏置电压(接近高电平1)传输至M6的栅极，M6导通，流经M17管的电流Ib1增加到M19管中，再通过两组电流镜M18～M23、M24～M28镜像至输出电流I1、I2、I3；当SW0＝0时，SN0＝1，NMOS管M4截止，NMOS管M5导通，将M5源端的低电平“0”传输至M6的栅极，M6截止，流经M17管的电流Ib1＝0uA，流经M19管的电流IM19保持不变。其他支路电流调节方式相同，因此IM19的调节范围是IM19＝Ib1+Ib2+Ib3+Ib4，IM19＝Ib4～1.9375*Ib4。偏置电路输出电流的调节范围如下：
I1：1*I1A～1.9375*I1A；
I2：1*I2A～1.9375*I2A；
I3：1*I3A～1.9375*I3A；
其中，I1A、I2A、I3A分别代表对应输出偏置电流的未调节值。此种调节方式的优势是既有粗调也有微调、调节范围较广、调节方式灵活。通过此方式，可以实现对比较器增益和-3dB带宽进行粗调和微调，调节范围是Gain：91dB、-3dB带宽：5.3MHz～Gain：92dB、-3dB带宽：3.1MHz，如图5所示。
CMOS开关模块K2包括NMOS管M4、M5、M6、M7、M8、M9、M10、M11、M12、M15、M16和M17。偏置电流产生模块K1包括PMOS管M18、M19、M20、M21、M22和M23，NMOS管M13、M14、M24、M25、M26、M27、M28、M29、M30、M31、M32、M33和M34。信号SW0连接NMOS管M4的栅极，NMOS管M4的源极与NMOS管M6的栅极相连，信号SN0连接NMOS管M5的栅极，M5的源极接地，M5的漏极接NMOS管M6的栅极；M6的源极接NMOS管M17的漏极，M17的源极电流记为Ib1。信号SW1连接NMOS管M7的栅极，M7的源极与NMOS管M9的栅极相连，信号SN1连接NMOS管M8的栅极，M8的源极接地，漏极接M9的栅极；M9管的源极接NMOS管M16的漏极，M16的源极电流记为Ib2。信号SW2连接NMOS管M10的栅极，M10的源极与NMOS管M12的栅极相连，信号SN2连接NMOS管M11的栅极，M11的源极接地，漏极接M12的栅极；M12的源极接NMOS管M15的漏极，M15的源极电流记为Ib3。NMOS管M14漏极连接M13源极，M14源极电流记为Ib4。
M4、M7和M10的漏极均连接至启动电路的第一偏置电压输出端，M13的栅极连接至启动电路的第一偏置电压输出端，M14、M15、M16和M17的栅极均连接至启动电路的第二偏置电压输出端，M14、M15、M16和M17的源极均接地；M6、M9、M12和M13的漏极连接在一起。
PMOS管M19的漏极与NMOS管M13的漏极连接，M19的栅极、M21的栅极和M23的栅极连接后再与M13的漏极连接，PMOS管M18的漏极与M19的源极连接，M18的栅极、M20的栅极和M22的栅极相连后再与M19的源极连接，M18的源极、M20的源极和M22的源极均接电源；M20的漏极与M21的源极连接，M22的漏极与M23的源极连接；M24、M25、M26、M27、M29、M31、M33的栅极相连，M26的漏极连接M25的源极，M25的漏极接M24的源级，M24的漏极接M21的漏极，M21的漏极同时与M24的栅极连接；M28的漏极接M27的源级，M28、M30、M32和M34的栅极连接后与M27的漏极相连，M27的漏极与M23的漏极连接；M30的漏极接M29的源极，M32的漏极接M31的源极，M34的漏极接M33的源级，M26、M28、M30、M32和M34的源极均接地，M29的漏极作为偏置电路电流I1的输出端，M31的漏极作为偏置电路电流I2的输出端，M33的漏极作为偏置电路电流I3的输出端。信号SW0、SW1、SW2为FUSE电路输出给偏置电路的信号。
如图6所示，时钟电路包括第一控制开关K5、第二控制开关K6和振荡器模块K7。第一控制开关K5包括反相器INV11、INV12、INV13、INV14、INV15、INV16和INV17，第二控制开关K6包括反相器INV18、INV19、INV20、INV21和INV22。
FUSE电路输出给时钟电路的信号为SW11、SW12、SW13、SW14、SW15、SW16、SW17、SW18、SW19、SW20、SW21、SW22；SW11经反相器INV11后变为其反相信号SN11，SW12经反相器INV12后变为其反相信号SN12，SW13经反相器INV13后变为其反相信号SN13，SW14经反相器INV14后变为其反相信号SN14，SW15经反相器INV15后变为其反相信号SN15，SW16经反相器INV16后变为其反相信号SN16，SW17经反相器INV17后变为其反相信号SN17，SW18经反相器INV18后变为其反相信号SN18，SW19经反相器INV19后变为其反相信号SN19，SW20经反相器INV20后变为其反相信号SN20，SW21经反相器INV21后变为其反相信号SN21，SW22经反相器INV22后变为其反相信号SN22。
振荡器模块K7包括七个相同的电流支路、NMOS管MD13、MD14、MD18、MD19、MD20、MD21、MD22、MD23和MD24；PMOS管MD25、MD26。第i个电流支路ISi包括PMOS管MiA、MiB、MiC和MiD，MiA源极和MiC源极均接电源，MiA的漏极与MiB的源极连接，MiC的漏极同时与MiB的栅极以及MiD的源极连接，MiD的漏极接偏置电压Vbd2，MiA的栅极接偏置电压Vbd1，MiC的栅极连接信号SN1i，MiD的栅极连接信号SW1i，MiB的漏极接MD13的漏极；MD13的栅极接固定电压，MD13的源极同时连接MD14的漏极以及MD18的源极，MD14的源极接地。MD14的栅极通过第一支路与MD19的源极连接，MD14的栅极通过第二支路与MD20的源极连接，MD14的栅极通过第三支路与MD21的源极连接；所述第一支路由电容C1、C2、C3、C4串联形成，第二支路由电容C5、C6串联形成，第三支路由电容C7形成。MD18的漏极、MD19的漏极、MD20的漏极、MD21的漏极与MD22的源极连接。MD18的栅极与信号SN18连接，MD19的栅极与信号SN19连接，MD20的栅极与信号SN20连接，MD21的栅极与信号SN21连接；MD22的栅极与信号SN22连接；MD22的漏极与MD23的栅极连接，MD23的源极接地，漏极作为时钟电路的输出端；MD24的源极与MD23的漏极连接，MD24的漏极与MD25的漏极连接，MD24的栅极接偏置电压；MD25的栅极接偏置电压Vbd2，MD25的源极MD26的漏极，MD26的源极接电源，MD26的栅极接偏置电压Vbd1。
比较器的输出通过FUSE电路送至时钟电路后又回到比较器，形成一个环形振荡器。
经过整形电路后的信号对RC电路进行充放电，当输出电压高于高参考电平或低于低参考电平时都会引起比较器输出的翻转，通过整形后输出。通过对RC大小的调节，可以实现不同频率的调节。3条电容支路通过熔丝控制开关来选通接入电容大小，3条电容支路的电容总值为2倍递增关系。
FUSE电路码[SW11:SW17]控制振荡器中流经NMOS管MD13的电流IMD13；SW11控制支路电流IS1，SW12控制支路电流IS2......FUSE电路码[SW18:SW21]控制振荡器K7模块里的三条电容支路，控制连入的电容数量。以IS1支路电流为例进行修调说明，当SW11＝0时，SN11＝1，PMOS管M1C截止，PMOS管M1D导通，将M1D漏端的电压“Vbd2”传输至M1B的栅极，M1B导通，流经M1A管的电流IS1增加到MD13管中；当SW11＝1时，SN11＝0，PMOS管M1C导通，PMOS管M1D截止，将M1C源端的高电平“1”传输至M1B的栅极，M1B截止，流经MD13管的电流保持不变，其余电流支路IS2～IS7调节方式相同。当SW18＝0时，SN18＝1，NMOS管MD18导通；当SW19＝0时，SN19＝1，NMOS管MD19导通；四个电容C1、C2、C3、C4串联的支路导通，该支路并联进电路；当SW19＝1时，SN19＝0，NMOS管MD19截止；四个电容C1、C2、C3、C4串联的支路断开，电路电容值不变，其余电容支路调节方式一致。三条电容支路的电容值之间为2倍递增关系。通过此方式，可以实现对时钟电路频率粗调和微调，频率调节范围是32MHz～35MHz。
本发明前置放大器将差分模拟微小信号识别并放大，得到初次放大的模拟电压信号输出给两级再放大器进行放大；Latch锁存器将两级再放大器的输出信号进行再放大后锁存；时钟电路为Latch锁存器提供时钟信号；FUSE电路可调整偏置电路的静态工作状态，改变输出电流，调整偏置电路的输出电压，进而调整前置放大器和两级再放大器的增益、带宽。本发明可以根据实际情况，对流片后的比较器进行FUSE修调，调整比较器的性能指标，提高比较器电路的灵活性。
这种高速高精度比较器结合了开环比较器负指数响应特性和Latch比较器正指数响应的特点，前置放大器的增益不足以将输入信号放大到数字电路能够识别的有效幅值VOC，但可以在t1时间内将输入信号Vin1放大至Latch锁存器能够识别的信号VX,而VX可以被Latch级识别，并在t2时间内放大到数字电路能够识别的幅值VOC。此种结构的响应时间是t1+t2。单独使用多级开环比较器或Latch，输出达到VOC的时间均大于t1+t2。因此，此种结构的比较器的传播延时要小于仅含运放的比较器和Latch比较器，具有明显的优势。
该电路通过FUSE电路对流片后的高速高精度比较器的直流增益、-3dB带宽和延迟时间等指标进行调整，以适应整个高精度低功耗A/D转换器的应用情景，有助于提高ADC的有效位数、谐波失真和积分非线性等指标，减小器件失配引起的影响，保证数据的正确比较。
需要说明的是，虽然本发明的具体实施方式中对所涉及的具体时钟电路及组成模块进行了描述，但对这些具体电路所进行的描述仅是用来说明本发明的内容。在不脱离本发明原理的前提下，还可以对本发明的实例做出各种有效的变化和修改，但其变型都将落在本发明权利要求范围内。因此本发明是广泛的。
本说明书中未进行详细描述部分属于本领域技术人员的公知常识。

Claims (10)

1.一种可调增益的高速高精度比较器电路，其特征在于：包括前置预放大器(101)、两级再放大器(102)、Latch锁存器(103)、FUSE电路(104)、偏置电路(105)和时钟电路(106)，其中：
前置预放大器(101)，将前一级采样/保持电路输出的差分模拟微小信号识别并放大，得到初次放大的模拟电压信号，输出至两级再放大器(102)；
两级再放大器(102)，采用两级放大器结构，将前置预放大器(101)输出的模拟电压信号再次放大至较大幅值，输出至Latch锁存器(103)输入端；
Latch锁存器(103)，在时钟电路输出信号SCLK控制下，将接收的模拟电压信号转换成“0”、“1”数字电平，作为后续DSP处理的关键输入信号；
FUSE电路(104)，烧录FUSE码后，调节偏置电路(105)输出电流I1、I2、I3和时钟电路(106)输出时钟SCLK；所述FUSE码根据Latch锁存器输出端和时钟电路输出端信号确定；
偏置电路(105)，在FUSE电路(104)的FUSE码控制下，产生三条偏置电流I1、I2、I3，分别提供给前置预放大器(101)和两级再放大器(102)；
时钟电路(106)，在FUSE电路(104)的FUSE码控制下，产生控制偏置电路(105)和Latch锁存器(103)的信号。
2.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：所述两级再放大器包括第一级放大器和第二级放大器；第一级放大器将前置预放大器输出的模拟电压信号再放大后输出给第二级放大器，第二级放大器将第一级放大器的输出模拟电压信号进行第三级放大，并输出给Latch锁存器(103)。
3.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：时钟电路(106)产生两条输出信号：SCLK信号和反馈回偏置电路的FB信号，SCLK信号用于控制Latch锁存器(103)和FUSE电路(104)，FB信号用于控制偏置电路(105)。
4.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：所述FUSE码使得Latch锁存器输出信号和时钟电路输出信号尽量接近理想值。
5.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：偏置电路包括偏置电流产生模块K1、CMOS开关模块K2、反相器模块K3以及启动电路K4；
反相器模块K3包括三组反相器INV1、INV2、INV3，CMOS开关模块K2包括NMOS管M4、M5、M6、M7、M8、M9、M10、M11、M12、M15、M16和M17，偏置电流产生模块K1包括PMOS管M18、M19、M20、M21、M22和M23，NMOS管M13、M14、M24、M25、M26、M27、M28、M29、M30、M31、M32、M33和M34。
信号SW0、SW1、SW2为FUSE电路输出给偏置电路的信号；信号SW0通过反相器INV1变为其反相信号SN0，信号SW1通过反相器INV2变为其反相信号SN1，信号SW2通过反相器INV3变为其反相信号SN2；信号SW0连接NMOS管M4的栅极，NMOS管M4的源极与NMOS管M6的栅极相连，信号SN0连接NMOS管M5的栅极，M5的源极接地，M5的漏极接NMOS管M6的栅极，M6的源极接NMOS管M17的漏极，M17的源极电流记为Ib1；信号SW1连接NMOS管M7的栅极，M7的源极与NMOS管M9的栅极相连，信号SN1连接NMOS管M8的栅极，M8的源极接地，漏极接M9的栅极；M9管的源极接NMOS管M16的漏极，M16的源极电流记为Ib2；信号SW2连接NMOS管M10的栅极，M10的源极与NMOS管M12的栅极相连，信号SN2连接NMOS管M11的栅极，M11的源极接地，漏极接M12的栅极；M12的源极接NMOS管M15的漏极，M15的源极电流记为Ib3；NMOS管M14漏极连接M13源极，M14源极电流记为Ib4。
M4、M7和M10的漏极均连接至启动电路的第一偏置电压输出端，M13的栅极连接至启动电路的第一偏置电压输出端；M14、M15、M16和M17的栅极均连接至启动电路的第二偏置电压输出端，M14、M15、M16和M17的源极均接地；M6、M9、M12和M13的漏极连接在一起；
PMOS管M19的漏极与M13的漏极连接，M19的栅极、M21的栅极和M23的栅极连接后再与M13的漏极连接，PMOS管M18的漏极与M19的源极连接，M18的栅极、M20的栅极和M22的栅极相连后再与M19的源极连接，M18的源极、M20的源极和M22的源极均接电源；M20的漏极与M21的源极连接，M22的漏极与M23的源极连接；M24、M25、M26、M27、M29、M31、M33的栅极相连，M26的漏极连接M25的源极，M25的漏极接M24的源级，M24的漏极接M21的漏极，M21的漏极同时与M24的栅极连接；M28的漏极接M27的源级，M28、M30、M32和M34的栅极连接后与M27的漏极相连，M27的漏极与M23的漏极连接；M30的漏极接M29的源极，M32的漏极接M31的源极，M34的漏极接M33的源级，M26、M28、M30、M32和M34的源极均接地；M29的漏极作为偏置电路电流I1的输出端，M31的漏极作为偏置电路电流I2的输出端，M33的漏极作为偏置电路电流I3的输出端。
6.根据权利要求5所述的一种可调增益的高速高精度比较器电路，其特征在于：Ib1、Ib2、Ib3、Ib4满足Ib1：Ib2：Ib3：Ib4＝1:2:4:8:16。
7.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：时钟电路包括第一控制开关K5、第二控制开关K6和振荡器模块K7。
第一控制开关K5包括反相器INV11、INV12、INV13、INV14、INV15、INV16和INV17，第二控制开关K6包括反相器INV18、INV19、INV20、INV21和INV22。FUSE电路输出给时钟电路的信号为SW11、SW12、SW13、SW14、SW15、SW16、SW17、SW18、SW19、SW20、SW21、SW22；SW11经反相器INV11后变为其反相信号SN11，SW12经反相器INV12后变为其反相信号SN12，SW13经反相器INV13后变为其反相信号SN13，SW14经反相器INV14后变为其反相信号SN14，SW15经反相器INV15后变为其反相信号SN15，SW16经反相器INV16后变为其反相信号SN16，SW17经反相器INV17后变为其反相信号SN17，SW18经反相器INV18后变为其反相信号SN18，SW19经反相器INV19后变为其反相信号SN19，SW20经反相器INV20后变为其反相信号SN20，SW21经反相器INV21后变为其反相信号SN21，SW22经反相器INV22后变为其反相信号SN22；
振荡器模块K7包括七个相同的电流支路；NMOS管MD13、MD14、MD18、MD19、MD20、MD21、MD22、MD23和MD24；PMOS管MD25和MD26；
第i个电流支路ISi包括PMOS管MiA、MiB、MiC和MiD，MiA源极和MiC源极均接电源，MiA的漏极与MiB的源极连接，MiC的漏极同时与MiB的栅极以及MiD的源极连接，MiD的漏极接偏置电压Vbd2，MiA的栅极接偏置电压Vbd1。MiC的栅极连接信号SN1 i，MiD的栅极连接信号SW1i，MiB的漏极接MD13的漏极；MD13的栅极接固定电压，MD13的源极同时连接MD14的漏极以及MD18的源极，MD14的源极接地，MD14的栅极通过第一电容支路与MD19的源极连接，MD14的栅极通过第二电容支路与MD20的源极连接，MD14的栅极通过第三电容支路与MD21的源极连接，所述第一电容支路由电容C1、C2、C3、C4串联形成，第二电容支路由电容C5、C6串联形成，第三电容支路由电容C7形成；MD18的漏极、MD19的漏极、MD20的漏极、MD21的漏极与MD22的源极连接，MD18的栅极与信号SN18连接，MD19的栅极与信号SN19连接，MD20的栅极与信号SN20连接，MD21的栅极与信号SN21连接；MD22的栅极与信号SN22连接；MD22的漏极与MD23的栅极连接，MD23的源极接地，漏极作为时钟电路的输出端；MD24的源极与MD23的漏极连接，MD24的漏极与MD25的漏极连接，MD24的栅极接偏置电压；MD25的栅极接偏置电压Vbd2，MD25的源极MD26的漏极，MD26的源极接电源，MD26的栅极接偏置电压Vbd1。
8.根据权利要求7所述的一种可调增益的高速高精度比较器电路，其特征在于：第一电容支路电容总值为第二电容支路电容总值的2倍，第二电容支路电容总值为第三电容支路电容总值的2倍。
9.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：FUSE电路包括FUSE烧录电路和FUSE读取电路，FUSE烧录电路将需要的FUSE码烧录进该模块中，并固定码值；FUSE读取电路，将固定在FUSE烧录电路里的FUSE码读出，然后修调偏置电路的输出电流和时钟电路的时钟频率，修调系数通过外部控制信号设置。
10.根据权利要求1所述的一种可调增益的高速高精度比较器电路，其特征在于：所述比较器电路的增益与带宽调节范围是Gain：91dB、-3dB带宽：5.3MHz～Gain：92dB、-3dB带宽：3.1MHz。
CN201911295939.4A 2019-12-16 2019-12-16 一种可调增益的高速高精度比较器电路 Active CN110995215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911295939.4A CN110995215B (zh) 2019-12-16 2019-12-16 一种可调增益的高速高精度比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911295939.4A CN110995215B (zh) 2019-12-16 2019-12-16 一种可调增益的高速高精度比较器电路

Publications (2)

Publication Number Publication Date
CN110995215A true CN110995215A (zh) 2020-04-10
CN110995215B CN110995215B (zh) 2023-08-29

Family

ID=70094193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911295939.4A Active CN110995215B (zh) 2019-12-16 2019-12-16 一种可调增益的高速高精度比较器电路

Country Status (1)

Country Link
CN (1) CN110995215B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116683895A (zh) * 2023-08-03 2023-09-01 牛芯半导体(深圳)有限公司 时钟信号传输电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084882A1 (en) * 2001-04-11 2002-10-24 Infineon Technologies Ag Comparator circuit and method of operating a comparator circuit
TW563129B (en) * 2000-10-05 2003-11-21 Texas Instruments Inc Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages
JP2007122807A (ja) * 2005-10-27 2007-05-17 Elpida Memory Inc 半導体記憶装置及びその調整方法
CN101222216A (zh) * 2007-01-13 2008-07-16 曹先国 比较器
CN103762963A (zh) * 2014-01-16 2014-04-30 四川和芯微电子股份有限公司 快速比较电路
CN203747769U (zh) * 2014-01-16 2014-07-30 四川和芯微电子股份有限公司 快速比较电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563129B (en) * 2000-10-05 2003-11-21 Texas Instruments Inc Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages
WO2002084882A1 (en) * 2001-04-11 2002-10-24 Infineon Technologies Ag Comparator circuit and method of operating a comparator circuit
JP2007122807A (ja) * 2005-10-27 2007-05-17 Elpida Memory Inc 半導体記憶装置及びその調整方法
CN101222216A (zh) * 2007-01-13 2008-07-16 曹先国 比较器
CN103762963A (zh) * 2014-01-16 2014-04-30 四川和芯微电子股份有限公司 快速比较电路
CN203747769U (zh) * 2014-01-16 2014-07-30 四川和芯微电子股份有限公司 快速比较电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贺兴华;张开锋;卢焕章;肖山竹;陈尚锋;陶华敏;: "PWM型电压调节器单粒子效应及加固技术研究", 宇航学报, no. 11, pages 150 - 156 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116683895A (zh) * 2023-08-03 2023-09-01 牛芯半导体(深圳)有限公司 时钟信号传输电路
CN116683895B (zh) * 2023-08-03 2024-04-19 牛芯半导体(深圳)有限公司 时钟信号传输电路

Also Published As

Publication number Publication date
CN110995215B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN112019217B (zh) 流水线型逐次逼近模数转换器及转换方法
JP3920443B2 (ja) Ａ／ｄ変換回路
Brandt et al. A 75-mW, 10-b, 20-MSPS CMOS subranging ADC with 9.5 effective bits at Nyquist
US9019140B2 (en) System and method for analog to digital (A/D) conversion
CN110224701B (zh) 一种流水线结构adc
Zhai et al. High-speed and time-interleaved ADCs using additive-neural-network-based calibration for nonlinear amplitude and phase distortion
CN114978165A (zh) 时间交织流水线逐次逼近模数转换器
CN110995215B (zh) 一种可调增益的高速高精度比较器电路
Du et al. Capacitor mismatch calibration of a 16-bit SAR ADC using optimized segmentation and shuffling scheme
CN113271102B (zh) 流水线模数转换器
CN111817719B (zh) 适用流水线型adc的参考电平缓冲器及流水线型adc
WO2024119815A1 (zh) 一种基于差异差分放大器的二级逐次逼近模数转换器
Dyer et al. Analog background calibration of a 10 b 40 Msample/s parallel pipelined ADC
EP1398880A2 (en) Analog-digital conversion circuit
Yu et al. A 12-bit 250-MS/s charge-domain pipelined analog-to-digital converter with feed-forward common-mode charge control
US11716091B2 (en) Multi-bit resolution sub-pipeline structure for measuring jump magnitude of transmission curve
CN116208164A (zh) 10bits SAR ADC电路架构
CN114095022B (zh) 基于机器学习的分裂流水线逐次逼近模数转换器校准方法
JP3942383B2 (ja) アナログ−デジタル変換回路
CN113098511B (zh) 一种流水线逐次逼近型模数转换器的前端自校准方法
Germano et al. A Programmable Gain Dynamic Residue Amplifier in 65nm CMOS
Sundström et al. A 10b 1GS/s inverter-based pipeline ADC in 65nm CMOS
CN118413229B (zh) 一种高精度低功耗的10bit SAR ADC电路
CN117833922A (zh) 一种高精度多档位自动切换读出电路
Jin Design and Implementation of High Performance Pipelined SAR ADC for Wireless Communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant