JPS58218209A - Ｍｏｓ形差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は１時計用１．ｌＩ（大規模集積回路）等に形成
されるＭＵ８形（絶縁ゲー））ランジスタ形）差動増幅
器Ｃ二関する。

〔発明の技術的背景〕

アナログ回路内蔵のＬＳＩにおいて、差動増幅器は演算
増幅器とかバッファ増幅器などの基本構成として重要で
ある・第１図は、ｅＭｕｓ形差動増幅段！および出力増
幅段２からなるＭ（７８形差動増幅器の従来例を示して
いるｅ上記ＣＭＵＳ形差動増幅段ｌは、互い【ニソース
同志が接続された差動対をなす駆動用のＰチャンネルの
ＭＯＳ−ＦＥＡＴ（電界効果トランジスタ）Ｑｔ　　、
Ｑｌト、これらのトランジスタＱＩ　、Ｑｌのソースと
第１亀源ＶＤＤとの間転：、、接続された第１の定電流
源ｌ、と、前記トランジスタＱｉ−Ｑ＊それそれのドレ
インと第２゛屯源ｖ８８（たとえば接地電位）との間Ｃ
二それぞれ接続されたＮチャンネルの能動負荷用のＭ（
Ｊ８−ＦｌｊＴＱｓ　　−Ｑｌとからなり、この能動負
荷用トランジスタＱｍ−Ｑ＋の一方はゲート・ドレイン
相互が接続されている。なお、ＩＮ、！よびＩＮ、は一
対の差動入力端子である◎一方、前記出力増幅段２は、
上記差動増幅段ｌの駆動用トランジスタＱ！のドレイン
にゲートが接続され、ソースが前記第２電源ＶＥ１８に
接続され、ドレインが出力端子Ｖｏ（−接続されたソー
ス接地形の駆動用のＮチャンネルのＭＯＳ−ＦＥＴＱｓ
と、前記出力端子ＶＯと第１電源ＶＤＤとの間に接続さ
れた第２の定電流源１．とからなり、この出力増幅段２
の入出力端間に位相補償用容量Ｃが接続されている〇な
お、前記第１の定電流源ｌ、は、たとえばＰチャンネル
のＭＯＳ−７ＦＨＴＱ−のゲート６；バイアス′峨圧Ｅ
、が印加されてなり、同様６ユ第２の定電流源Ｉ、もた
とえはＰチャンネルのＭＬ＋８−Ｆ’ＥＴＱ、のゲ１−
ト（ニバイアス電圧Ｅ１が印加されてなる。　” 次（二、上記差動増幅器の特性を考察する＠差動増幅段
ｌの励起電流０等価的ダイナミック出力抵抗１等価的出
力容量をそれぞれｉｌ　、ｒ、。

Ｃ３で表わし、出力増幅段２の励起電流１等価的ダイナ
ミック出力抵抗１等価的出力ｇｌをそれぞれ’ｌ＋ｒｌ
＋ｃ１で表わせば、第１図の差動増幅器の微小信号等価
回路は第２図に示すようローなる。第２図において１位
相補償用容量Ｃの入力側ノードＶ、の微小信号重圧振幅
、出力側ノードｖｍ　　（出力端子Ｖｏ）の微小信号電
圧振幅をそれぞれＶｌ　、Ｖ、で表わせば、ノードＶ１
　・Ｖ、≦二おける励起電流バランス方程式は次式で示
される− −Ｊ、　　＋ｖ１（−＋ＳＣ，）＋（ｖｌ−ｖ、　　ン
５ｃ＝ｏ　　−・・（１）ｒｌ ｉ＊”Ｖｍ（＋８Ｃ，）＋（ｖ、−ｖ、）８Ｃ＝０　　
　”（２）２ ここで、１富＝Ｖｊｎｇ、　　・・ｅ（３）ｌ富＝ｖｌ
　ｇ＊　　　・・・（４） ８　　：　　ｊａｍ Ｖｉｎ　　：　　差動増幅段ｌの入力端子ＩＮ鳳　、Ｉ
Ｎ。

開蓋電圧振幅 ｇｌ　：差動増幅段ｌの伝達コンダクタンスｇ、：出力
増幅段゛２の伝達コンダクタンスであるｅ上式（１）〜
（４）から伝達関数を求める。

Ｖｉｎ　　Ｉす＾、Ｓ＋Ａ、Ｓ２１ ここで−Ａｎ　”−ｇｉｇｌｒＳｒＨ目’（６）Ａ＋　
＝ｇ＊　　ｒ＋　　ｒｘ　”ｒ＋　　（Ｃ＋　　十Ｃ）
”ｒｅ　　（ＣＩ　”Ｃ）争・・（７） Ａｍ　　”ｒｌ　　　ｒ　１　　（ＣＩ　　ＣＩ　　＋
Ｃ（Ｃ１＋ｃ、　　月　−−−＜８）である。また、第
１．第２のボール周波数ｆｐ、。

ｆｐ、　、ユニティゲイン周波数ｆｏｄＢ、位相遅れが
零の零点周波数ｆ　ＺＢＲＯはそれぞれ次式で示される
。

”−１：、　Ｋ　ｇｌ　１４　ｒ　＠　Ｉｃ、、　　−
−−（９）２πＣ ｇ雪 ｆｚｎｘｏ＝□　　　　　　　　　・＠−（１２）２π
Ｃ 上式（５）〜（１２）で与えられるボーデ線周波数−位
相−増幅度特性は第３図Ｃ二示すようＣ二なり１位相余
裕が極めて小さい（殆んど無い）ことが分る。

〔背景技術の問題点〕

ところで、差動増幅器を安定に動作させるためには、上
記位相余裕を大きくする必要があり。

そのため（二は第２のボール周波数ｆｐｍ、をユニティ
ゲイン周波数ｆｏｄＢより十分高い周波数Ｃニする必要
がある◎そのためには、一般的なＭ２Ｓ−ＦＩ３Ｔの設
計パラメータでは、出力増幅段２の伝達コンダクタンス
ｇ１か位相補償用容量Ｃを大きくする必要がある・しか
るに、このようにｇ、とかＣを大きくするとン消費電流
の増大。

チップ占有面積の増大となり：、経済的な特性を重視す
る場合には結果的に門：［相余裕が十分とれヶ＜　、７
１Ｊ　、□＊　＄ｉｌＡ　ｆＧ　Ｏ’ｉ竺１、ヶ□２，
７、。。

いヶｆ、７．あり、、。　　　　　　　−１ぺ〔発明の
目的〕 本発明は上記の事情に鑑みてなされたもので。

消費電流の増大とかチップ占有面積の増大なまねくこと
な（、ＭＬ）８−ＰＥＴ　　の経済的な設計が可能であ
って１位相余裕が十分にあるＭ（Ｊ８形差動増幅器を提
供するものである。

〔発明の概要〕

すなわち１本発明のＭＯａ形差動増幅器は。

差動増幅段の出力ノードと第２電源とのｉ７ｉ＋−１上
記差動増幅器の能動負荷用トランジスタと同じチャンネ
ル形であって、それよりも伝達コンダグタンスが小さい
ＭＯＳ）ランジスタを追加したことを特徴とするもので
、このＭｔＪ８　トランジスタのゲートを直接−二前記
出力ノートに接続し、また上記Ｍ′１Ｊ８）ランジスタ
のドレインを直接にもしくば負荷素子を介して前記出力
ノードミニ接続し、上記Ｍ（Ｊ８トランジスタのソース
を前記第２電源：≦：接続している◎このよう感二’、
ｌｌＩ、パ Ｍ２Ｓ）ランジスし：：タを接続しておけば、出力増幅
段の伝達コンダグ・タンスを、大きくすることなく、ま
た位相補償用容量を大きくすることなく。

むしろ小さくすることＣユより、差動増幅器の第２のポ
ール周波数が島くなるので、消費電流の増大、チップ占
有面積の増大をきたさずに大きな位相余裕が得られるよ
うＣ二なり、経済的でかつ安定に動作するＭ０８形差動
増幅器が得られる０ 〔発明の実施例〕 以下、Ｎ面を参照して本発明の一実施例を詳細Ｃ説明す
る。第４図に示す差動増幅器は、第１１３を参照して前
述した差動増幅器Ｃ比べて。

ＣＭＬＪ　ａ形差動増幅段ｌの出力端と第２電源Ｖ８８
との間シー上記ＣＭｔ）　８形差動増幅段ｌの能動負荷
用トランジータＱｍ−Ｑ番と同じチャンネルタイプ、す
なわちＮチャンネルであって上記トランジスタＱｊ−Ｑ
ａよりも伝達コンダクタンスが比較的小さい１個のＭＬ
）８−ＦＷＴＱ、が追加接続された点が異なり、その他
は同じであるから第４図中第１図と同一部分は同一符号
を付してその説明を省略する。この場合、上記−ランジ
スタＱｓは、ゲート・ドレインが共Ｃ二前記差動増幅段
ｌの出力ノードｖ１に接続され、ソースが第２電源Ｖ１
８　に接続されている・したがって、上記第４因の微小
信号等価回路は第５図に示すよ）になり、前述の第２図
Ｃユ比べてノードｖ１と接地端とのｍ目−前記追加され
たトランジスタＱｓによる励起電流ｉｐ源が追加された
点が異なり、その他は同じであるから第５図中第２図と
同一部分は同一符号を付してその説明を省略する。

上記ｉｐは、前記追加されたトランジスタ１の伝達コン
ダクタンスをｇｐで表わせば’ｐ＝ｖ１ｇｐ　　　Φ・
・喀３ である口したがって、第５図８二おいてはノードＶ、、
Ｖ、ｌ二おける励起電流バランス方程式は次式で示され
る。

−−Ｉｓ　＋　Ｖ＠　（ｇｐ＋　　＋８　Ｕｌ　）　＋
　（ＶＩ−ｖＨ）　８Ｃ＝Ｏ１ ・・・　（１４） 輸＋ｖｊ（−＋ＳＣ＊）”（Ｖｔ−ｖ＋）８Ｃ＝０・”
（１５）ここで、削成（３）　、　（４）に示したよう
１ユｉｌ＝ｖｉｎｇ＊　＊　ｉｓ　＝ｖ＊　ｇ＊であり
、これらの式（１３）　、　（１４）　。

（１５）　、に（）　、　（４）から伝達関数を求める
・ココで、Ａａ”（直流増幅度）　＝　−＆　＆　ｒｘ
　ｒ＊／（１＋ｇｐｒｔ　　）・・・（１７） １＋ｇｐｒ１　　　１＋ｇＰｒｒ ・拳・（］８） １”ｇｌ）ｒｔ である◎また。第１．第２のボール周波数ｊｐｔ”＋ｆ
ｐ１ｇユニティゲイン周波数ｆ　ｏｄＢ　＊零点周波数
ｆｔＨＲｏはそれぞれへ式で示される０、ヒ　　自・（
２０） ■ ｇ鵞 ｆ　！ＦｊＪ’ＩＯ＝　−・・・（２３）２πＣ 而して、第４図の差動増幅器においては、一般的なＭｕ
Ｓ−ＦｇＴでの設計パラメータ値を考え（ｇ、とかＣを
特Ｃ二大きくすることなく）、かなりよい近似で上式（
２０）〜（２３）の特性が実現されている。これらの特
性を従来例の式（９）〜（１２）で示される特性Ｃユ比
べると、　（２］）式で示される第２のボール周波数１
４）　、、が（１０）式で示されるｆｐｌに比べて だけ高周波側に移動しており、つまり ［ｐ、＝ｊｐ、・十ｆΔ　　　　　　　　　　　・−・
（２５）〕 となっているととが分る０ １式（２０）〜、：２．Ｓ）で与えられるボール周波数
−□ 位相−増幅度特性は第６図【；示すよう鉱；なり。

位相余裕が非常Ｃ−大きいことが分る０次に、第２のボ
ール周波数ｆｐ＊、’Ｐａの数値例を示す。いま、一般
的な設計パラメ〜りの値Ｃ９＝＝Ｑ、３　ｐＦＩ　Ｃ９
＝＝ｌ　Ｏｐ　Ｆ　＊　ｃ＝２ｐ　Ｆ　＃　ｒｌ　＝＝
ｌ　ＯＭΩ、ｇｐ＝５μＶ　１ｇｍ　＝５０μｕ　＊　
ｒ　＠　＝５　ｗΩ（これはｆｐ、、ｆｐ、　　の表式
（二は陽に現われない）の様に設定すると、従来例にお
ける第２のボール周波数ｆｐ、は 一’Ｉ’＊＝６７５ｋａｚ となり、上記実施例Ｃ二おける（２４）式のｆΔはｆ　
Δ＝４１３ｋＨｚ となり、第２のボール周波数ｆｐ１は ｆｐ、＝ｆｐ、＋ｆへ＝１．０８８Ｍａｚとなり、ｆｐ
、ｌ二比べて高周波側（二移動している。

さらに、設計的に好適なことは、上記の数値例のオーダ
では と近似され、第２項（ｆΔＧ−相当する部分）は位相補
償用容量Ｃを小さくする程大きくなることになり、チッ
プ占有面積を小さくすることに寄与できる◎したがって
１ｇ１を非常に太き（しなくても第２のボール周波数ｆ
ｐｔを高い周波数側Ｃ二設定でき１ｇ、が小さいから消
費電流も小さく設計でき、経済的でかつ前述したようｉ
二位相余裕の非常（二大きい差動増幅器が実現可能とな
る◎ なお、上記実施例Ｉ：おける各トランジスタのチャンネ
ル形式を逆（Ｎ→Ｐ）−二変更し、かつ電源ＶＤｎ、Ｖ
ｓｓとの接続関係を逆菖二し、第７図ｉ二示すよう幅−
トランジスタＱ、’、Ｑｌ’を接続しても、上記実施例
と同様な効果が得られる。

また１本発明のＭ（Ｊ８形差動増幅器の出力増幅段２は
、上記実施例に限らず種々のｍ成の回路を採用し得るも
のであり、第８図に示す出力増幅段は、ソース接坤形の
高利得の入力増幅段１１および利得が「ｌ」のソースフ
オ°ロク回路よりなるインピーダンス変換用の出力バッ
ファ段１２を継続接続したものであり、入力増幅段１１
の入力端と出力バッファ段１２の出力端との間に位相補
償用容量Ｃを接続している。

また１本発明においては、前述したように差動増幅段ｌ
の出力端Ｉ：トランジスタＱａのドレインを直接１；接
続すること籠二限らず、第９図１＝示すように上記トラ
ンジスタＱｓ　のドレインを負荷用素子（抵抗あるいは
ＭＬ１８〜Ｆｔ３Ｔ）を介して差動増幅段の出力ノード
Ｖ、ｌ二接続しても。

前記実施例と略同様の効果が得られる。この場合Ｃ二は
、上記出力ノードＶｌあるいはトランジスタＱａのドレ
インのどちらから出力信号を取り出してもよい０ 同様（−１第ｔｏａｄ＝示すようにトランジスタＱ８の
ソースを負荷用素子ＲＬを介して第２電源ＶＥ１８に接
続−してもよく１．差動増幅段の出力ノードＶＩあるい
は上記トランジスタＱａのソースのどちらから出力信号
を最り出してもよし・。

また、第４図、第７図の差動増幅段Ｃユお％ｓて。

能動負荷用のトランジスタ’Ｑ　ｌ　　＃　Ｑ　ｓ’の
ゲートをそのドレイン１二接続しない、で）夷イアス風
源（内示せず）に接続するようにしてもよい。

〔発明の効果〕

上述したよう１；本発明のＭＬ）Ｓ形差動増幅器Ｃ二よ
れば１位相補償用容量を小さくする設計により、出力増
幅段の伝達コンダクタンスを特Ｃ二大きくすることなく
、第２のボール周波数を高くすることができ、チップ占
有面積および消費電流をそれぞれ小さくすることかでさ
１位相余裕度を非常（＝大きくとることができるので、
経済性ｊｄよび動作の安定性が優れており、アナログ回
路を内戚するＬＳＩにおける演算増幅器とがバッファ増
幅器などへの適用Ｃユ有効である。

【図面の簡単な説明】

第１図は従来のＭｔＪＳ形差動増幅器を示す回路図、第
２図は第）因の微小、信号等価回路内、第３図は第１図
および第２図の特性をボす図、第４図は本発明に係るＭ
Ｌ１８形差動増幅器の一実施例を示す回路−，第５図は
第４図の微小信号１：１．：。 等価回路図、第６図は第４図および第５図の特性を示す
図、第″７７および第８図は本発明の他の実施例を示す
一１路図、第９図および第１θ図　１は第４図のＭＬ）
８）ランジスタＱａの接続の変形例゛を示す図である。 Ｑ＋　　、Ｑｇ　・・・駆動用トランジスタ、Ｑｓ　　
・Ｑ。 ・・・能動負荷用トランジスタ、Ｉ、、Ｉ、・・・定電
流源、ＲＬ・・・負荷素子＊Ｑａ＋Ｑａ・・・トランジ
スタ、Ｃ・・・位相補償用容量。 出願人代理人　弁理土鈴圧式　彦 第１図 第２図 第３図 第４図 ゛第５図 第６図 ＠７図 第８図 第９図 第１０図

Claims (1)

【特許請求の範囲】
1. （１）　　それぞれのゲートミー人カ信号電圧が印加さ
   れ差動対をなす２個の駆動用のＭＵ８トランジスタと、
   これらのＭＢ２）ランジスタの各一端と第１電源との間
   Ｃ二共通Ｃ二接続された定電流源と、前記駆動用のＭ０
   ８トランジスタの各他端と第２電源との間にそれぞれ対
   応して接続された能動負荷用のＭ２Ｓ）ランジスタと、
   前記駆動用の２個のＭＢ２）ランジスタの一方のトラン
   ジスタの出力端Ｉ巳ゲートが直接に接続されると共にド
   レインが直接Ｉ：もしくは負荷素子を介して上記出力端
   直二接続され、ソースが前記第２電源薔二接続され、前
   記能動負荷用のＭＵ８トランジスタと同じチャンネル形
   のＭ２Ｓ　トランジスタとを具備することを特徴とする
   ＭＬ）８形差動増幅器。 ■）　それぞれのゲー）Ｃ入力信号電圧が印加され差動
   対をなす２個の駆動用のＭ２Ｓ）ランジスタと、これら
   のＭＵＤ）ランジスタの各一端と第１電源との間Ｃ二共
   通（二接続された定電流源と、前記駆動用のＭＯＳ）ラ
   ンジスタの各他端と第２電源との間Ｃ二それぞれ対応し
   て接続された能動負荷用のＭＯＳ）ランジスタと、前記
   駆動用の２個のＭＢ２）ランジスタの一方のトランジス
   タの出力端じゲートが直接Ｃ二接続されると共にドレイ
   ンが直接にもしくは負荷素子を介して上記出力端に接続
   され、ソースが前記第２電源Ｃ接続され、前記能動負荷
   用のＭυＳトランジスタと同じチャンネル形のＭＢ２　
   トランジスタと、このＭＯ８トランジスタのドレインも
   しくはゲートに入力端が接続されたソース接地形のＭＬ
   ＋８）ランジスタを有する出力増幅段と、この出力増幅
   段の入出力端間ミー接続された位相補償用容量とを具備
   することを特徴とするＭ（Ｊ８形差動増幅器。