JPS59202714A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS59202714A JPS59202714A JP58077907A JP7790783A JPS59202714A JP S59202714 A JPS59202714 A JP S59202714A JP 58077907 A JP58077907 A JP 58077907A JP 7790783 A JP7790783 A JP 7790783A JP S59202714 A JPS59202714 A JP S59202714A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- output
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は増幅回路に係り、信号の増幅出力と整流出力
の取出しを可能にした増幅回路に関する。
の取出しを可能にした増幅回路に関する。
従来、テープレコーダの録音系統における自動レベル制
御回路等、信号増幅系とレベル調整の制御信号を形成す
る整流回路とが併設される場合、増幅回路と整流回路と
は別個に構成している。このため、回路構成が複雑化し
、製造コストが高くなる欠点があった。また、増幅回路
の増幅出力及び整流出力にレベル制御等の制御を施し難
い欠点もあった。
御回路等、信号増幅系とレベル調整の制御信号を形成す
る整流回路とが併設される場合、増幅回路と整流回路と
は別個に構成している。このため、回路構成が複雑化し
、製造コストが高くなる欠点があった。また、増幅回路
の増幅出力及び整流出力にレベル制御等の制御を施し難
い欠点もあった。
この発明は、信号増幅とその整流とを共通の回路で同時
に行い得るようにした増幅回路の提供を目的とする。
に行い得るようにした増幅回路の提供を目的とする。
この発明は、入力信号を増幅する差動増幅器と、この差
動増幅器に動作電流を与える定電流回路と、前記差動増
幅器の出力を取出す電流反転回路と、この電流反転回路
によって与えられる出力電流と前記定電流回路からの定
電流とを合成する電流合成回路と、この電流合成回路の
出力を整流する整流回路とから構成したことを特徴とす
るものである。
動増幅器に動作電流を与える定電流回路と、前記差動増
幅器の出力を取出す電流反転回路と、この電流反転回路
によって与えられる出力電流と前記定電流回路からの定
電流とを合成する電流合成回路と、この電流合成回路の
出力を整流する整流回路とから構成したことを特徴とす
るものである。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明の増幅回路の実施例を示している。図
において、この増幅回路には差動増幅器２とともに、整
流回路４が設置され、差動増幅器２には定電流回路６に
よって動作電流が与えられ、その増幅出力は電流反転回
路８．１０．１２によって取出されるとともに、定電流
回路６の定電流と電流反転回路８の出力電流とを電流合
成回路１４で合成した後、整流回路４で整流し、その整
流出力を前記増幅出力とは別に取出すことができるよう
に成っている。
において、この増幅回路には差動増幅器２とともに、整
流回路４が設置され、差動増幅器２には定電流回路６に
よって動作電流が与えられ、その増幅出力は電流反転回
路８．１０．１２によって取出されるとともに、定電流
回路６の定電流と電流反転回路８の出力電流とを電流合
成回路１４で合成した後、整流回路４で整流し、その整
流出力を前記増幅出力とは別に取出すことができるよう
に成っている。
差動増幅器２はエミッタを共通にしたトランジスタ１６
、ｊ８で構成され、トランジスタ１６のベースには入力
信号を与える入力端子２０が形成されるとともに、抵抗
２２を介してバイアス入力端子２４が形成され、バイア
ス入力端子２４には一定の直流バイアスが設定される。
、ｊ８で構成され、トランジスタ１６のベースには入力
信号を与える入力端子２０が形成されるとともに、抵抗
２２を介してバイアス入力端子２４が形成され、バイア
ス入力端子２４には一定の直流バイアスが設定される。
また、トランジスタ１８のベースには出力側との間に帰
還回路２６が形成され、即ち、トランジスタ１８のベー
スと出力点との間に抵抗２８が接続されるとともに、ト
ランジスタ１８のベースには抵抗３０を介してバイアス
入力端子３２が形成され、このバイアス入力端子３２に
は一定のバイアス入力が与えられる。
還回路２６が形成され、即ち、トランジスタ１８のベー
スと出力点との間に抵抗２８が接続されるとともに、ト
ランジスタ１８のベースには抵抗３０を介してバイアス
入力端子３２が形成され、このバイアス入力端子３２に
は一定のバイアス入力が与えられる。
また、トランジスタ１６．１８のエミッタと基準電位端
子３４が形成された基準電位ラインとの間には、各ｉ・
ランジスタ１６．１日に動作電流を定電流源３６から与
える定電流回路６のトランジスタ３８がエミッタを基準
電位ライン側にして接続されている。このトランジスタ
３８のベースにはトランジスタ４０のベース・コレクタ
が共通に接続され、トランジスタ４０のベース・コレク
タと電源端子４２から駆動電圧Ｖｃｃが印加される電源
ラインとの間には、定電流源３６が接続され、トランジ
スタ４０のエミッタは基準電位ラインに接続されている
。
子３４が形成された基準電位ラインとの間には、各ｉ・
ランジスタ１６．１日に動作電流を定電流源３６から与
える定電流回路６のトランジスタ３８がエミッタを基準
電位ライン側にして接続されている。このトランジスタ
３８のベースにはトランジスタ４０のベース・コレクタ
が共通に接続され、トランジスタ４０のベース・コレク
タと電源端子４２から駆動電圧Ｖｃｃが印加される電源
ラインとの間には、定電流源３６が接続され、トランジ
スタ４０のエミッタは基準電位ラインに接続されている
。
差動増幅器２の増幅出力はトランジスタ１６．１８のコ
レクタ側から電流反転回路８．１０で取出される。即ち
、トランジスタ１６．１８のコレクタと電源ラインとの
間には、ベース・コレクタを共通にしてダイオードとし
て構成されたトランジスタ４４．４６がエミ・７タを電
源ライン側にして個別に接続されている。トランジスタ
４６のベース・コレクタにはトランジスタ４８のベース
が接続され、トランジスタ４４０ベース・コレクタには
トランジスタ５０のベースが接続され、各トランジスタ
４８．５０のエミッタは共通に電源ラインに接続され、
各トランジスタ４８．５０のコレクタと基準電位ライン
との間にはトランジスタ５２．５４がエミッタを基準電
位ライン側にして接続されている。トランジスタ５２の
ベース・コレクタとトランジスタ５４のベースは共通に
接続され、トランジスタ５０．５４のコレクタには出力
端子５６が形成されている。
レクタ側から電流反転回路８．１０で取出される。即ち
、トランジスタ１６．１８のコレクタと電源ラインとの
間には、ベース・コレクタを共通にしてダイオードとし
て構成されたトランジスタ４４．４６がエミ・７タを電
源ライン側にして個別に接続されている。トランジスタ
４６のベース・コレクタにはトランジスタ４８のベース
が接続され、トランジスタ４４０ベース・コレクタには
トランジスタ５０のベースが接続され、各トランジスタ
４８．５０のエミッタは共通に電源ラインに接続され、
各トランジスタ４８．５０のコレクタと基準電位ライン
との間にはトランジスタ５２．５４がエミッタを基準電
位ライン側にして接続されている。トランジスタ５２の
ベース・コレクタとトランジスタ５４のベースは共通に
接続され、トランジスタ５０．５４のコレクタには出力
端子５６が形成されている。
そして、電流合成回路１４には、前記トランジスタ４０
のベース・コレクタとベースが共通にされたトランジス
タ５８と、前記トランジスタ４４のベース・コレクタと
ベースを共通にされたトランジスタ６０とがコレクタを
共通にして電源ラインと基準電位ラインの間に直列に接
続されている。
のベース・コレクタとベースが共通にされたトランジス
タ５８と、前記トランジスタ４４のベース・コレクタと
ベースを共通にされたトランジスタ６０とがコレクタを
共通にして電源ラインと基準電位ラインの間に直列に接
続されている。
この電流合成回路１４の出力はトランジスタ５８．６０
のコレクタから取出すことができ、このコレクタと基準
電位ラインとの間には整流器６２及び抵抗６４が接続さ
れている。整流器６２はダイオードで構成され、この実
施例では半導体集積回路で構成されることから、ベース
・コレクタを共通にしたトランジスタ６６で構成されて
いる。このトランジスタ６６の−・−ス・コレクタには
、トランジスタ６８のベースが接続され、このトランジ
スタ６８のコレクタは電源ラインに接続され、そのエミ
ッタには出力端子７０が形成されている。
のコレクタから取出すことができ、このコレクタと基準
電位ラインとの間には整流器６２及び抵抗６４が接続さ
れている。整流器６２はダイオードで構成され、この実
施例では半導体集積回路で構成されることから、ベース
・コレクタを共通にしたトランジスタ６６で構成されて
いる。このトランジスタ６６の−・−ス・コレクタには
、トランジスタ６８のベースが接続され、このトランジ
スタ６８のコレクタは電源ラインに接続され、そのエミ
ッタには出力端子７０が形成されている。
この出力端子７０と基準電位ラインとの間には、抵抗７
２及びコンデンサ７４が並列に接続され、整流出力を直
流化する平滑回路が構成されている。
２及びコンデンサ７４が並列に接続され、整流出力を直
流化する平滑回路が構成されている。
以上の構成に基づき、その動作を説明する。入力端子２
０に与えられる入力信号電圧をＶＩＮとし、その変動成
分をΔＶＩＮ、トランジスタ３８に流れる差動増幅器２
の動作電流をＩＩ、各トランジスタ１６．１８にそれぞ
れ流れる電流を１２、Ｉ３、電流１１を供給する定電流
源３６の出力電流をＩ４とすると、前記変動成分ΔＶＩ
Ｎによってトランジスタ４０には出力電流ＩＯが流れる
。
０に与えられる入力信号電圧をＶＩＮとし、その変動成
分をΔＶＩＮ、トランジスタ３８に流れる差動増幅器２
の動作電流をＩＩ、各トランジスタ１６．１８にそれぞ
れ流れる電流を１２、Ｉ３、電流１１を供給する定電流
源３６の出力電流をＩ４とすると、前記変動成分ΔＶＩ
Ｎによってトランジスタ４０には出力電流ＩＯが流れる
。
即ち、この出力端子５６には入力信号電圧の増幅出力で
あるｖｏ Ｕ Ｔを取出すことができる。
あるｖｏ Ｕ Ｔを取出すことができる。
電流反転回路８との関連でトランジスタ６０に流れる電
流を１０１、定電流回路６との関連でトランジスタ５８
に流れる電流をＩＯ２とすると、ンの合成電流Ｉ０３が
整流器６２に流れる。即ち、この整流の結果、出力端子
７０にはｖｏ Ｄ Ｅ Ｔが取出されることになる。即
ち、このｖｏ Ｄ Ｅ Ｔは、Ｖｏｏ Ｅ 丁 ＝
Ｒ−１ｏ ３ ・ ・ ・ （１）で
与えられ、ここで、電流Ｉ０３は次式で与えられる。即
ち、 １０３＝ＩＯＩ ＋Δｌ０Ｉ−Ｉ０２ −Ｉ２ ＋Δ１２ ｌ０２ ＝ １ ＋ ／ ２＋Δｌ２−Ｉ０２ ＝１４ ＋Δ１２ Ｉ４ 一ΔＩ２ ・・・ （２） 式（２）において、ΔＩ２は前記信号電圧ＶＩＮの変動
成分、ΔＶＩＮで与えられる。そこで、式（１）で示し
たｖｏ Ｄ Ｅ 丁は次式のようになる。
流を１０１、定電流回路６との関連でトランジスタ５８
に流れる電流をＩＯ２とすると、ンの合成電流Ｉ０３が
整流器６２に流れる。即ち、この整流の結果、出力端子
７０にはｖｏ Ｄ Ｅ Ｔが取出されることになる。即
ち、このｖｏ Ｄ Ｅ Ｔは、Ｖｏｏ Ｅ 丁 ＝
Ｒ−１ｏ ３ ・ ・ ・ （１）で
与えられ、ここで、電流Ｉ０３は次式で与えられる。即
ち、 １０３＝ＩＯＩ ＋Δｌ０Ｉ−Ｉ０２ −Ｉ２ ＋Δ１２ ｌ０２ ＝ １ ＋ ／ ２＋Δｌ２−Ｉ０２ ＝１４ ＋Δ１２ Ｉ４ 一ΔＩ２ ・・・ （２） 式（２）において、ΔＩ２は前記信号電圧ＶＩＮの変動
成分、ΔＶＩＮで与えられる。そこで、式（１）で示し
たｖｏ Ｄ Ｅ 丁は次式のようになる。
即ち、
ＶＯＤＥＴ＝Ｒ・ΔＩ２ ・・・ （３）となり、
この出力が出力端子５６で得られる。
この出力が出力端子５６で得られる。
このような増幅回路によれば、差動増幅器２から通常の
増幅出力である信号成分を取出すことができるとともに
、この増幅動作において得られる増幅出力を整流して出
力端子７０から取出すことができる。即ち、１組の回路
で増幅機能と整流機能を併せ持ち、それを選択的に取出
すことができ、或いは双方を同時に用いることも可能で
ある。このため、回路構成が簡略化され、製造上、コス
トの低減を図ることができる。
増幅出力である信号成分を取出すことができるとともに
、この増幅動作において得られる増幅出力を整流して出
力端子７０から取出すことができる。即ち、１組の回路
で増幅機能と整流機能を併せ持ち、それを選択的に取出
すことができ、或いは双方を同時に用いることも可能で
ある。このため、回路構成が簡略化され、製造上、コス
トの低減を図ることができる。
また、電流■４を定電流源３６の動作を制御することに
より、出力の取出しを制御することができる。
より、出力の取出しを制御することができる。
第２図はこの発明の増幅回路の他の実施例を示し、この
実施例ではトランジスタ６０のエミソク側に抵抗７６を
挿入したものである。この抵抗値又は前記定電流源３６
の値を調整することにより、出力電圧の値を調整するこ
とができる。
実施例ではトランジスタ６０のエミソク側に抵抗７６を
挿入したものである。この抵抗値又は前記定電流源３６
の値を調整することにより、出力電圧の値を調整するこ
とができる。
以上説明したようにこの発明によれば、信号電圧の増幅
出力と、その整流出力を同時に又は選択して取出すこと
ができ、回路構成の簡略化と製造コストの低減を図るこ
とができる。
出力と、その整流出力を同時に又は選択して取出すこと
ができ、回路構成の簡略化と製造コストの低減を図るこ
とができる。
第１図はこの発明の増幅回路の実施例を示す回路図、第
２図はこの発明の増幅回路の他の実施例を示す回路図で
ある。 ２・・・差動増幅器、４・・・整流回路、６・・・定電
流回路、８・・・電流反転回路、１４・・・電流合成回
路。
２図はこの発明の増幅回路の他の実施例を示す回路図で
ある。 ２・・・差動増幅器、４・・・整流回路、６・・・定電
流回路、８・・・電流反転回路、１４・・・電流合成回
路。
Claims (1)
- 入力信号を増幅する差動増幅器と、この差動増幅器に動
作電流を与える定電流回路と、前記差動増幅器の出力を
取出す電流反転回路と、この電流反転回路によって与え
られる出力電流と前記定電流回路からの定電流とを合成
する電流合成回路と、この電流合成回路の出力を整流す
る整流回路とから構成したことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58077907A JPS59202714A (ja) | 1983-05-02 | 1983-05-02 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58077907A JPS59202714A (ja) | 1983-05-02 | 1983-05-02 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202714A true JPS59202714A (ja) | 1984-11-16 |
| JPH0244405B2 JPH0244405B2 (ja) | 1990-10-03 |
Family
ID=13647138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58077907A Granted JPS59202714A (ja) | 1983-05-02 | 1983-05-02 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314506A (ja) * | 1986-07-07 | 1988-01-21 | Eishitsuku Technol Kk | 電圧増幅回路 |
-
1983
- 1983-05-02 JP JP58077907A patent/JPS59202714A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314506A (ja) * | 1986-07-07 | 1988-01-21 | Eishitsuku Technol Kk | 電圧増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244405B2 (ja) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359427B1 (en) | Linear regulators with low dropout and high line regulation | |
| US5196807A (en) | Amplifying circuit | |
| US4743833A (en) | Voltage regulator | |
| JPH0578203B2 (ja) | ||
| JPS59202714A (ja) | 増幅回路 | |
| US5349521A (en) | Full wave rectifier using a current mirror bridge | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP2005174176A (ja) | レギュレータ用集積回路 | |
| JPS58208621A (ja) | 電圧電流変換回路 | |
| JP4147690B2 (ja) | 全波整流回路 | |
| JPH057886B2 (ja) | ||
| JPH06188640A (ja) | 増幅回路及びその回路を用いたｉｃ | |
| JPH0229245B2 (ja) | Seiryukairo | |
| JPS6246326Y2 (ja) | ||
| JP2874429B2 (ja) | 記録電流増幅回路 | |
| JPH0226404B2 (ja) | ||
| JPH104683A (ja) | 全波整流回路 | |
| JPS58225711A (ja) | 電子ボリユ−ム装置 | |
| JPS59148881A (ja) | 録音レベル表示回路 | |
| JPH01125107A (ja) | 増幅回路 | |
| JPS60149216A (ja) | 抵抗値設定回路 | |
| JPS62213406A (ja) | バイアス回路 | |
| JPH0482305A (ja) | 対数増幅整流回路と、それを用いた電話機用ａｇｃ回路 |