JP4147690B2 - 全波整流回路 - Google Patents
全波整流回路 Download PDFInfo
- Publication number
- JP4147690B2 JP4147690B2 JP17861899A JP17861899A JP4147690B2 JP 4147690 B2 JP4147690 B2 JP 4147690B2 JP 17861899 A JP17861899 A JP 17861899A JP 17861899 A JP17861899 A JP 17861899A JP 4147690 B2 JP4147690 B2 JP 4147690B2
- Authority
- JP
- Japan
- Prior art keywords
- full
- amplifier
- rectifier circuit
- wave rectifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の属する技術分野】
本発明は、ダイオードを用いることなく全波整流を行うのに好適な全波整流回路に関する。
【0002】
【従来の技術】
信号の振幅値を求めるために、信号電圧を全波整流する全波整流回路が知られている。図5は、従来の全波整流回路の回路図である。この全波整流回路は、抵抗110,120、ダイオードD1,D2、およびオペアンプOP1からなる半波整流回路と、抵抗130〜150およびオペアンプOP2からなる反転型の加算回路から構成されている。尚、抵抗110〜140の抵抗値は各々等しく、その値をRとすれば、抵抗150の抵抗値はR/2に設定されている。
【0003】
この半波整流回路は、ダイオードD1とダイオードD2の間で各々の順方向降下電圧Vfがキャンセルされるように構成されているので、半波整流信号V’はグランドレベルから正方向に立ち上がる。例えば、入力信号Vinが図6(a)に示すものであるならば、半波整流信号V’は、図6(b)に示すものとなる。
【0004】
次に、反転型の加算回路は、上述したように抵抗130〜150の抵抗値を設定すると、入力信号Vinをゲイン−1で半波整流信号V’をゲイン−2で加算することができるので、その出力信号Voutは図6(c)に示すものとなる。このように、従来の全波整流回路においては、2個のダイオードおよび2個のオペアンプOP1,OP2を用いて、半波整流信号V’を生成し、この信号と入力信号Vinとを合成することによって、出力信号Voutを生成している。
【0005】
【発明が解決しようとする課題】
ところで、上記した従来の全波整流回路は、例えば、オーディオ信号処理回路において、再生されたオーディオ信号の振幅に応じた処理を行う際に、オーディオ信号の振幅を検出するために用いられる。この場合、CMOSプロセスでオーディオ信号処理回路をLSI化しようとすると、MOSプロセスではダイオードを形成することができないので、ダイオードを外付け部品とせざるを得ないといった不都合があった。
【0006】
本発明は、上述した事情に鑑みてなされたものであり、電界効果トランジスタで構成することが可能な全波整流回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するため請求項1に記載の発明にあっては、入力信号を全波整流した全波整流信号を生成する全波整流回路において、前記入力信号と同相の出力信号を生成する正転アンプと、前記入力信号と逆相の出力信号を生成する反転アンプと、前記正転アンプの出力信号と前記反転アンプの出力信号とを切り替えて前記全波整流信号を生成する出力部とを備え、前記正転アンプと前記反転アンプとは、前記全波整流信号が帰還される帰還型のアンプであって、
前記出力部は、一定の電流を流す定電流源と、接続端子が前記定電流源と接続され、制御端子に前記正転アンプの信号が供給される第1のトランジスタと、接続端子が前記定電流源と接続され、制御端子に前記反転アンプの信号が供給される第2のトランジスタとを備え、前記第1および第2のトランジスタの接続端子から前記全波整流信号を取り出すことを特徴とする。
【0008】
また、請求項2に記載の発明にあっては、請求項1に記載の全波整流回路において、前記第1のトランジスタおよび前記第2のトランジスタは、電界効果トランジスタであることを特徴とする。また、請求項3に記載の発明にあっては、請求項1に記載の全波整流回路において、前記第1のトランジスタおよび前記第2のトランジスタは、バイポーラトランジスタであることを特徴とする。また、請求項4に記載の発明にあっては、請求項1または請求項2に記載の全波整流回路において、前記正転アンプと前記反転アンプとは、電界効果トランジスタで構成されていることを特徴とする。
【0009】
【発明の実施の形態】
A.第1実施形態
1.第1実施形態の構成
以下、図面を参照しつつ、本発明の一実施形態に係わる全波整流回路を説明する。図1は本実施形態に係わる全波整流回路の回路図を図1に示す。図において全波整流回路100は、反転アンプ10、正転アンプ20およびこれらのアンプに共通の出力部30から大略構成されている。
まず、反転アンプ10は、定電流源11、一対のPチャンネルFETP1,P2、アクティブ負荷として作用するNチャンネルFETN1,N2、抵抗12,13および出力部30から構成されている。この反転アンプ10において、PチャンネルFETP1のゲートは、反転入力端子として機能し、そこには、一端が入力端子INと接続された抵抗12を介して入力信号Vinが供給されるとともに、出力信号Voutが出力端子OUTから抵抗13を介してフィードバックされるようになっている。一方、PチャンネルFETP2のゲートには基準電圧Vrが供給されている。ここで、抵抗12,13の抵抗値rは等しくなるように設定されている。この場合、PチャンネルFETP1,P2の各ゲート間にはイマジナリーショートが成立するので、反転アンプ10のゲインは「−1」となる。
【0010】
次に、正転アンプ20は、定電流源21、一対のPチャンネルFETP3,P4、アクティブ負荷として作用するNチャンネルFETN3,N4、および出力部30から構成されている。この正転アンプ20において、PチャンネルFETP4のゲートは、反転入力端子として機能し、そこには、出力信号Voutがフィードバックされるようになっている。この正転アンプ20は、出力信号Voutが全て負帰還されるので、ボルテージフォロアとして機能し、そのゲインは「1」となる。
【0011】
次に、出力部30は、定電流源31およびNチャンネルFETN5,N6によって構成され、定電流源31と各NチャンネルFETN5,N6のドレイン(接続端子)とが接続されており、このドレインから出力信号Voutが取り出されるように構成されている。また、NチャンネルFETN5,N6のドレインは抵抗13を介してPチャンネルFETP1のゲートに接続されている。さらに、出力端子OUTには、負荷抵抗(図示せず)が接続されるようになっている。なお、定電流源31によって給電される電流はごくわずかである。
【0012】
ここで、NチャンネルFETN5,N6の各ゲート(制御端子)には、反転アンプ10の信号と正転アンプ20の信号とが各々供給されている。NチャンネルFETN5,N6は、各ゲート電圧VG1,VG2に応じた電流を吸い込む。ところで、反転アンプ10と正転アンプ20の出力信号は位相が180°異なるので、常にNチャンネルFETN5,N6のいずれか一方が、出力信号Voutの電圧を基準電圧Vrより下げるように電流を吸い込む。この場合、他方のFETは、出力信号Voutを上げる方向に動作するため、そのゲート電圧が下がっていくが、一方のFETが電流を吸い込んでいるため、出力信号Voutの電圧が上がることはない。このため、他方のFETのゲート電圧はグランドレベルとなり、他方のFETはオフ状態となる。
すなわち、出力部30は、反転アンプ10の出力信号と正転アンプ20の出力信号のうち、基準電圧Vrより低い方の出力信号を選択し、これを出力信号Voutとして出力する。これにより、負荷抵抗を介して電流がNチャンネルFETN5,N6のいずれか一方に吸い込まれることになるから、負の出力信号Voutが出力されることになる。
【0013】
以上の構成によれば、FETのみを用いて全波整流回路100を構成することができるので、MOSプロセスにおいても容易にIC化でき、ダイオードを外付け部品としないものを提供することができる。
【0014】
2.第1実施形態の動作
次に、図面を参照しつつ、本実施形態の動作を説明する。図2は本実施形態に係わる全波整流回路100のタイミングチャートである。ここで、図2(a)に示す入力信号Vinが反転アンプ10と正転アンプ20とに供給される場合を想定する。まず、期間T1にあっては、入力信号Vinの電圧は基準電圧Vrを上回っている。NチャンネルFETN5のゲート電圧VG1は、入力信号Vinに対して同相となるので、当該期間においてその電圧波形は図2(b)に示すようになる。この場合、NチャンネルFETN5はそのゲート電圧VG1に応じて電流を吸い込む。
【0015】
この時、正転アンプ20は、入力信号Vinと同相の信号を出力するように動作するので、NチャンネルFETN6のゲート電圧VG2は低下してNチャンネルFETN6によって電流が吸い込まれないようにする。しかし、NチャンネルFETN5によって電流が吸い込まれるので、出力信号Voutの電圧は基準電圧Vrより低下する。すると、図2(c)に示すようにゲート電圧VG2はグランドレベルとなり、NチャンネルFETN6はオフ状態となる。したがって、期間T1にあっては反転アンプ10の出力信号が選択され、出力信号Voutとして出力される。このため、当該期間にあっては、図2(d)に示すように出力信号Voutは入力信号Vinを反転したものとなる。
【0016】
一方、入力信号Vinが基準電圧Vrを下回る期間T2にあっては、NチャンネルFETN6のゲート電圧VG2は、図2(c)に示すようになり、このゲート電圧VG2に応じた電流がNチャンネルFETN6のドレインから吸い込まれる。これにより、出力信号Voutの電圧は低下する。この場合、反転アンプ10においては、PチャンネルFETP1,P2のゲート電圧を等しくするように負帰還が働くため、NチャンネルFETN5のドレイン電圧を上げる方向に動作する。すると、NチャンネルFETN5が吸い込む電流が減少する方向に制御され、NチャンネルFETN5のゲート電圧VG1が低下する。ところが、NチャンネルFETN6はオン状態にあるので、NチャンネルFETN5のゲート電圧VG1が低下しても出力信号Voutの電圧は上昇しない。
したがって、期間T2にあっては正転アンプ20が動作し、反転アンプ10は動作を停止する。このため、当該期間にあっては、図2(d)に示すように出力信号Voutは入力信号Vinと同相となる。
【0017】
このように、本実施形態にあっては、電流を吸い込む方向に動作するNチャンネルFETN5,N6を用いて出力部30を構成したので、反転アンプ10の出力信号と正転アンプ20の出力信号のうち、基準電圧Vrを下回る方の出力信号が出力部30によって選択されることになる。このため、全波整流された出力信号Voutを生成することができる。この場合、反転アンプ10、正転アンプ20およびこれらの出力部30は、いずれもFETによって構成されるから、ダイオードを用いることなく全波整流回路100を構成することができる。この結果、MOSプロセスによって、全波整流回路100を容易にIC化することが可能となる。
【0018】
B.第2実施形態
上述した第1実施形態に係わる全波整流回路100は、負の出力信号Voutを生成していたが、これに対して、第2実施形態に係わる全波整流回路200は正の出力信号Voutを生成する点で相違する。
【0019】
1.第2実施形態の構成
図3は、第2実施形態に係わる全波整流回路200のブロック図である。図において全波整流回路200は、反転アンプ10’、正転アンプ20’および出力部30’から大略構成されており、これらの構成部分は、第1実施形態で説明した反転アンプ10、正転アンプ20および出力部30に各々対応している。
まず、反転アンプ10’は、定電流源12、一対のNチャンネルFETN1',N2'、アクティブ負荷として作用するPチャンネルFETP1',P2'、抵抗12,13および出力部30’から構成されている。この反転アンプ10’において、NチャンネルFETN1'のゲートは、反転入力端子として機能し、そこには、抵抗12を介して入力信号Vinが供給されるとともに、出力信号Voutが抵抗13を介してフィードバックされるようになっている。一方、NチャンネルFETN2'のゲートには基準電圧Vrが供給されている。ここで、NチャンネルFETN1',N2'の各ゲート間にはイマジナリーショートが成立するので、反転アンプ10’のゲインは「−1」となる。
【0020】
次に、正転アンプ20’は、定電流源22、一対のNチャンネルFETN3',N4'、アクティブ負荷として作用するPチャンネルFETP3',P4'、および出力部30’から構成されている。正転アンプ20’は、第1実施形態の正転アンプ20と同様にボルテージフォロアとして機能し、そのゲインは「1」となる。
【0021】
次に、出力部30’は、定電流源32およびPチャンネルFETP5',P6'を備えている。定電流源32と各PチャンネルFETP5',P6'のドレイン(接続端子)とは接続されており、このドレインから出力信号Voutが取り出されるように構成されている。また、PチャンネルFETP5',P6'のドレインは抵抗13を介してNチャンネルトランジスタN1'のゲートに接続されている。さらに、出力端子OUTには、負荷抵抗(図示せず)が接続されるようになっている。なお、定電流源32によって給電される電流はごくわずかである。
【0022】
PチャンネルFETP5',P6'の各ゲート(制御端子)には、反転アンプ10’の信号と正転アンプ20’の信号とが各々供給されている。上述した第1実施形態のNチャンネルFETN5,N6は、各ゲート電圧VG1,VG2に応じた電流を吸い込んだが、この例のPチャンネルFETP5',P6'からは、各ゲート電圧VG1',VG2'に応じた電流が流れ出る。
【0023】
ここで、NチャンネルFETN1',N2'の各ゲートにはイマジナリショートが成立するので、入力端子Vinに流れ出る電流の値をiとすれば、出力信号Voutは、以下に示す式(1)で与えられる。
Vout=i・r+Vr…(1)
ここでiは式(2)で与えられる。
i=(Vr−Vin)/r…(2)
よって、Voutは式(3)で表すことができる。
Vout=2Vr−Vin…(3)
したがって、VinがVrに対して低電圧になったぶんだけ、出力信号VoutはVrより高くなる。
【0024】
ところで、反転アンプ10’と正転アンプ20’の出力信号は位相が180°異なるので、常にPチャンネルFETP5',P6'のいずれか一方が、出力信号Voutの電圧を基準電圧Vrより上げるように電流を流し出す。この場合、他方のFETは、出力信号Voutを下げる方向に動作する。すると、そのゲート電圧が上がっていくが、一方のFETが電流を出力しているので、出力信号Voutの電圧が下がることはない。このため、他方のFETのゲート電圧は電源電圧Vccとなり、他方のFETはオフ状態となる。
【0025】
すなわち、出力部30は、反転アンプ10の出力信号と正転アンプ20の出力信号のうち、基準電圧Vrより高い方の出力信号を選択しており、これにより、入力信号Vinと同相で全波整流された出力信号Voutを得ることができる。
【0026】
以上の構成によれば、FETのみを用いて全波整流回路100を構成することができるので、MOSプロセスにおいても容易にIC化でき、ダイオードを外付け部品としないものを提供することができる。
【0027】
2.第2実施形態の動作
次に、図面を参照しながら、本実施形態の動作を説明する。図4は本実施形態に係わる全波整流回路200のタイミングチャートである。ここで、図4(a)に示す入力信号Vinが反転アンプ10と正転アンプ20とに供給される場合を想定する。まず、期間T1にあっては、入力信号Vinの電圧は基準電圧Vrを上回っている。PチャンネルFETP6'のゲート電圧VG2'は、入力信号Vinに対して逆相となるので、当該期間においてその電圧波形は図2(c)に示すようになる。この場合、PチャンネルFETP6'はそのゲート電圧VG2に応じて電流を流し出す。
【0028】
反転アンプ10’は、入力信号Vinと逆相の信号を出力するように動作するので、PチャンネルFETP5'のゲート電圧VG1'は上昇しPチャンネルFETP5'から流れ出る電流値が減少する。しかし、PチャンネルFETP6'から電流が流れ出すので、出力信号Voutの電圧が基準電圧Vrを下回ることはない。このため、図4(b)に示すようにゲート電圧VG1'は電源電圧Vccとなり、PチャンネルFETP5'はオフ状態となる。したがって、期間T1にあっては正転アンプ20の出力信号が選択され、出力信号Voutとして出力される。このため、当該期間にあっては、図2(d)に示すように出力信号Voutは入力信号Vinと同相となる。
【0029】
一方、入力信号Vinが基準電圧Vrを下回る期間T2にあっては、PチャンネルFETP5'のゲート電圧VG1'は、図4(b)に示すようになり、このゲート電圧VG1'に応じた電流がPチャンネルFETP5'のドレインから流れ出す。これにより、出力信号Voutの電圧は上昇する。この場合、正転アンプ20においては、NチャンネルFETN3,N4のゲート電圧を等しくするように負帰還が働くため、PチャンネルFETP6'から流れ出す電流が減少する方向に制御される。ところが、PチャンネルFETP5'はオン状態にあるので、ゲート電圧VG2'が上昇しても出力信号Voutの電圧は低下しない。
したがって、期間T2にあっては反転アンプ10’が動作し、正転アンプ20’は動作を停止する。このため、当該期間にあっては、図2(d)に示すように出力信号Voutは入力信号Vinと逆相となる。
【0030】
このように、本実施形態にあっては、電流を流出する方向に動作するPチャンネルFETP5',P6'を用いて出力部30’を構成したので、反転アンプ10’の出力信号と正転アンプ20’の出力信号のうち、基準電圧Vrを上回る方の出力信号が出力部30’によって選択されることになる。このため、全波整流された出力信号Voutを生成することができる。この場合、反転アンプ10’、正転アンプ20’およびこれらの出力部30’は、いずれもFETによって構成されるから、ダイオードを用いることなく全波整流回路200を構成することができる。この結果、MOSプロセスによって、全波整流回路200を容易にIC化することが可能となる。
【0031】
なお、上述した第1実施形態では出力部30を定電流源31とNチャンネルFETN5,N6によって構成し、第2実施形態では出力部30’を定電流源32とPチャンネルFETP5',P6'によって構成したが、出力部30、30’は、反転アンプ10,10’と正転アンプ20,20’の各出力信号を選択して出力するものであるから、本発明は、上述した各実施形態の構成に限定されるものではなく、各出力信号を適宜選択する機能を有するものであれば、どのようなものあってもよい。
【0032】
また、上述した各実施形態においては、能動素子の一例として電界効果トランジスタを取り上げ説明したが、PチャンネルFETの替わりにPNP型のバイポーラトランジスタを、NチャンネルFETの替わりにNPN型のバイポーラトランジスタを用いるようにしてもよい。
【0033】
【発明の効果】
上述したように本発明に係る発明特定事項によれば、ダイオードを使用しない全波整流回路を提供できる。
【図面の簡単な説明】
【図1】 第1実施形態に係わる全波整流回路の回路図である。
【図2】 同実施形態に係わる全波整流回路の動作を示すタイミングチャートである。
【図3】 同実施形態に係わる全波整流回路の回路図である。
【図4】 同実施形態に係わる全波整流回路の動作を示すタイミングチャートである。
【図5】 従来の全波整流回路の回路図である。
【図6】 従来の全波整流回路の動作を示すタイミングチャートである。
【符号の説明】
10,10’…反転アンプ、20,20’…正転アンプ、30…出力部、31,32…定電流源、100,200…全波整流回路、N5…NチャンネルFET(第1の電界効果トランジスタ)、N6…NチャンネルFET(第2の電界効果トランジスタ)、P5'…PチャンネルFET(第1の電界効果トランジスタ)、P6'…PチャンネルFET(第2の電界効果トランジスタ)、Vin…入力信号、Vout…出力信号(全波整流信号)。
Claims (4)
- 入力信号を全波整流した全波整流信号を生成する全波整流回路において、
前記入力信号と同相の出力信号を生成する正転アンプと、
前記入力信号と逆相の出力信号を生成する反転アンプと、
前記正転アンプの出力信号と前記反転アンプの出力信号とを切り替えて前記全波整流信号を生成する出力部と
を備え、
前記正転アンプと前記反転アンプとは、前記全波整流信号が帰還される帰還型のアンプであって、
前記出力部は、一定の電流を流す定電流源と、接続端子が前記定電流源と接続され、制御端子に前記正転アンプの信号が供給される第1のトランジスタと、接続端子が前記定電流源と接続され、制御端子に前記反転アンプの信号が供給される第2のトランジスタとを備え、前記第1および第2のトランジスタの接続端子から前記全波整流信号を取り出す
ことを特徴とする全波整流回路。 - 前記第1のトランジスタおよび前記第2のトランジスタは、電界効果トランジスタである
ことを特徴とする請求項1に記載の全波整流回路。 - 前記第1のトランジスタおよび前記第2のトランジスタは、バイポーラトランジスタである
ことを特徴とする請求項1に記載の全波整流回路。 - 前記正転アンプと前記反転アンプとは、電界効果トランジスタで構成されている
ことを特徴とする請求項1または請求項2に記載の全波整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17861899A JP4147690B2 (ja) | 1998-06-26 | 1999-06-24 | 全波整流回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18086598 | 1998-06-26 | ||
JP10-180865 | 1998-06-26 | ||
JP17861899A JP4147690B2 (ja) | 1998-06-26 | 1999-06-24 | 全波整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000082923A JP2000082923A (ja) | 2000-03-21 |
JP4147690B2 true JP4147690B2 (ja) | 2008-09-10 |
Family
ID=26498745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17861899A Expired - Fee Related JP4147690B2 (ja) | 1998-06-26 | 1999-06-24 | 全波整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147690B2 (ja) |
-
1999
- 1999-06-24 JP JP17861899A patent/JP4147690B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000082923A (ja) | 2000-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0688097B1 (en) | Operational amplifiers and current detector circuits | |
US7233196B2 (en) | Bandgap reference voltage generator | |
JP2003514478A (ja) | 増幅器 | |
JPH0669127B2 (ja) | 大スイングcmos電力増幅器 | |
JPH06204820A (ja) | 1対の入力信号を比較するための比較器回路およびそのための方法 | |
JPH1051246A (ja) | 低電圧演算増幅器とその方法 | |
JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
US7330056B1 (en) | Low power CMOS LVDS driver | |
JP2715642B2 (ja) | 半導体集積回路 | |
JP4147690B2 (ja) | 全波整流回路 | |
JPH04307804A (ja) | 単位利得最終段 | |
JP4090660B2 (ja) | 電流−電圧変換回路 | |
US6603358B2 (en) | Integrated circuit with current-limited power output and associated method | |
JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
JP3855810B2 (ja) | 差動増幅回路 | |
JP4087540B2 (ja) | プッシュプル型増幅回路 | |
JP2001251848A (ja) | スイッチングレギュレータ | |
JP4020221B2 (ja) | プッシュプル増幅回路 | |
JP3385100B2 (ja) | 演算増幅器 | |
US7554402B2 (en) | High CMR amplifier topology | |
JP3945412B2 (ja) | レベルシフト回路 | |
US7279976B1 (en) | Differential amplifier with controlled common mode output voltage | |
US20050083125A1 (en) | Variable gain amplifier capable of functioning at low power supply voltage | |
JP3443382B2 (ja) | 増幅回路 | |
JPH07154216A (ja) | 電圧比較器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |