JP2003514478A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2003514478A JP2003514478A JP2001537865A JP2001537865A JP2003514478A JP 2003514478 A JP2003514478 A JP 2003514478A JP 2001537865 A JP2001537865 A JP 2001537865A JP 2001537865 A JP2001537865 A JP 2001537865A JP 2003514478 A JP2003514478 A JP 2003514478A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- resistor
- gate
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
- H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Abstract
(57)【要約】
相補形共通ソーストランジスタ(T1、T2)を含む出力段を有するAB級増幅器は、静止電流を設定するための手段を有する。この手段は、バイアス電流が流れ、そのトランジスタ(T1とT2)のゲート間でそのゲート電圧を設定するように接続されているバイアス抵抗器を含む。バイアス抵抗器(R1)を流れる電流は、2つの基準トランジスタ(T3とT4)から得られ、その各々の基準トランジスタには電流源(3、5)によって所望の静止電流が流されている。基準トランジスタ(T3、T4)のゲート電圧は、基準抵抗器(R2)の両端に加えられ、その基準抵抗器(R2)を流れる電流はバイアス抵抗器(R1)にミラーされる(T5からT9に)。
Description
【0001】
本発明は増幅器に関し、特に、低電源電圧で使用するのに適した増幅器に関す
るが、これに限定されるものではない。
るが、これに限定されるものではない。
【0002】
移動電話またはオーディオプレーヤまたはビデオプレーヤのような携帯型装置
は、バッテリ寿命を最大にするために平均電力消費が最小限であるが、大信号の
適正な処理を可能にする集積回路を必要とする。しばしば必要とされる構成要素
の1つは増幅器であり、上の要求を満たすためにAB級CMOS演算増幅器およ
びバッファが一般に使用される。そのような増幅器に関する特有の問題は、特に
低電源電圧の時に、出力段の持続電流をどのように設定するかである。2つの重
要な要件は、信号が存在しない時の浪費電流を最小限にすること、および、Nチ
ャネルおよびPチャネルの両駆動トランジスタが両方とも同時にオフすると、「
クロスオーバ歪み」をもたらすので、このことが確実にないようにすることであ
る。後者の要件は、小信号振幅で特に厄介である。
は、バッテリ寿命を最大にするために平均電力消費が最小限であるが、大信号の
適正な処理を可能にする集積回路を必要とする。しばしば必要とされる構成要素
の1つは増幅器であり、上の要求を満たすためにAB級CMOS演算増幅器およ
びバッファが一般に使用される。そのような増幅器に関する特有の問題は、特に
低電源電圧の時に、出力段の持続電流をどのように設定するかである。2つの重
要な要件は、信号が存在しない時の浪費電流を最小限にすること、および、Nチ
ャネルおよびPチャネルの両駆動トランジスタが両方とも同時にオフすると、「
クロスオーバ歪み」をもたらすので、このことが確実にないようにすることであ
る。後者の要件は、小信号振幅で特に厄介である。
【0003】
一般の低電圧AB級CMOS増幅器の出力段は、共通ソースの出力ドライバを
含む。そのような構成では信号が電源線電圧の近くまで振れることができるので
、そのような構成が低電圧用途で選ばれる。2つの出力が存在し、共通モード帰
還がある完全に差動用のものでは、NチャネルおよびPチャネル出力トランジス
タの両方のゲートが初段増幅器の高インピーダンスで駆動される。両方のゲート
が信号と一緒に立ち上がり、また立ち下がって、適正なプッシュプル動作を行う
。しかし、初段の出力レベルは、高インピーダンスのノードで生成されるので、
絶対的には明確になっておらず、全体的な外部帰還が適用される時に、やっと明
確になる。信号のない条件の下で最小出力電流を設定するために、出力トランジ
スタのゲート電圧の間の差を知ることが必要である。1つの方法は、簡単な公差
出しを使用することであるが、ドライバノードの高インピーダンス性のために、
これは信頼性のある選択肢ではない。
含む。そのような構成では信号が電源線電圧の近くまで振れることができるので
、そのような構成が低電圧用途で選ばれる。2つの出力が存在し、共通モード帰
還がある完全に差動用のものでは、NチャネルおよびPチャネル出力トランジス
タの両方のゲートが初段増幅器の高インピーダンスで駆動される。両方のゲート
が信号と一緒に立ち上がり、また立ち下がって、適正なプッシュプル動作を行う
。しかし、初段の出力レベルは、高インピーダンスのノードで生成されるので、
絶対的には明確になっておらず、全体的な外部帰還が適用される時に、やっと明
確になる。信号のない条件の下で最小出力電流を設定するために、出力トランジ
スタのゲート電圧の間の差を知ることが必要である。1つの方法は、簡単な公差
出しを使用することであるが、ドライバノードの高インピーダンス性のために、
これは信頼性のある選択肢ではない。
【0004】
従来のAB級増幅器では、多くの場合、基準回路が使用されている。その基準
回路は、所望の最小バイアス電流が流れるNおよびPデバイスの直列接続チェー
ンを含み、その直列接続されたNチャネルデバイスとPチャネルデバイスの両方
のゲート・ソース電圧の和に関係した電圧降下を生成する。ソースフォロワ型の
出力では、これによりバイアスを設定する容易な方法が可能になり、多くの古典
的なオーディオ電力増幅器およびバイポーラ演算増幅器で、この方法が使用され
ている。しかし、低電源電圧の用途では、相補形ソースフォロワの使用は、クリ
ッピング歪み余裕の考慮によって選択肢でなくなるので、他の解決策を見出さな
ければならない。しばしば使用される1つの解決策は、浮動「電圧源」であるが
、これには、デバイスのVtおよび飽和電圧に関する問題がある。
回路は、所望の最小バイアス電流が流れるNおよびPデバイスの直列接続チェー
ンを含み、その直列接続されたNチャネルデバイスとPチャネルデバイスの両方
のゲート・ソース電圧の和に関係した電圧降下を生成する。ソースフォロワ型の
出力では、これによりバイアスを設定する容易な方法が可能になり、多くの古典
的なオーディオ電力増幅器およびバイポーラ演算増幅器で、この方法が使用され
ている。しかし、低電源電圧の用途では、相補形ソースフォロワの使用は、クリ
ッピング歪み余裕の考慮によって選択肢でなくなるので、他の解決策を見出さな
ければならない。しばしば使用される1つの解決策は、浮動「電圧源」であるが
、これには、デバイスのVtおよび飽和電圧に関する問題がある。
【0005】
米国特許第5,475,343号には、最小限の電力消費で最大出力電圧振幅
および大負荷電流を可能にするAB級相補形出力段が開示されている。その出力
段は、抵抗器制御バイアス電流で一対の電圧ノードを生成する第1のバイアス回
路を含む。第2のバイアス回路は4つの電流源を含み、その電流源の出力は2つ
ずつ抵抗器の両端に結合されて、その抵抗器の端子に一対の高インピーダンスノ
ードを形成する。第1のバイアス回路の電圧ノードが、差動入力段および第2の
バイアス回路の一対の電流源のバイアス電流を確定する。差動入力段の出力は、
第2のバイアス回路の第2の電流源の対の入力を駆動する。その第2のバイアス
回路は高インピーダンスノードに駆動電流を供給する。出力回路は、一対の相補
形共通ソーストランジスタを含み、そのトランジスタのゲート(ベース)は第2
のバイアス回路の高インピーダンスノードで駆動される。
および大負荷電流を可能にするAB級相補形出力段が開示されている。その出力
段は、抵抗器制御バイアス電流で一対の電圧ノードを生成する第1のバイアス回
路を含む。第2のバイアス回路は4つの電流源を含み、その電流源の出力は2つ
ずつ抵抗器の両端に結合されて、その抵抗器の端子に一対の高インピーダンスノ
ードを形成する。第1のバイアス回路の電圧ノードが、差動入力段および第2の
バイアス回路の一対の電流源のバイアス電流を確定する。差動入力段の出力は、
第2のバイアス回路の第2の電流源の対の入力を駆動する。その第2のバイアス
回路は高インピーダンスノードに駆動電流を供給する。出力回路は、一対の相補
形共通ソーストランジスタを含み、そのトランジスタのゲート(ベース)は第2
のバイアス回路の高インピーダンスノードで駆動される。
【0006】
本発明の目的は、低電力消費で低電源電圧で動作可能な増幅器の提供を可能に
することである。
することである。
【0007】
本発明で提供されるAB級増幅器は、電源線間に接続された相補形共通ソース
(またはエミッタ)トランジスタを含む出力段と、バイアス電流が流されかつそ
れらのトランジスタのゲート(ベース)電極の間に接続されたバイアス抵抗器を
含み、ゼロ信号条件の下で出力段の最小(または静止)電流を設定するための第
1の手段と、基準電流生成手段、第1および第2のダイオード接続された相補形
基準電界効果トランジスタを通してその基準電流を流すための手段、第1および
第2の基準トランジスタのゲート(またはベース)電位を監視するための手段、
および基準抵抗器の両端にそのゲート(またはベース)電位を加えるための手段
を含み、バイアス抵抗器を流れるバイアス電流を決定するための第2の手段と、
基準抵抗器を流れる電流を感知しそれに依存した電流をバイアス抵抗器に加える
ための第3の手段とを有する。
(またはエミッタ)トランジスタを含む出力段と、バイアス電流が流されかつそ
れらのトランジスタのゲート(ベース)電極の間に接続されたバイアス抵抗器を
含み、ゼロ信号条件の下で出力段の最小(または静止)電流を設定するための第
1の手段と、基準電流生成手段、第1および第2のダイオード接続された相補形
基準電界効果トランジスタを通してその基準電流を流すための手段、第1および
第2の基準トランジスタのゲート(またはベース)電位を監視するための手段、
および基準抵抗器の両端にそのゲート(またはベース)電位を加えるための手段
を含み、バイアス抵抗器を流れるバイアス電流を決定するための第2の手段と、
基準抵抗器を流れる電流を感知しそれに依存した電流をバイアス抵抗器に加える
ための第3の手段とを有する。
【0008】
基準トランジスタを流れる電流を決定する基準電流源を設けることで、電流は
実質的に電源電圧に無関係になる。したがって、基準トランジスタのゲート・ソ
ース(またはベース・エミッタ)電位は、実質的に一定であり、電源電圧に無関
係になる。
実質的に電源電圧に無関係になる。したがって、基準トランジスタのゲート・ソ
ース(またはベース・エミッタ)電位は、実質的に一定であり、電源電圧に無関
係になる。
【0009】
静止電流生成手段は、第1の電流生成器および第2の電流生成器を含んでもよ
く、前記第1の電流生成器の出力電流が第1の基準トランジスタを通り抜け、第
2の電流生成器の出力電流が第2のトランジスタを通り抜ける。第1および第2
の電流生成器で生成される電流は、実質的に等しい。
く、前記第1の電流生成器の出力電流が第1の基準トランジスタを通り抜け、第
2の電流生成器の出力電流が第2のトランジスタを通り抜ける。第1および第2
の電流生成器で生成される電流は、実質的に等しい。
【0010】
2つの別個の電流源を設けることで、2つの基準トランジスタの間に接続され
た単一電流源が使用される場合よりも、2つのゲート(またはベース)電圧が互
いにいっそう近くなるようにすることができる。
た単一電流源が使用される場合よりも、2つのゲート(またはベース)電圧が互
いにいっそう近くなるようにすることができる。
【0011】
第2の基準トランジスタのゲート(またはベース)電位を監視し、基準抵抗器
の一端に加えるための手段は、演算増幅器を含んでもよい。
の一端に加えるための手段は、演算増幅器を含んでもよい。
【0012】
第1の基準トランジスタのゲート(またはベース)電位を監視し、基準抵抗器
の他端に加えるための手段は、バッファ増幅器を含んでもよい。
の他端に加えるための手段は、バッファ増幅器を含んでもよい。
【0013】
もしくは、第1の基準トランジスタのゲート(またはベース)電極は、基準抵
抗器手段の他端に直接接続され、基準電流よりも僅かに少くない値の電流をさら
に生成し、前記電流を基準抵抗器の他端に加えることができる。
抗器手段の他端に直接接続され、基準電流よりも僅かに少くない値の電流をさら
に生成し、前記電流を基準抵抗器の他端に加えることができる。
【0014】
バイアス抵抗器内の電流の流れの方向を逆にするための手段が設けられてもよ
い。
い。
【0015】
これによって、2つの出力トランジスタのゲート(またはベース)の間の電圧
差が符号を変えることができるときに、非常に低い電源電圧での動作が可能にな
る。使用によってバッテリの充電状態が変化するときに広い範囲の電圧での動作
が要求され得る移動電話のようなバッテリ電力供給装置で、そのような配列は特
に有用である。
差が符号を変えることができるときに、非常に低い電源電圧での動作が可能にな
る。使用によってバッテリの充電状態が変化するときに広い範囲の電圧での動作
が要求され得る移動電話のようなバッテリ電力供給装置で、そのような配列は特
に有用である。
【0016】
反転手段は、第1および第2の基準トランジスタのゲート(またはベース)電
圧を比較するための比較器、および比較器の出力に依存して基準抵抗器およびバ
イアス抵抗器を通過する電流の流れの方向を逆にするための切換え手段を含んで
もよい。
圧を比較するための比較器、および比較器の出力に依存して基準抵抗器およびバ
イアス抵抗器を通過する電流の流れの方向を逆にするための切換え手段を含んで
もよい。
【0017】
本発明の上記および他の特徴および利点は、添付の図面を参照する、例として
の本発明の実施形態についての次の説明から明らかになるであろう。
の本発明の実施形態についての次の説明から明らかになるであろう。
【0018】
図1は本発明によるAB級増幅器の出力段を示し、入力信号を受け取るための
入力端子1を含み、その入力端子はPチャネル電界効果トランジスタT1のゲー
ト電極に接続され、さらに、抵抗器R1を介してNチャネル電界効果トランジス
タT2のゲート電極に接続されている。トランジスタT1およびT2のドレイン
電極は、出力端子2に接続され、その出力端子から増幅された出力信号が利用可
能になる。トランジスタT1およびT2のソース電極は、それぞれ電源線VDD およびVSSに接続されている。Pチャネル電界効果トランジスタT3はダイオ
ード接続され、そのソース電極は電源線VDDに接続され、そのゲートおよびド
レイン電極は電流シンク3および演算増幅器4の非反転入力に接続されている。
電流源5はNチャネル電界効果トランジスタT4のゲートおよびドレインの電極
に接続され、そのNチャネル電界効果トランジスタT4のソース電極は電源線V SS に接続されている。トランジスタT4のゲート電極は演算増幅器6の非反転
入力に接続されている。増幅器4の反転入力は、それの出力と抵抗器R2の一端
とに接続されている。抵抗器R2の他端は、増幅器6の反転入力とNチャネル電
界効果トランジスタT5のドレイン電極とに接続されている。増幅器6の出力は
、トランジスタ5のゲート電極と2つの他のNチャネル電界効果トランジスタT
6およびT7のゲート電極とに接続されている。トランジスタT5、T6、およ
びT7のソース電極は、それぞれ電源線VSSに接続されている。トランジスタ
T6のドレイン電極はPチャネル電界効果トランジスタT8のドレイン電極に接
続され、そのPチャネル電界効果トランジスタT8のソース電極は電源線VDD に接続されている。トランジスタT8のドレイン電極は、それのゲート電極とP
チャネル電界効果トランジスタT9のゲート電極とに接続され、そのPチャネル
電界効果トランジスタT9のソース電極は電源線VDDに接続されている。トラ
ンジスタT9のドレイン電極はトランジスタT1のゲート電極に接続され、一方
で、トランジスタT7のドレイン電極はトランジスタT2のゲート電極に接続さ
れている。補償コンデンサC1およびC2は、それぞれトランジスタT1および
T2のゲート電極とドレイン電極の間に接続されてもよい。一方で、コンデンサ
C3は抵抗器R1と並列に接続されている。
入力端子1を含み、その入力端子はPチャネル電界効果トランジスタT1のゲー
ト電極に接続され、さらに、抵抗器R1を介してNチャネル電界効果トランジス
タT2のゲート電極に接続されている。トランジスタT1およびT2のドレイン
電極は、出力端子2に接続され、その出力端子から増幅された出力信号が利用可
能になる。トランジスタT1およびT2のソース電極は、それぞれ電源線VDD およびVSSに接続されている。Pチャネル電界効果トランジスタT3はダイオ
ード接続され、そのソース電極は電源線VDDに接続され、そのゲートおよびド
レイン電極は電流シンク3および演算増幅器4の非反転入力に接続されている。
電流源5はNチャネル電界効果トランジスタT4のゲートおよびドレインの電極
に接続され、そのNチャネル電界効果トランジスタT4のソース電極は電源線V SS に接続されている。トランジスタT4のゲート電極は演算増幅器6の非反転
入力に接続されている。増幅器4の反転入力は、それの出力と抵抗器R2の一端
とに接続されている。抵抗器R2の他端は、増幅器6の反転入力とNチャネル電
界効果トランジスタT5のドレイン電極とに接続されている。増幅器6の出力は
、トランジスタ5のゲート電極と2つの他のNチャネル電界効果トランジスタT
6およびT7のゲート電極とに接続されている。トランジスタT5、T6、およ
びT7のソース電極は、それぞれ電源線VSSに接続されている。トランジスタ
T6のドレイン電極はPチャネル電界効果トランジスタT8のドレイン電極に接
続され、そのPチャネル電界効果トランジスタT8のソース電極は電源線VDD に接続されている。トランジスタT8のドレイン電極は、それのゲート電極とP
チャネル電界効果トランジスタT9のゲート電極とに接続され、そのPチャネル
電界効果トランジスタT9のソース電極は電源線VDDに接続されている。トラ
ンジスタT9のドレイン電極はトランジスタT1のゲート電極に接続され、一方
で、トランジスタT7のドレイン電極はトランジスタT2のゲート電極に接続さ
れている。補償コンデンサC1およびC2は、それぞれトランジスタT1および
T2のゲート電極とドレイン電極の間に接続されてもよい。一方で、コンデンサ
C3は抵抗器R1と並列に接続されている。
【0019】
NチャネルとPチャネルの出力トランジスタ(T1およびT2)の間の所望の
オフセットが非常に小さくなる時に、すなわち数ミリボルトになる時に、安定な
オセット電圧を維持する最も信頼性のある方法は、抵抗器(R1)を通して電流
を流すことによる。また、これによって、信号経路内での全体の非直線挙動が回
避される。また、抵抗器の両端間の交流インピーダンスは、両方のトランジスタ
が相補形のやり方で駆動されるように小さくしなければならない。これは、例え
ば、抵抗器と並列に大きなコンデンサ(C3)を接続することで達成することが
できる。2つのゲート(トランジスタT1とT2の)は、高インピーダンスノー
ドから駆動されるので、各々のゲートノードで対称的にオフセット電流が加えら
れ、また引かれる。
オフセットが非常に小さくなる時に、すなわち数ミリボルトになる時に、安定な
オセット電圧を維持する最も信頼性のある方法は、抵抗器(R1)を通して電流
を流すことによる。また、これによって、信号経路内での全体の非直線挙動が回
避される。また、抵抗器の両端間の交流インピーダンスは、両方のトランジスタ
が相補形のやり方で駆動されるように小さくしなければならない。これは、例え
ば、抵抗器と並列に大きなコンデンサ(C3)を接続することで達成することが
できる。2つのゲート(トランジスタT1とT2の)は、高インピーダンスノー
ドから駆動されるので、各々のゲートノードで対称的にオフセット電流が加えら
れ、また引かれる。
【0020】
示した実施形態は、抵抗、VtおよびVDDの変動に拘わらず適正な電流が設
定される増幅器を提供する。
定される増幅器を提供する。
【0021】
図1に示す増幅器では、出力段に指定された要求静止電流のときに2つの基準
トランジスタT3およびT4(必要な大きさである)で必要とされる絶対的なゲ
ート・ソース電圧の推定値を、最初に見出して、抵抗器R1を流れるバイアス電
流が生成される。実際の用途では、2つのゲート電圧の値は非常に近くなる可能
性があるので、バイアス電流が引き出される基準電圧を得るために、必ずしも共
通電流経路を使用する必要はない。結果として、出力トランジスタT1およびT
2を流れる静止電流に等しいトランジスタT3およびT4を流れる電流を限定す
るように、別個の電流シンク3および電流源5が設けられる。電流シンク3およ
び電流源5は、基準電流生成器の出力を適切にミラーすることで得られる。その
基準電流生成器は、例えば、バンドギャップ型基準源で制御され得る。増幅器4
は、電圧フォロワとして作用して、トランジスタT3のゲート電極に生成された
基準電圧を緩衝する。トランジスタT4のゲート電極に生成された基準電圧は、
演算増幅器6の高インピーダンス非反転入力に供給される。基準抵抗器R2は、
演算増幅器6の反転入力と増幅器5の出力の間に接続されている。その結果、増
幅器6の反転入力はトランジスタT4のゲート電極に接続されている非反転入力
の電位に追随するので、基準抵抗器R2はトランジスタT3およびT4のゲート
電圧をその両端に加えられている。増幅器6の反転段によって帰還された電流が
抵抗器R2を流れる基準電流を供給し、その基準電流が抵抗器R1を流れるバイ
アス電流を限定するために使用される。抵抗器R2を流れるこの電流は、トラン
ジスタT5およびT6を含む電流ミラーを使用して、実証される電流源トランジ
スタT9および電流シンクトランジスタT7の両方に複製することができる。こ
のようにして、限定されたバイアス電流が出力トランジスタT1とT2のゲート
電極の間に接続された抵抗器R1を流れる。基準電流生成ループ内の演算増幅器
は、非常に簡単なものでよく、数μAで動作する単一段で構成され、したがって
殆ど電力を使わない。
トランジスタT3およびT4(必要な大きさである)で必要とされる絶対的なゲ
ート・ソース電圧の推定値を、最初に見出して、抵抗器R1を流れるバイアス電
流が生成される。実際の用途では、2つのゲート電圧の値は非常に近くなる可能
性があるので、バイアス電流が引き出される基準電圧を得るために、必ずしも共
通電流経路を使用する必要はない。結果として、出力トランジスタT1およびT
2を流れる静止電流に等しいトランジスタT3およびT4を流れる電流を限定す
るように、別個の電流シンク3および電流源5が設けられる。電流シンク3およ
び電流源5は、基準電流生成器の出力を適切にミラーすることで得られる。その
基準電流生成器は、例えば、バンドギャップ型基準源で制御され得る。増幅器4
は、電圧フォロワとして作用して、トランジスタT3のゲート電極に生成された
基準電圧を緩衝する。トランジスタT4のゲート電極に生成された基準電圧は、
演算増幅器6の高インピーダンス非反転入力に供給される。基準抵抗器R2は、
演算増幅器6の反転入力と増幅器5の出力の間に接続されている。その結果、増
幅器6の反転入力はトランジスタT4のゲート電極に接続されている非反転入力
の電位に追随するので、基準抵抗器R2はトランジスタT3およびT4のゲート
電圧をその両端に加えられている。増幅器6の反転段によって帰還された電流が
抵抗器R2を流れる基準電流を供給し、その基準電流が抵抗器R1を流れるバイ
アス電流を限定するために使用される。抵抗器R2を流れるこの電流は、トラン
ジスタT5およびT6を含む電流ミラーを使用して、実証される電流源トランジ
スタT9および電流シンクトランジスタT7の両方に複製することができる。こ
のようにして、限定されたバイアス電流が出力トランジスタT1とT2のゲート
電極の間に接続された抵抗器R1を流れる。基準電流生成ループ内の演算増幅器
は、非常に簡単なものでよく、数μAで動作する単一段で構成され、したがって
殆ど電力を使わない。
【0022】
抵抗器R1とR2は等しいのが好ましく、そうすると等しい電流がそれらの抵
抗器を流れる。これは、トランジスタT5、T6およびT7を互いに同じにし、
さらにトランジスタT8とT9互いに同じにすることで達成することができる。
明らかに、基準抵抗器R2の電流がバイアス抵抗器R1の電流に等しいことは不
可欠なことではなく、重要な考慮すべきことは、抵抗器R1の両端間の電位が抵
抗器R2の両端間の電位に等しくなければならないことであるが、そのようにす
るのが好都合である。トランジスタT6からT9を適切な寸法に作ることで、異
なるが関係のある電流が生成可能であるが、抵抗器R1およびR2を適当に調整
して電位が等しく保たれる。明らかになることであるが、抵抗器R1およびR2
流れる電流は、トランジスタT1およびT2を流れる静止電流またはトランジス
タT3およびT4を流れる電流に直接には関係していない。
抗器を流れる。これは、トランジスタT5、T6およびT7を互いに同じにし、
さらにトランジスタT8とT9互いに同じにすることで達成することができる。
明らかに、基準抵抗器R2の電流がバイアス抵抗器R1の電流に等しいことは不
可欠なことではなく、重要な考慮すべきことは、抵抗器R1の両端間の電位が抵
抗器R2の両端間の電位に等しくなければならないことであるが、そのようにす
るのが好都合である。トランジスタT6からT9を適切な寸法に作ることで、異
なるが関係のある電流が生成可能であるが、抵抗器R1およびR2を適当に調整
して電位が等しく保たれる。明らかになることであるが、抵抗器R1およびR2
流れる電流は、トランジスタT1およびT2を流れる静止電流またはトランジス
タT3およびT4を流れる電流に直接には関係していない。
【0023】
図2は、他の実施形態を示す。この実施形態では、同じ参照記号は、図1の構
成要素と同等な図2の構成要素を示すために使用する。次の説明では、図1と2
の実施形態の間の差だけを説明する。図2に示すように、増幅器4は省かれ、抵
抗器R2の一端が直接トランジスタT3のゲートおよびドレインの電極に接続さ
れる。他の対策が何も無い場合は、これによって、トランジスタ3を通して余分
な電流が引き出される結果になり、必要とされるゲート電圧の推定値を無効にし
、抵抗器R1にかかるバイアス電圧の精度を低下させる。この精度の低下を小さ
くするために、他のPチャネル電界効果トランジスタT10が設けられる。トラ
ンジスタT10のソース電極は、電源線VDDに接続され、ドレイン電極は抵抗
器R2の一端に接続され、さらにゲート電極はトランジスタT8のゲート電極に
接続される。このトランジスタは、抵抗器R2を流れる基準電流よりも僅かに小
さい電流を生成するような寸法に作られ、その結果、基準電流よりも僅かに小さ
な電流がループ内に再注入される。これによって、全補償電流が注入された場合
に起こる安定性の問題なしに、誤差が減少される。
成要素と同等な図2の構成要素を示すために使用する。次の説明では、図1と2
の実施形態の間の差だけを説明する。図2に示すように、増幅器4は省かれ、抵
抗器R2の一端が直接トランジスタT3のゲートおよびドレインの電極に接続さ
れる。他の対策が何も無い場合は、これによって、トランジスタ3を通して余分
な電流が引き出される結果になり、必要とされるゲート電圧の推定値を無効にし
、抵抗器R1にかかるバイアス電圧の精度を低下させる。この精度の低下を小さ
くするために、他のPチャネル電界効果トランジスタT10が設けられる。トラ
ンジスタT10のソース電極は、電源線VDDに接続され、ドレイン電極は抵抗
器R2の一端に接続され、さらにゲート電極はトランジスタT8のゲート電極に
接続される。このトランジスタは、抵抗器R2を流れる基準電流よりも僅かに小
さい電流を生成するような寸法に作られ、その結果、基準電流よりも僅かに小さ
な電流がループ内に再注入される。これによって、全補償電流が注入された場合
に起こる安定性の問題なしに、誤差が減少される。
【0024】
本発明が基づいている原理は、より低い電源電圧も考慮に入れるように拡張す
ることができる。理解されるであろうが、バッテリ電力供給システムに関して、
バッテリの寿命を最大にするために、またはバッテリの繰返し充電の間の時間を
最大限にするために、電源電圧値の広い範囲を包含する必要がある。電源電圧が
減少するときに、出力トランジスタのゲート電極間の電圧差が符号を変えること
が起り得る。したがって、トランジスタT1およびT2のゲートノードで注入さ
れる電流もまた符号を変えなければならない。これは、基準電流生成ループ内で
使用される増幅器がシンク電流または供給源電流に対する能力があるようにする
ことで達成することができる。1つの可能性は、増幅器6の出力にインバータに
似ている構造を設けることである。Vtn+Vtpより下の非常に低い電源電圧
では、NおよびPのソース両方が活動化される状況が起こらないので、簡単なイ
ンバータは適切でない。より広い範囲の電源電圧の要求に応えなければならない
場合は、Vbias=0である時に供給源とシンクが互いに不利に動作しないこ
とを保証する必要である。このことが可能な場合、トランジスタT1およびT2
のゲートに対してミラーされる時に、低インピーダンスノードが増幅器の初段に
対して現れるので、低周波利得が下がる。
ることができる。理解されるであろうが、バッテリ電力供給システムに関して、
バッテリの寿命を最大にするために、またはバッテリの繰返し充電の間の時間を
最大限にするために、電源電圧値の広い範囲を包含する必要がある。電源電圧が
減少するときに、出力トランジスタのゲート電極間の電圧差が符号を変えること
が起り得る。したがって、トランジスタT1およびT2のゲートノードで注入さ
れる電流もまた符号を変えなければならない。これは、基準電流生成ループ内で
使用される増幅器がシンク電流または供給源電流に対する能力があるようにする
ことで達成することができる。1つの可能性は、増幅器6の出力にインバータに
似ている構造を設けることである。Vtn+Vtpより下の非常に低い電源電圧
では、NおよびPのソース両方が活動化される状況が起こらないので、簡単なイ
ンバータは適切でない。より広い範囲の電源電圧の要求に応えなければならない
場合は、Vbias=0である時に供給源とシンクが互いに不利に動作しないこ
とを保証する必要である。このことが可能な場合、トランジスタT1およびT2
のゲートに対してミラーされる時に、低インピーダンスノードが増幅器の初段に
対して現れるので、低周波利得が下がる。
【0025】
電源電圧がクリティカルなレベルまで減少した時に、抵抗器R1のバイアス電
流の方向を反対にすることが可能な実施形態を、図3に示す。再び、図1に関連
して既に説明した構成要素に対応する図3のそれらの構成要素は、図1と同じ参
照記号を付ける。図1と図3の実施形態の差だけを下で詳細に述べる。
流の方向を反対にすることが可能な実施形態を、図3に示す。再び、図1に関連
して既に説明した構成要素に対応する図3のそれらの構成要素は、図1と同じ参
照記号を付ける。図1と図3の実施形態の差だけを下で詳細に述べる。
【0026】
図3に示すように、増幅器4の出力はさらに比較器7の第1の入力に接続され
、一方で、トランジスタT4のゲート電極はさらに比較器7の第2の入力に接続
される。比較器7の出力は、第1および第2の切換え用配列8および9の入力を
制御するように接続される。トランジスタT5のドレイン電極はさらにPチャネ
ル電界効果トランジスタT11のドレイン電極に接続され、一方で、演算増幅器
6の出力は、切換え用配列8および9を介して、それぞれトランジスタT5およ
びT11のゲート電極に接続される。トランジスタT11のゲート電極は、2つ
の他のPチャネル電界効果トランジスタT12およびT13のゲート電極に接続
される。トランジスタT11、T12およびT13のソース電極はそれぞれ電源
線VDDに接続される。トランジスタT11のドレイン電極は、Nチャネル電界
効果トランジスタT14のドレインおよびゲートの電極とNチャネル電界効果ト
ランジスタT15のゲート電極とに接続される。トランジスタT14およびT1
5のソース電極は電源線VSSに接続される。トランジスタT13のドレイン電
極はトランジスタT2のゲート電極に接続され、一方で、トランジスタT15の
ドレイン電極はトランジスタT1のゲート電極に接続される。
、一方で、トランジスタT4のゲート電極はさらに比較器7の第2の入力に接続
される。比較器7の出力は、第1および第2の切換え用配列8および9の入力を
制御するように接続される。トランジスタT5のドレイン電極はさらにPチャネ
ル電界効果トランジスタT11のドレイン電極に接続され、一方で、演算増幅器
6の出力は、切換え用配列8および9を介して、それぞれトランジスタT5およ
びT11のゲート電極に接続される。トランジスタT11のゲート電極は、2つ
の他のPチャネル電界効果トランジスタT12およびT13のゲート電極に接続
される。トランジスタT11、T12およびT13のソース電極はそれぞれ電源
線VDDに接続される。トランジスタT11のドレイン電極は、Nチャネル電界
効果トランジスタT14のドレインおよびゲートの電極とNチャネル電界効果ト
ランジスタT15のゲート電極とに接続される。トランジスタT14およびT1
5のソース電極は電源線VSSに接続される。トランジスタT13のドレイン電
極はトランジスタT2のゲート電極に接続され、一方で、トランジスタT15の
ドレイン電極はトランジスタT1のゲート電極に接続される。
【0027】
図3の考察から理解されるように、双方向の電流シンク兼電流源が増幅器6の
帰還経路に使用され、さらに比較器7が追加されて、必要なVbiasが0Vに
近かづいたときに、帰還を供給するために電流源を使用するかまたは電流シンク
を使用するかが選択され、他方のデバイスのVgsが0Vに減らされる。このよ
うにして、増幅器6の帰還経路内の電流源は、比較器7の出力に依存して、トラ
ンジスタT11を含む電流源かトランジスタT5を含む電流シンクかいずれかで
形成される。比較器7の出力で、切換え用配列8および9の状態を制御して、ト
ランジスタT5かT11かいずれかを増幅器6の帰還経路に接続する。
帰還経路に使用され、さらに比較器7が追加されて、必要なVbiasが0Vに
近かづいたときに、帰還を供給するために電流源を使用するかまたは電流シンク
を使用するかが選択され、他方のデバイスのVgsが0Vに減らされる。このよ
うにして、増幅器6の帰還経路内の電流源は、比較器7の出力に依存して、トラ
ンジスタT11を含む電流源かトランジスタT5を含む電流シンクかいずれかで
形成される。比較器7の出力で、切換え用配列8および9の状態を制御して、ト
ランジスタT5かT11かいずれかを増幅器6の帰還経路に接続する。
【0028】
当業者には明らかであろうが、トランジスタT5が増幅器6の帰還経路内に接
続される時に、トランジスタT11は、そのソースとゲートの電極が一緒に接続
されるので、電流を出力しない。したがって、トランジスタT12〜T15もま
た電流を出力しない。
続される時に、トランジスタT11は、そのソースとゲートの電極が一緒に接続
されるので、電流を出力しない。したがって、トランジスタT12〜T15もま
た電流を出力しない。
【0029】
図1に関連して前に説明したように、トランジスタ5は基準抵抗器R2を通し
て電流を運ぶ。トランジスタT6およびT7各々はトランジスタT5と電流ミラ
ーを形成し、トランジスタT6を流れる電流は、さらに、トランジスタT7およ
びT9で形成される電流ミラーの入力枝路に流される。これによって、バイアス
抵抗器R1を通して電流が流れる結果になり、その電流の大きさはトランジスタ
T7およびT9で流される電流によって決定され、したがって、基準抵抗器R2
を通して流れる電流に関係している。トランジスタT5〜T7が同じ大きさであ
り、さらにトランジスタT8とT9が同じ大きさである場合、その2つの電流は
等しくなる。
て電流を運ぶ。トランジスタT6およびT7各々はトランジスタT5と電流ミラ
ーを形成し、トランジスタT6を流れる電流は、さらに、トランジスタT7およ
びT9で形成される電流ミラーの入力枝路に流される。これによって、バイアス
抵抗器R1を通して電流が流れる結果になり、その電流の大きさはトランジスタ
T7およびT9で流される電流によって決定され、したがって、基準抵抗器R2
を通して流れる電流に関係している。トランジスタT5〜T7が同じ大きさであ
り、さらにトランジスタT8とT9が同じ大きさである場合、その2つの電流は
等しくなる。
【0030】
しかし、トランジスタT11が増幅器6の帰還経路内に接続されている場合、
トランジスタT11は抵抗器R2を通して基準電流を流す。明らかに、この電流
は抵抗器R2を通して反対方向に流れる。同時に、トランジスタT5のゲート電
極はVSSに接続されて、トランジスタT5〜T9が非導通になるようにする。
トランジスタT12およびT13はトランジスタT11とそれぞれの電流ミラー
を形成し、トランジスタT12はまたトランジスタT14およびT15で形成さ
れる電流ミラーの入力枝路に電流を流す。これによって、基準抵抗器R2を通っ
て流れる電流に等しい(または関係した)電流がバイアス抵抗器R1を通って流
れる結果になる。この電流はトランジスタT13およびT15を介して伝導され
る。
トランジスタT11は抵抗器R2を通して基準電流を流す。明らかに、この電流
は抵抗器R2を通して反対方向に流れる。同時に、トランジスタT5のゲート電
極はVSSに接続されて、トランジスタT5〜T9が非導通になるようにする。
トランジスタT12およびT13はトランジスタT11とそれぞれの電流ミラー
を形成し、トランジスタT12はまたトランジスタT14およびT15で形成さ
れる電流ミラーの入力枝路に電流を流す。これによって、基準抵抗器R2を通っ
て流れる電流に等しい(または関係した)電流がバイアス抵抗器R1を通って流
れる結果になる。この電流はトランジスタT13およびT15を介して伝導され
る。
【0031】
図4は、トランジスタT3およびT4に加えられるべき電流を生成するための
基準電流生成器の例示的な実施形態を示す。バンドギャップ型、または他の電圧
生成器10を含み、その電圧生成器10は演算増幅器11の非反転入力に接続さ
れ、その演算増幅器の出力はNチャネル電界効果トランジスタT20のゲート電
極に接続されている。トランジスタT20のソース電極は増幅器11の反転入力
に接続され、また抵抗器R10を介して電源線VSSに接続されている。トラン
ジスタT20のドレイン電極は、Pチャネル電界効果トランジスタT21のドレ
インおよびゲート電極に接続され、そのPチャネル電界効果トランジスタT21
のソース電極は電源線VDDに接続されている。トランジスタT21のゲート電
極はさらにPチャネル電界効果トランジスタT22のゲート電極に接続され、そ
のPチャネル電界効果トランジスタT22のソース電極は電源線VDDに接続さ
れている。トランジスタT22のドレイン電極は、基準電流出力を供給し、その
基準電流出力はバンドギャップ電圧、抵抗器R10の値、およびトランジスタT
20〜T22の相対的な寸法に依存している。
基準電流生成器の例示的な実施形態を示す。バンドギャップ型、または他の電圧
生成器10を含み、その電圧生成器10は演算増幅器11の非反転入力に接続さ
れ、その演算増幅器の出力はNチャネル電界効果トランジスタT20のゲート電
極に接続されている。トランジスタT20のソース電極は増幅器11の反転入力
に接続され、また抵抗器R10を介して電源線VSSに接続されている。トラン
ジスタT20のドレイン電極は、Pチャネル電界効果トランジスタT21のドレ
インおよびゲート電極に接続され、そのPチャネル電界効果トランジスタT21
のソース電極は電源線VDDに接続されている。トランジスタT21のゲート電
極はさらにPチャネル電界効果トランジスタT22のゲート電極に接続され、そ
のPチャネル電界効果トランジスタT22のソース電極は電源線VDDに接続さ
れている。トランジスタT22のドレイン電極は、基準電流出力を供給し、その
基準電流出力はバンドギャップ電圧、抵抗器R10の値、およびトランジスタT
20〜T22の相対的な寸法に依存している。
【0032】
基準トランジスタT3およびT4に加える静止電流を生成するために、トラン
ジスタT22のドレイン電極からの出力電流がNチャネル電界効果トランジスタ
T23のゲートおよびドレイン電極に供給され、そのNチャネル電界効果トラン
ジスタT23のソース電極は電源線VSSに接続されている。トランジスタT2
3は、Nチャネル電界効果トランジスタT24およびT25で形成される2つの
出力枝路を有する電流ミラーの入力枝路を形成し、そのNチャネル電界効果トラ
ンジスタT24およびT25のゲート電極はトランジスタT23のゲート電極に
接続され、さらに、トランジスタT24およびT25のソース電極は電源線VS S に接続されている。トランジスタT24のドレイン電極は、Pチャネル電界効
果トランジスタT26のドレインおよびゲート電極に接続され、さらにそのPチ
ャネル電界効果トランジスタT26のソース電極は電源線VDDに接続されてい
る。トランジスタT26は、電流ミラー回路の入力枝路を形成し、その電流ミラ
ー回路の出力枝路はNチャネル電界効果トランジスタT27で形成され、そのN
チャネル電界効果トランジスタT27のゲート電極はトランジスタT26のゲー
ト電極に接続され、またトランジスタT27のソース電極は電源線VDDに接続
されている。トランジスタT27は図1〜3の電流源3を形成し、トランジスタ
27のドレイン電極はトランジスタT4のドレインおよびゲート電極に接続され
ている。同様に、トランジスタT25は図1〜3の電流シンク5を形成し、トラ
ンジスタ25のドレイン電極はトランジスタT3のゲートおよびドレイン電極に
接続されている。
ジスタT22のドレイン電極からの出力電流がNチャネル電界効果トランジスタ
T23のゲートおよびドレイン電極に供給され、そのNチャネル電界効果トラン
ジスタT23のソース電極は電源線VSSに接続されている。トランジスタT2
3は、Nチャネル電界効果トランジスタT24およびT25で形成される2つの
出力枝路を有する電流ミラーの入力枝路を形成し、そのNチャネル電界効果トラ
ンジスタT24およびT25のゲート電極はトランジスタT23のゲート電極に
接続され、さらに、トランジスタT24およびT25のソース電極は電源線VS S に接続されている。トランジスタT24のドレイン電極は、Pチャネル電界効
果トランジスタT26のドレインおよびゲート電極に接続され、さらにそのPチ
ャネル電界効果トランジスタT26のソース電極は電源線VDDに接続されてい
る。トランジスタT26は、電流ミラー回路の入力枝路を形成し、その電流ミラ
ー回路の出力枝路はNチャネル電界効果トランジスタT27で形成され、そのN
チャネル電界効果トランジスタT27のゲート電極はトランジスタT26のゲー
ト電極に接続され、またトランジスタT27のソース電極は電源線VDDに接続
されている。トランジスタT27は図1〜3の電流源3を形成し、トランジスタ
27のドレイン電極はトランジスタT4のドレインおよびゲート電極に接続され
ている。同様に、トランジスタT25は図1〜3の電流シンク5を形成し、トラ
ンジスタ25のドレイン電極はトランジスタT3のゲートおよびドレイン電極に
接続されている。
【0033】
明らかになることであるが、増幅器の出力段の最小電流または静止電流は、バ
ンドギャップ電圧および抵抗器R10の抵抗で決定される値に設定され、したが
って、電源電圧変動に実質的に無関係である。トランジスタT3およびT4を流
れる電流は、トランジスタT1およびT2を流れる電流に等しいが、バイアス抵
抗器R1または基準抵抗器R2を流れる電流とどのような関係も直接的にない。
バイアス電流は、トランジスタT1とT2(またはT3とT4)のゲート電圧の
間の差の因数であるが、抵抗器の値でバイアス電流の実際の値が決定される。
ンドギャップ電圧および抵抗器R10の抵抗で決定される値に設定され、したが
って、電源電圧変動に実質的に無関係である。トランジスタT3およびT4を流
れる電流は、トランジスタT1およびT2を流れる電流に等しいが、バイアス抵
抗器R1または基準抵抗器R2を流れる電流とどのような関係も直接的にない。
バイアス電流は、トランジスタT1とT2(またはT3とT4)のゲート電圧の
間の差の因数であるが、抵抗器の値でバイアス電流の実際の値が決定される。
【0034】
図1〜4に関連して説明したAB級増幅器の実施形態は電界効果トランジスタ
を使用するが、本発明はバイポーラトランジスタを使用するAB級増幅器に同様
に適用することができ、回路配列または動作のモードに対する実質的な変更は必
要でない。
を使用するが、本発明はバイポーラトランジスタを使用するAB級増幅器に同様
に適用することができ、回路配列または動作のモードに対する実質的な変更は必
要でない。
【0035】
本開示を読むことで、当業者には他の修正形態が明らかになるであろう。その
ような修正形態は、増幅器の設計および使用で既に公知であり、かつ本明細書で
既に説明された特徴の代わりに、またはそれに追加して使用され得る他の特徴を
含んでもよい。この出願で特許請求項は特徴の特定の組合せに組み上げられた。
しかし、本出願の開示の範囲は、明示的にか暗黙にかいずれかで開示された新規
な特徴、または特徴の新規な組合せ、または当業者に明らかである1つまたは複
数のそれらの特徴の概念を含み、それがいずれかの請求項で現在請求されている
ものと同じ発明に関係するものであるかどうか、さらに本発明と同じ技術問題の
いずれかまたは全てを軽減するものであるかどうかによらないことは理解すべき
である。本出願者は、ここで、本出願またはそれから派生する他の出願の遂行時
に、新しい請求項がそのような特徴および/またはそのような特徴の組合せに具
現化され得ることを通知する。
ような修正形態は、増幅器の設計および使用で既に公知であり、かつ本明細書で
既に説明された特徴の代わりに、またはそれに追加して使用され得る他の特徴を
含んでもよい。この出願で特許請求項は特徴の特定の組合せに組み上げられた。
しかし、本出願の開示の範囲は、明示的にか暗黙にかいずれかで開示された新規
な特徴、または特徴の新規な組合せ、または当業者に明らかである1つまたは複
数のそれらの特徴の概念を含み、それがいずれかの請求項で現在請求されている
ものと同じ発明に関係するものであるかどうか、さらに本発明と同じ技術問題の
いずれかまたは全てを軽減するものであるかどうかによらないことは理解すべき
である。本出願者は、ここで、本出願またはそれから派生する他の出願の遂行時
に、新しい請求項がそのような特徴および/またはそのような特徴の組合せに具
現化され得ることを通知する。
【図1】
本発明による増幅器の第1の実施形態の回路図である。
【図2】
本発明による増幅器の第2の実施形態の回路図である。
【図3】
本発明による増幅器の第3の実施形態の回路図である。
【図4】
第1および第2の基準トランジスタを流れる電流を生成するための構成の一実
施形態の回路図である。
施形態の回路図である。
T1、T2 出力トランジスタ
T3、T4 基準トランジスタ
T5〜T9 トランジスタ
3 電流シンク
4 増幅器
5 電流源
6、11 演算増幅器
R1 バイアス抵抗器
R2 基準抵抗器
7 比較器
8、9 切換え用配列
10 電圧生成器
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5J090 AA01 AA18 AA41 AA63 CA05
CA24 FA05 HA10 HA17 HA25
HA29 KA01 KA05 KA09 MA05
MA22
5J091 AA01 AA18 AA41 AA63 CA05
CA24 FA05 HA10 HA17 HA25
HA29 KA01 KA05 KA09 MA05
MA22 UW09
5J500 AA01 AA18 AA41 AA63 AC05
AC24 AF05 AH10 AH17 AH25
AH29 AK01 AK05 AK09 AM05
AM22 WU09
Claims (7)
- 【請求項1】 電源線の間に接続された相補形共通ソース(またはエミッタ)トランジスタを
含む出力段と、バイアス電流が流されかつ前記トランジスタのゲート(またはベ
ース)電極の間に接続されたバイアス抵抗器を含み、ゼロ信号条件の下で前記出
力段の最小(または静止)電流を設定するための第1の手段と、基準電流生成手
段、第1および第2の相補形基準トランジスタを通して前記基準電流を流すため
の手段、前記第1および第2の基準トランジスタのゲート(またはベース)電位
を監視するための手段、および前記ゲート(またはベース)電位を基準抵抗器の
両端に加えるための手段を含み、前記バイアス抵抗器を流れる前記バイアス電流
を決定するための第2の手段と、前記基準抵抗器を流れる前記電流を感知し、そ
れに依存した電流を前記バイアス抵抗器に加えるための第3の手段とを有するA
B級増幅器。 - 【請求項2】 前記静止電流生成手段が、第1の電流生成器と、第2の電流生成器とを含み、
前記第1の電流生成器の出力電流が前記第1の基準トランジスタを流れ、前記第
2の電流生成器の出力電流が前記第2の基準トランジスタを流れ、前記第1およ
び第2の電流生成器で生成される電流が実質的に等しい、請求項1に記載のAB
級増幅器。 - 【請求項3】 前記第2の基準トランジスタのゲート(またはベース)電位を監視し、それを
前記基準抵抗器の一端に加えるための前記手段が、演算増幅器を含む、請求項1
または2に記載のAB級増幅器。 - 【請求項4】 前記第1の基準トランジスタのゲート(またはベース)電位を監視し、かつそ
れを前記基準抵抗器の他端に加えるための前記手段が、バッファ増幅器を含む、
請求項1乃至3のいずれかに記載のAB級増幅器。 - 【請求項5】 前記第1の基準トランジスタのゲート(またはベース)電極が、前記基準抵抗
器の前記他端に直接接続され、また前記基準電流よりも僅かに小さい値の電流を
さらに生成し、かつ前記電流を前記基準抵抗器の前記他端に加えるための手段が
設けられる、請求項1乃至3のいずれかに記載のAB級増幅器。 - 【請求項6】 前記バイアス抵抗器内の電流の流れの方向を反対にするための手段を含む、請
求項1乃至5のいずれかに記載のAB級増幅器。 - 【請求項7】 前記第1および第2の基準トランジスタのゲート(またはベース)電圧を比較
するための比較器と、前記比較器の出力に依存して、前記基準抵抗器および前記
バイアス抵抗器を流れる電流の流れの方向を反対にするための切換え手段とを含
む、請求項6に記載のAB級増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9926956.5A GB9926956D0 (en) | 1999-11-13 | 1999-11-13 | Amplifier |
GB9926956.5 | 1999-11-13 | ||
PCT/EP2000/010604 WO2001037422A1 (en) | 1999-11-13 | 2000-10-26 | Amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003514478A true JP2003514478A (ja) | 2003-04-15 |
Family
ID=10864524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001537865A Pending JP2003514478A (ja) | 1999-11-13 | 2000-10-26 | 増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6384684B1 (ja) |
EP (1) | EP1145425A1 (ja) |
JP (1) | JP2003514478A (ja) |
KR (1) | KR20010089826A (ja) |
GB (1) | GB9926956D0 (ja) |
WO (1) | WO2001037422A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082632A (ja) * | 2009-10-02 | 2011-04-21 | Rohm Co Ltd | 半導体集積回路 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6630866B2 (en) * | 2001-12-03 | 2003-10-07 | Texas Instruments Incorporated | High beta output stage for high speed operational amplifier |
US6608526B1 (en) * | 2002-04-17 | 2003-08-19 | National Semiconductor Corporation | CMOS assisted output stage |
JP4393245B2 (ja) * | 2004-03-30 | 2010-01-06 | 株式会社東芝 | 電力増幅器 |
US7053699B2 (en) * | 2004-05-11 | 2006-05-30 | Elantec Semiconductor, Inc. | Current output stages |
US7692219B1 (en) | 2004-06-25 | 2010-04-06 | University Of Hawaii | Ultrasensitive biosensors |
US7785785B2 (en) | 2004-11-12 | 2010-08-31 | The Board Of Trustees Of The Leland Stanford Junior University | Charge perturbation detection system for DNA and other molecules |
US7385448B2 (en) * | 2006-05-17 | 2008-06-10 | Intelleflex Corporation | Circuitry for adaptively generating and using a reference voltage |
US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
EP4134667A1 (en) | 2006-12-14 | 2023-02-15 | Life Technologies Corporation | Apparatus for measuring analytes using fet arrays |
US8349167B2 (en) | 2006-12-14 | 2013-01-08 | Life Technologies Corporation | Methods and apparatus for detecting molecular interactions using FET arrays |
US8262900B2 (en) | 2006-12-14 | 2012-09-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
KR100829383B1 (ko) * | 2006-12-27 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 |
US7466201B1 (en) * | 2007-05-21 | 2008-12-16 | Texas Instruments Incorporated | Class AB output stage and method for providing wide supply voltage range |
US8164386B2 (en) * | 2007-06-29 | 2012-04-24 | Texas Instruments Incorporated | Methods and apparatus to control rail-to-rail class AB amplifiers |
US8470164B2 (en) | 2008-06-25 | 2013-06-25 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
US20100137143A1 (en) | 2008-10-22 | 2010-06-03 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
US20100301398A1 (en) | 2009-05-29 | 2010-12-02 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
US8536947B2 (en) | 2008-12-19 | 2013-09-17 | Qualcomm Incorporated | Class AB amplifier with resistive level-shifting circuitry |
US20120261274A1 (en) | 2009-05-29 | 2012-10-18 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
US8776573B2 (en) | 2009-05-29 | 2014-07-15 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
US8461897B2 (en) | 2010-06-07 | 2013-06-11 | Skyworks Solutions, Inc. | Apparatus and method for well buffering |
EP2588851B1 (en) | 2010-06-30 | 2016-12-21 | Life Technologies Corporation | Ion-sensing charge-accumulation circuit and method |
CN109449171A (zh) | 2010-06-30 | 2019-03-08 | 生命科技公司 | 用于检测和测量化学反应和化合物的晶体管电路 |
US11307166B2 (en) | 2010-07-01 | 2022-04-19 | Life Technologies Corporation | Column ADC |
WO2012006222A1 (en) | 2010-07-03 | 2012-01-12 | Life Technologies Corporation | Chemically sensitive sensor with lightly doped drains |
EP2617061B1 (en) | 2010-09-15 | 2021-06-30 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
EP2619564B1 (en) | 2010-09-24 | 2016-03-16 | Life Technologies Corporation | Matched pair transistor circuits |
US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
US8821798B2 (en) | 2012-01-19 | 2014-09-02 | Life Technologies Corporation | Titanium nitride as sensing layer for microwell structure |
US8747748B2 (en) | 2012-01-19 | 2014-06-10 | Life Technologies Corporation | Chemical sensor with conductive cup-shaped sensor surface |
US8786331B2 (en) | 2012-05-29 | 2014-07-22 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
US9080968B2 (en) | 2013-01-04 | 2015-07-14 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
US8962366B2 (en) | 2013-01-28 | 2015-02-24 | Life Technologies Corporation | Self-aligned well structures for low-noise chemical sensors |
US8963216B2 (en) | 2013-03-13 | 2015-02-24 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
US8841217B1 (en) | 2013-03-13 | 2014-09-23 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
US9116117B2 (en) | 2013-03-15 | 2015-08-25 | Life Technologies Corporation | Chemical sensor with sidewall sensor surface |
US20140264472A1 (en) | 2013-03-15 | 2014-09-18 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
CN105051525B (zh) | 2013-03-15 | 2019-07-26 | 生命科技公司 | 具有薄导电元件的化学设备 |
US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
WO2014149778A1 (en) | 2013-03-15 | 2014-09-25 | Life Technologies Corporation | Chemical sensors with consistent sensor surface areas |
KR101506579B1 (ko) * | 2013-05-09 | 2015-03-27 | (주)비엔씨넷 | 안정된 바이어스를 유지하는 클래스 ab 앰프 |
US20140336063A1 (en) | 2013-05-09 | 2014-11-13 | Life Technologies Corporation | Windowed Sequencing |
US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
TWI794007B (zh) | 2014-12-18 | 2023-02-21 | 美商生命技術公司 | 積體電路裝置、感測器裝置及積體電路 |
KR20170097712A (ko) | 2014-12-18 | 2017-08-28 | 라이프 테크놀로지스 코포레이션 | 대형 fet 어레이를 사용한 분석물 측정을 위한 방법과 장치 |
CN112865733B (zh) * | 2021-01-25 | 2023-10-27 | 龙强 | 一种传感器信号处理自动校准可编程仪表放大器 |
US20240039478A1 (en) * | 2022-07-28 | 2024-02-01 | Mediatek Inc. | Circuit with a pseudo class-ab structure |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3995228A (en) * | 1975-09-26 | 1976-11-30 | Threshold Corporation | Active bias circuit for operating push-pull amplifiers in class A mode |
US4038607A (en) * | 1976-08-23 | 1977-07-26 | Rca Corporation | Complementary field effect transistor amplifier |
JPS59118315U (ja) * | 1983-01-28 | 1984-08-09 | ソニー株式会社 | バツフア回路 |
US4728903A (en) * | 1986-05-02 | 1988-03-01 | Reiffin Martin G | Class A high-fidelity amplifier |
US4752745A (en) * | 1987-08-18 | 1988-06-21 | Threshold Corporation | Opto-isolated bias circuit for operating push-pull amplifiers in class A and class AB modes |
US4959623A (en) | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
US5475343A (en) * | 1994-08-15 | 1995-12-12 | Elantec, Inc. | Class AB complementary output stage |
JP3033673B2 (ja) | 1995-04-21 | 2000-04-17 | 日本電気株式会社 | 電力増幅用の演算増幅回路 |
US5726602A (en) * | 1996-04-12 | 1998-03-10 | Lucent Technologies Inc. | Stabilized rail-to-rail speaker driver circuit |
US5815040A (en) * | 1996-12-30 | 1998-09-29 | Anthony T. Barbetta | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops |
DE19834209C1 (de) * | 1998-07-29 | 2000-04-20 | Siemens Ag | Verstärkerausgangsstufe |
-
1999
- 1999-11-13 GB GBGB9926956.5A patent/GB9926956D0/en not_active Ceased
-
2000
- 2000-10-26 KR KR1020017008842A patent/KR20010089826A/ko not_active Application Discontinuation
- 2000-10-26 WO PCT/EP2000/010604 patent/WO2001037422A1/en not_active Application Discontinuation
- 2000-10-26 EP EP00981216A patent/EP1145425A1/en not_active Withdrawn
- 2000-10-26 JP JP2001537865A patent/JP2003514478A/ja active Pending
- 2000-11-13 US US09/710,917 patent/US6384684B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082632A (ja) * | 2009-10-02 | 2011-04-21 | Rohm Co Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20010089826A (ko) | 2001-10-08 |
WO2001037422A1 (en) | 2001-05-25 |
EP1145425A1 (en) | 2001-10-17 |
US6384684B1 (en) | 2002-05-07 |
GB9926956D0 (en) | 2000-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003514478A (ja) | 増幅器 | |
JP2543872B2 (ja) | 増幅回路 | |
KR920005257B1 (ko) | 정전류원 회로 | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
US6573779B2 (en) | Duty cycle integrator with tracking common mode feedback control | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
KR100324452B1 (ko) | 조절된캐스코드이득증대를위한궤환증폭기 | |
US5381114A (en) | Continuous time common mode feedback amplifier | |
US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
US4524328A (en) | MOS Power amplifier circuit | |
KR100275177B1 (ko) | 저전압차동증폭기 | |
US7253687B2 (en) | Clamping circuit for operational amplifiers | |
US9948242B2 (en) | Selectable current limiter circuit | |
KR920010237B1 (ko) | 증폭회로 | |
JP2705317B2 (ja) | 演算増幅器 | |
KR987001154A (ko) | 증폭기 | |
US7414474B2 (en) | Operational amplifier | |
EP0559298B1 (en) | Non-linear amplifier | |
JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
US6366169B1 (en) | Fast rail-to-rail class AB output stage having stable output bias current and linear performance | |
JPS60257610A (ja) | 能動負荷回路 | |
JP4020220B2 (ja) | プッシュプル増幅回路 | |
JPH09120317A (ja) | 高精度定電流源回路 | |
US5440273A (en) | Rail-to-rail gain stage of an amplifier | |
US11626841B2 (en) | High quiescent current control |