KR20170097712A

KR20170097712A - 대형 fet 어레이를 사용한 분석물 측정을 위한 방법과 장치

Info

Publication number: KR20170097712A
Application number: KR1020177019835A
Authority: KR
Inventors: 키쓰 지. 피페
Original assignee: 라이프 테크놀로지스 코포레이션
Priority date: 2014-12-18
Filing date: 2015-12-16
Publication date: 2017-08-28
Also published as: CN111505087A; TW202024628A; EP3234575A1; US20190339229A1; TWI684004B; US20160178570A1; EP3234575B1; TW201629480A; US10379079B2; CN107407656B; CN107407656A; WO2016100521A1

Abstract

제2 전계 효과 트랜지스터(FET)에 직렬로 연결된 제1 FET와, 제1 FET와 제2 FET에 직렬로 연결된 제3 FET로 구성된 반도체 장치. 반도체 장치는 더욱이 제1 FET와 제2 FET에 연결된 바이어스 회로와 제2 FET의 단자에 연결된 출력 전도체를 포함하며, 여기에서 출력 전도체는 제1 FET로부터 관계 없는 제2 FET로부터 출력 신호를 얻는다.

Description

대형 FET 어레이를 사용한 분석물 측정을 위한 방법과 장치{METHODS AND APPARATUS FOR MEASURING ANALYTES USING LARGE SCALE FET ARRAYS}

관련 출원에 대한 상호 참조

본 출원은 2014년 12월 18일에 출원된 미국 가출원 번호 62/093,851에 대해 우선권을 주장한다. 그 전체 내용은 여기에 참고문헌으로 포함되어 있다.

본 공개는 일반적으로 화학적 분석을 위한 반도체 장비 및/또는 센서와, 해당 반도체 장비 및/또는 센서를 제조하기 위한 방법에 관련된다.

화학적 및/또는 생물학적 과정의 검출에는 다양한 유형의 센서들이 사용되어 왔다. 한 유형은 화학 감응성 전계 효과 트랜지스터(chemFET)이다. chemFET는 게이트, 소스, 채널 영역에 의해 구분되는 드레인, 그리고 민감 영역(채널 영역에 연결되어 액체와 접촉하기 위해 변경되는 게이트의 표면과 같이)이 포함된다. chemFET의 작동은 예를 들면, 액체에서 일어나는 화학적 및/또는 생물학적 반응 때문일 수 있는, 민감 영역에서의 전압 변화와 같은 변경에 의해 야기되는 채널 전도도의 변조에 기반한다. 채널 전도도의 변조는 민감 영역에서 변화를 일으키는 화학적 및/또는 생물학적 반응의 특징을 검출 및/또는 확인하기 위해 감지될 수 있다. 채널 전도도를 측정하는 하나의 방법은 소스와 드레인에 바이어스 전압을 적용하고 chemFET를 통해 흐르는 결과적인 전류를 측정하는 것이다. 채널 전도도를 측정하는 방법에는 chemFET를 통해 알려진 전류를 구동하는 것과 소스나 드레인에서 결과적인 전압을 측정하는 것이 포함된다.

이온 감응성 전계 효과 트랜지스터(ISFET)는 민감 영역에서 이온 감응성 레이어를 포함하는 chemFET의 한가지 유형이다. 분석물질을 함유하는 액체에서 이온의 존재는 액체(즉, 분석물질 용액)에 존재하는 이온에 의한 표면전하군의 양성자화 또는 탈양성자화 때문일 수 있는, 이온 감응성 레이어와 분석물질 액체 사이의 표면 전위를 변경한다. ISFET의 민감 영역에서 표면 전위의 변화는 장치의 게이트 전압에 영향을 미치며, 이로써 채널 전도도에 영향을 미친다. 이런 변화는 용액 내에서 이온의 존재 및/또는 농도를 나타내도록 측정될 수 있다. ISFET의 어레이는, 반응 중에 존재하거나, 생성되거나, 또는 사용되는 이온의 검출을 기반으로 하는 DNA 염기서열 결정 반응과 같은 화학적 및/또는 생물학적 반응을 모니터링하는 데 사용될 수 있다. (그 예로, 여기에서 참고문헌으로 전체 내용이 포함된 Rothberg 등의 미국 특허 번호 7,948,015 참조) 더 일반적으로, chemFET의 대형 어레이 또는 센서 및 검출기의 다른 유형들은 다양한 과정에서 다양한 분석물질의 정적 및/또는 동적 양이나 농도를 검출 및 측정하는 데 이용될 수 있다. 예를 들면, 이러한 과정들은 화학적 및/또는 생물학적 반응, 세포 또는 조직 배양 또는 신경 활성, 핵산 염기서열결정 등의 모니터링이 될 수 있다.

하나의 예시적 실시예에서, 반도체 장치가 공개된다. 이 반도체 장치는 두 번째 전계 효과 트랜지스터(FET)에 직렬로 연결된 첫 번째 FET, 첫 번째 FET와 두 번째 FET에 직렬로 연결된 세 번째 FET, 첫 번째 FET와 두 번째 FET에 연결된 바이어스 회로, 두 번째 FET의 전도 단자에 연결된 출력 전도체 등을 포함하며, 상기의 출력 전도체는 제1 FET에 관계 없는 제2 FET로부터 출력 신호를 확보하는 것을 특징으로 한다. 어떤 실시예에서는, 세번째 FET는 제1 FET와 제2 FET를 특정 신호에 반응하여 출력 전도체에 동시에 연결한다. 어떤 실시예에서는, 제2 FET로부터의 출력 신호는 제1 FET의 단자에서 전압에 독립적이다. 어떤 실시예에서는, 제2 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 출력 전도체가 칼럼 버스이다. 어떤 실시예에서는 바이어스 회로가 최소 하나의 전압원과 최소 하나의 전류 싱크를 구성한다. 어떤 실시예에서는, 바이어스 회로가 전압원을 제1 FET에 적용하고 전류 싱크를 제2 FET에 적용한다. 어떤 실시예에서는, 바이어스 회로가 전압원을 제1 FET의 드레인에, 전류 싱크를 제2 FET의 소스에 동시에 적용한다. 어떠 실시예에서는, 출력 신호가 제2 FET의 채널 전도도에 의존한다. 어떤 실시예에서는, 제1 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering) 억제 하에서 작동하고 그렇게 함으로써 출력 신호가 제2 FET에서 확보될 때에 그 게이트에서 전위에 상대적으로 둔감한다. 어떤 실시예에서는, 제1 FET가 펀치 스루(Punch thorough) 하에서 작동하고 그렇게 함으로써 출력 신호가 제2 FET에서 확보될 때에 그 게이트에서 전위에 상대적으로 둔감한다. 어떤 실시예에서는, 세번째 FET는 트라이오드 영역과 포화 영역의 하나 이상에서 편향되어 스위치로 작동되며 제1 FET는 제1 FET에서 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)를 유도하기 위해 높은 전위에서 편향되어 있다. 어떤 실시예에서는, 출력 전도체가 제1 FET의 단자에 연결되어 있으며, 출력 전도체는 제2 FET의 게이트 전압의 변동에 관계 없는 제1 FET로부터 크기를 갖는 제2 출력 신호를 확보한다. 어떤 실시예에서는, 제2 출력 신호가 제1 FET에서 확보될 때에 제2 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀치 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 세번째 FET는 트라이오드 영역과 포화 영역의 하나 이상에서 편향되어 스위치로 작동되며 제2 FET는 제1 FET에서 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)를 유도하기 위해 높은 고정된 전위에서 편향되어 있다. 어떤 실시예에서는, 제2 FET가 화학 감응성 전계 효과 트랜지스터(chemFET)이다. 어떤 실시예에서는, chemFET가 이온 감응성 전계 효과 트랜지스터(ISFET)이다. 어떤 실시예에서는, 출력 신호가 가수분해 반응에 기반한다. 어떤 실시예에서는, 출력 신호가 제2 FET에 의해 검출된 뉴클레오티드 결합 반응과 관련된다. 어떤 실시예에서는, 출력 신호가 제2 FET에 의한 이온의 검출과 관련된다.

또 하나의 예시적 실시예에서는, 화학적 센서가 공개된다. 화학적 센서에는 제1 전극에 연결된 제1 전계 효과 트랜지스터(FET), 제2 전극에 연결된 제2 FET, 특정 신호에 대한 반응으로 판독 회로에 제1 FET와 제2 FET를 동시에 연결하기 위해 제1 FET와 제2 FET에 연결된 스위치, 제1 FET로부터 제1 신호를 얻기 위해 스위치를 통해 제1 FET의 단자에 연결되고 제2 FET로부터 제2 신호를 얻기 위해 스위치를 통해 제2 FET의 단자에 연결된 판독 회로(거기에서는 하나의 FET로부터의 신호가 다른 FET로부터 독립적임)등이 포함된다. 어떤 실시예에서는, 스위치가 제1 FET와 제2 FET에 직렬로 연결된다. 어떤 실시예에서는, 스위치가 제1 FET와 제2 FET의 사이에서 배치된다. 어떤 실시예에서는, 제1 FET가 제2 FET와 연속된다. 어떤 실시예에서는, 신호가 제2 FET에서 확보될 때에 제1 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀치 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 신호가 제1 FET에서 확보될 때에 제2 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀치 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 제1 FET가 제1 전극에 가까운 제1 반응 사이트에서 제1 반응을 검출하고 제2 FET는 제2 전극에 가까운 제2 반응 사이트에서 제2 반응을 검출한다. 어떤 실시예에서는, 전류원이 제1 및 제2 FET에 일정 드레인 전류를 제공하기 위해 스위치로 제1 및 제2 FET에 연결될 수 있다. 어떤 실시예에서는, 판독 회로가 출력 전도체를 포함한다. 어떤 실시예에서는, 출력 전도체가 칼럼 버스이다. 어떤 실시예에서는, 제1 FET의 단자에 상응하는 제1 출력 노드와 제2 FET의 단자에 상응하는 제2 출력 노드가 특정 신호에 대한 반응으로 칼럼 버스에 동시에 연결된다. 어떤 실시예에서는, 제1 반응 위치는 제1 전극에 가장 가깝게 배열되고 제2 반응 위치는 제2 전극에 가장 가깝게 배열된다. 어떤 실시예에서는, 제1 FET가 제1 부동 게이트로 제1 전극에 연결된다. 어떤 실시예에서는, 제2 FET가 제2 부동 게이트로 제2 전극에 연결된다. 어떤 실시예에서는, 제1 부통 게이트와 제2 부동 게이트 각각은 서로에게 전기적으로 연결되고 유전체층에 의해 분리된 많은 전도체를 포함한다. 어떤 실시예에서는, 제1 전극이 이온에 민감한다. 어떤 실시예에서는, 제2 전극이 이온에 민감한다. 어떤 실시예에서는, 제2 전극은 제1 전극이 민감한 이온과 다른 이온에 민감한다. 어떤 실시예에서는, 제1 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 제2 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 제1 FET로부터의 제1 신호는 제2 FET의 단자에서 전압에 독립적이다. 어떤 실시예에서는, 제2 FET로부터의 제2 신호는 제1 FET의 단자에서 전압에 독립적이다. 어떤 실시예에서는, 제1 신호는 제1 반응 위치 내에서 그리고 제1 전극에 가장 가까이서 발생하는 화학 반응과 관계가 있다. 어떤 실시예에서는, 제2 신호는 제2 반응 위치 내에서 그리고 제2 전극에 가장 가까이서 발생하는 화학 반응과 관계가 있다. 어떤 실시예에서는, 제1 신호가 제1 FET에 의한 이온의 검출과 관련된다. 어떤 실시예에서는, 제2 신호가 제2 FET에 의한 이온의 검출과 관련된다. 어떤 실시예에서는, 제1 신호가 가수분해 반응에 기반한다. 어떤 실시예에서는, 제2 신호가 가수분해 반응에 기반한다. 어떤 실시예에서는, 제1 신호가 제1 FET에 의해 검출된 뉴클레오티드 결합 반응과 관련된다. 어떤 실시예에서는, 제2 신호가 제2 FET에 의해 검출된 뉴클레오티드 결합 반응과 관련된다.

또 하나의 예시적 실시예에서는, 변환기가 공개된다. 변환기에는 각각의 제1 및 제2 화학 입력 신호를 받기 위한 제1 및 제2 화학 감지 표면, 직렬로 배열되고 공통적인 특정 신호를 받기 위해 배열된 제1 및 제2 전계 효과 트랜지스터(FET), 제1 및 제2 화학 입력 신호에 상응하는 각각의 제1 및 제2 전기 출력 신호를 제공하기 위해 제1 및 제2 화학 감지 표면에 각각 연결된 각각의 FET, 공통적인 특정 신호에 대한 반응으로 제1 및 제2 전기 출력 신호를 각각의 제1 및 제2 출력 노드에 제1 및 제2 전기 출력 신호를 동시에 연결하기 위해 제1 및 제2 FET에 공유되는 세번째 FET(거기에서는 제1 및 제2 전기 출력 신호가 각각의 제1 및 제2 출력 노드에서 비동기적으로 판독됨) 등이 포함된다. 어떤 실시예에서는, 세번째 FET가 제1 전기 출력 신호를 제1 FET의 단자에 상응하는 제1 출력 노드에 연결하고, 제2 전기 출력 신호를 제2 FET의 단자에 상응하는 제2 출력 노드에 연결한다. 어떤 실시예에서는, 전류원이 세번째 FET를 통해 바이어스 전류를 제1 및 제2 FET에 제공한다. 어떤 실시예에서는, 세번째 FET는 전류원을 제1 및 제2 FET에 연결한다. 어떤 실시예에서는, 세번째 FET가 스위치이다. 어떤 실시예에서는, 제1 및 제2 전자 출력 신호가 각각의 제1 및 제2 FET의 전도 단자에서 제공된다. 어떤 실시예에서는, 제1 및 제2 화학 감지 표면은 각각의 제1 및 제2 부동 게이트를 통해 제1 및 제2 FET에 각각 연결된다. 어떤 실시예에서는, 제1 및 제2 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 제1 및 제2 전기 출력 신호가 제1 및 제2 FET의 각각의 단자에서의 전압에 기반한다. 어떤 실시예에서는, 제1 및 제2 반응 위치는 제1 및 제2 화학 감지 표면에 가장 가까이에서 제공된다. 어떤 실시예에서는, 제1 및 제2 전기 출력 신호는 반응 위치 내에서 그리고 제1 및 제2 화학 감지 표면에 가장 가까이에서 발생하는 화학 반응에 관계된다. 어떤 실시예에서는, 제1 및 제2 전기 출력 신호가 이온의 검출에 관계된다. 어떤 실시예에서는, 제1 및 제2 화학 감지 표면은 이온에 민감한다. 어떤 실시예에서는, 제1 및 제2 전기 출력 신호가 제1 및 제2 화학 감지 표면 중 적어도 하나에 가장 가까이에서 발생하는 가수분해 반응에 기반한다. 어떤 실시예에서는, 제1 및 제2 전기 출력 신호가 뉴클레오타이드 결합 반응에 관계된다. 어떤 실시예에서는, 제1 및 제2 화학 입력 신호가 뉴클레오타이드 결합 반응에 관계된다.

또 하나의 예시적 실시예에서는, 검체의 이온 농도의 변화를 검출하기 위한 반도체 장치가 공개된다. 장치에는 제1 단자와 제2 단자를 갖는 화학 감응성 전계 효과 트랜지스터(chemFET), 소스 단자와 드레인 단자를 갖는 전자 효과 트랜지스터(FET), chemFET와 연속되는 FET, chemFET의 제2 단자에 연결된 제1 단자를 갖고 FET의 소스 단자에 연결된 제2 단자를 갖는 특정 FET, chemFET를 통해 판독 회로에 FET를 연결하는 특정 회로, FET의 소스 단자에서의 전압에 관계 없는 chemFET의 제1 단자에서 출력 신호를 얻기 위한 판독 회로 등이 포함된다. 어떤 실시예에서는, chemFET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 특정 회로가 스위치를 구성한다. 어떤 실시예에서는, 출력 신호가 chemFET에서 확보될 때에 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀츠 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 특정 FET은 FET와 chemFET를 전류원의 바이어스 전류에 연결한다. 어떤 실시예에서는, 특정 FET가 추가로 FET와 chemFET를 판독 회로에 연결한다. 어떤 실시예에서는, chemFET가 부동 게이트를 통해 FET에 연결된 이온 감지층을 구성한다. 어떤 실시예에서는, 이온 감지층은 이온 감지층에 가장 가까이에서 발생하는 화학적 반응을 나타내는 출력 신호를 생성하는 검체에 노출된다. 어떤 실시예에서는, FET는 이온 감지층을 통해 반응 위치에 연결된다.

또 하나의 예시적 실시예에서는, 직렬로 연결된 chemFET를 판독하기 위한 시스템이 공개된다. 시스템에는 적어도 두 가지의 직렬로 연결된 화학 감응성 전계 효과 트랜지스터(chemFET), 부동 게이트를 통해 감지 전극에 연결된 chemFET의 각 FET, 판독될 chemFET의 단자에서 적어도 2개의 직렬로 연결된 chemFET 중 하나를 독립적으로 판독하기 위한 판독 회로, 적어도 두 개의 직렬로 연결된 chemFET와 연속되는 특정 트랜지스터(여기에서 특정 트랜지스터는 2개의 직렬로 연결된 chemFET를 판독 회로에 동시에 연결함) 등이 포함된다. 어떤 실시예에서는, 하나의 chemFET의 판독이 다른 chemFET의 단자에서의 전압으로부터 격리된다. 어떤 실시예에서는, 적어도 2개의 직렬로 연결된 chemFET가 하나의 공통된 횡선을 공유한다. 어떤 실시예에서는, 특정 트랜지스터가 2개 이상의 직렬로 연결된 chemFET 중 2개 사이에 배치된다.

또 하나의 예시적 실시예에서는, 화학적 센서 어레이가 공개된다. 화학적 센서 어레이에는 어레이의 횡선에 연결된 전류 소스, 한쌍의 직렬로 연결된 화학 감응성 전계 효과 트랜지스터(chemFET) 사이에 직렬로 배치된 한 줄의 특정 FET, 출력 노드에서 횡선에서 전압 수준을 샘플링하는 한 줄 특정 FET, 해당 쌍의 chemFET 중 하나의 chemFET와만 관련된 전압 수준, 해당 쌍의 chemFET 중 하나와 그 나머지(거기에서는 하나의 chemFET에서 얻은 전압 수준이 나머지 다른 chemFET에서 격리되어 판독된다)에서 샘플링된 전압 수준을 대안적으로 판독하기 위해 횡선에서의 그리고 [칼럼 수준] 회로에 연결된 출력 노드가 포함된다.

하나의 예시적 실시예에서는, 센서 장치가 공개된다. 센서에는 제1 및 제2 전도 단자(즉, 소스/드레인 단자) 및 게이트를 갖는 제1 트랜지스터, 전해질 전지로의 노출을 위해 변경된 제1 센서 포면을 포함한 게이트, 제1 및 제2 전도 단자와 게이트를 갖는 제2 트랜지스터, 전해질 전지로의 노출을 위해 변경된 제2 센서 포면을 포함한 게이트, 제1 트랜지스터의 제1 전도 단자에 연결된 제1 종선, 제2 트랜지스터의 제2 전도 단자에 연결된 제2 종선, 제1 트랜지스터의 제2 전도 단자와 제2 트랜지스터의 제1 전도 단자 간의 특정 트랜지스터, 게이트를 갖는 특정 트랜지스터 등이 포함된다. 어떤 실시예에서는, 행 디코더가 특정 트랜지스터의 게이트, 제1 및 제2 종선에 연결된 회로를 편향시키고 출력을 갖는 칼럼, 드레인 전압이 제1 종선에 적용되고 출력이 제2 종선에 연결되는 제1 모드를 갖는 회로를 편향시키는 칼럼, 드레인 전압이 제2 종선에 적용되고 출력이 제1 종선에 연결되는 제2 모드 등에 연결된다. 어떤 실시예에서는, 제1 모드에서 회로를 편향시키는 칼럼의 출력에서의 전압 또는 전류는 제2 트랜지스터의 게이트에서의 전압을 나타냅니다. 그리고 제2 모드에서, 회로를 편향시키는 칼럼의 출력에서의 전압 또는 전류는 제1 트랜지스터의 게이트에서의 전압을 나타낸다. 어떤 실시예에서는, 감지 회로가 회로를 편향시키는 칼럼의 출력에 연결되고, 거기에서는 제1 모드 동안 제1 트랜지스터의 게이트에서의 전하에 의해 유도되는 특정 운영 범위(장치가 작동하도록 설계된 전압의 운영 범위) 내에서의 전압이 적어도 소음 한도 미만/감지 회로의 양자화 오차 미만인 양에 의한 출력에서의 전압 또는 전류의 유도에 기여하며, 제2 모드 동안, 제2 트랜지스터의 게이트에서의 전하에 의해 유도된 특정 운영 범위 내에서의 전압이 적어도 소음 한도 미만인 양에 의한 출력에서의 전압 또는 전류의 유도에 기여한다. 어떤 실시예에서는, 감지 회로는 AD 변환기(아날로그 디지털 변환기)를 포함하며, 출력에서의 전압 또는 전류의 양자화 값에 상응하는 최소한의 중요한 비트를 갖는 디지털 샘플 신호를 생성하며, 거기에서는 소음 한도는 언급된 양자화 값보다 적은 것과 같다. 어떤 실시예에서는, 회로를 편향시키는 칼럼은 전류원을 포함하고, 거기에서는 제1 모드 동안, 제2 종선은 전류원에 연결되며, 제2 모드 동안 제1 종선은 전류원에 연결된다. 어떤 실시예에서는, 전해질 전지(들)가(이) 제1 및 제2 센서 표면에 연결된다.

본 사양서에 기술되어 있는 주제 문제 중 하나 이상의 실행 중의 특별한 측면이 아래의 도면과 설명에 제시되어 있다. 주제 문제의 다른 특징, 측면 및 장점은 설명, 도면 및 청구항에서 분명해질 것이다.

그림 1은 예시적 실시예에 따라 핵산 염기서열을 위한 시스템의 구성요소의 블록 다이아그램을 도해한다.
그림 2는 예시적 실시예에 따라 집적 회로 장치의 한 부분과 플로 셀(Flow Cell)에 대한 횡단면도를 도해한다.
그림 3은 예시적 실시예에 따라 대표적인 센서/검출기와 상응하는 반응에 대한 횡단면도를 도해한다.
그림 4는 예시적 실시예에 따라 5개의 단자 장치를 도해한다.
그림 5는 예시적 실시예에 따라 센서 어레이를 도해한다.
그림 6은 예시적 실시예에 따라 센서 쌍과 판독 회로를 도해한다.
그림 7은 예시적 실시예에 따라 센서 어레이와 바이어스 회로를 도해한다.
그림 8은 예시적 실시예에 따라 대표적인 센서 어레이의 판독을 위한 신호 경로를 도해한다.
그림 9는 예시적 실시예에 따라 검출 시스템을 도해한다.
그림 10은 예시적 실시예에 따라 검출 회로의 블록 다이아그램을 도해한다.
그림 11은 여기에 설명된 센서 시스템을 작동하는 방법을 보여주는 플로차트이다.

화학적 및/또는 생물학적 반응을 검출하기 위한 반도체 장비 및/또는 센서는 여기에 설명되어 있다. 센서는 센서 어레이를 제공하도록 준비될 수 있다. 어레이의 센서는 행과 열로 배열될 수 있다. 그렇지 않으면, 센서가 화학적 및/또는 생물학적 반응을 검출할 수 있는 센서를 지원하기에 적절한 수단에서 무작위(순서 없는) 방식으로 배열될 수 있다. 센서는 화학적 및/또는 생물학적 반응을 검출하기에 적절한 민감 영역이 있을 수 있다. 예를 들면, 민감 영역은 분석물질에 노출되도록 변경된 표면을 구성할 수 있으며, 표면은 그림 3과 관련하여 아래에 더욱 완전히 공개되어 있는 바와 같이 분석물질에서의 특정 이온에 대한 민감성에 근거해 선택될 수 있는 물질이다. 반도체 장치 및/또는 센서는 작동상 연관된 반응 영역 내에서 또는 그 영역에 가장 가까이에서 발생하는 화학적 및/또는 생물학적 반응을 검출할 수 있다. 반응 영역은 골, 딤플(Dimple), 행, 분리된 위치, 반응 위치, 구멍, 마이크로웰(microwell), 또는 반응을 포함하거나 보유하기 위한 다른 적절한 구조적 특징을 포함할 수 있다. 어떤 실시예에서는, 반응 영역이 바닥과 사이드월(Sidewall)을 갖는다. 어떤 실시예에서는, 분석물질에 노출하기 위해 변경된 표면은 전극을 구성할 수 있다. 다양한 전기적 도전재료가 금속이나 세라믹과 같은 전극에 사용될 수 있다. 어떤 실시예에서는, 전극이 수직으로 반응 영역의 사이드월(Sidewall) 위로 확대될 수 있다. 전극은 반응 영역의 적절한 영역이나 위치를 커버할 수 있다. 어떤 실시예에서는, 사이드월(Sidewall)이 어떤 미리 결정된 각도를 이룰 수 있다. 사이드월(Sidewall)은 0도에서 180도까지의 각도를 이룰 수 있다. 실질적으로 수직인 부분이 사이드월(Sidewall)을 따라 연장되는 거리는 반응 영역의 입구를 형성하는 유전체의 두께에 의해 정의될 수 있다. 유전체는 센서나 센서의 결합을 형성하기 위한 적절한 과정을 사용하여 증착되거나 성장할 수 있다(예: 박막증착, 증착, 산화 등).

그림 1은 예시적 실시예에 따라 핵산 염기서열을 위한 시스템의 구성요소의 블록 다이아그램을 도해한다. 어떤 실시예에서는, 구성요소에 집적 회로 장치 100에서의 플로 셀(Flow Cell) 101, 참조 전극 108, 서열분석을 위한 다수의 시약 114, 밸브 블록 116, 세척 용액 110, 밸브 112, 유체소자 제어기 118, 라인 120/122/126, 패시지 104/109/111, 폐기물 용기 106, 어레이 컨트롤러 124, 유저 인터페이스 128 등이 포함된다. 집적 회로 장치 100은 여기에서 기술된 장치를 포함하는 센서 어레이 위에 놓여있는 마이크로웰 어레이 107을 포함한다. 플로우 셀(101)에는 인렛(102), 아웃렛(103) 및 플로우 챔버(105)로 구성되어 있으며 마이크로웰 어레이(107)에 시약이 흐르는 통로를 규정한다. 참조 전극 108은 페시지 111의 내강 안으로 삽입되는 액체 페시지나 와이어가 딸린 동심 실린더를 포함하여 적절한 유형이나 모양이 될 수 있다. 시약 114는 펌프, 가스 압력 또는 기타 적절한 방법에 의해 액체 경로, 밸브와 플로 셀101을 통해 이동할 수 있으며, 플로 셀 101의 출구 103을 빠져 나온 후에 폐기물 106 안으로 버릴 수 있다. 유체소자 제어기 118은 시약 114를 위한 구동력과, 밸브 112 및 밸브 블록 116의 작동을 적절한 소프트웨어로 제어할 수 있다. 마이크로웰 어레이(107)에는 센서 배열에 있는 해당 센서와 작동상 관련성이 있는 다수의 반응 영역이 포함된다. 예를 들면, 각 반응 영역은 각 반응 영역 내에서 관심대상의 분석물질이나 반응 속성을 검출하는 데 적절한 센서에 연결될 수 있다. 마이크로웰 107은 집적 회로 장치 100에 통합될 수 있고, 따라서 마이크로웰 어레이 107과 센서 어레이는 단일 장치나 칩의 일부이다. 플로우 셀(101)은 마이크로웰 어레이(107) 전반에 걸친 시약(114)의 경로 및 유속을 제어하는 데 적합하도록 다양한 방법으로 구성할 수 있다. 어레이 컨트롤러(124)는 센서 어레이의 센서를 판독하기 위해 집적 회로 장치(100)에 바이어스 전압 및 타이밍 및 제어 신호를 제공한다. 어레이 컨트롤러 124는 또한 마이크로웰 어레이 107에서 흐르는 시약 114을 편향시키기 위해 참조 바이어스 전압을 참조 전극 108에 제공한다.

어레이 컨트롤러 124는 버스 127을 통해 센서 어레이의 센서에서 집적 회로 장치 100에서의 출력 포트까지 출력 신호를 모으고 처리한다. 어레이 컨트롤러 124는 컴퓨터나 다른 컴퓨팅 수단이 될 수 있다. 어레이 컨트롤러 124는 데이터와 소프트웨어 애플리케이션의 저장을 위한 메모리, 데이터 접속과 애플리케이션 실행을 위한 프로세서, 그림 1에서 시스템의 다양한 구성요소와의 통신을 촉진하는 구성요소 등을 포함한다. 센서의 출력 신호의 값은 마이크로웰 어레이(107)의 해당 반응 영역에서 일어나는 하나 이상의 반응에 대한 물리적 및/또는 화학적 매개변수를 나타낼 수 있다. 예를 들면, 어떤 예시적 실시예에서는, 출력 신호의 값은 Rearick 등의 미국 특허 출원 번호 13/339,846(2011년 12월 29일에 제출, 2010년 12월 30일에 제출한 가 출 원 번호 61/428,743와 2011년 1월 3일에 제출한 가출원 번호 61/429,328에 기반)와, Hubbell의 미국 특허 출원 번호 13/339,753(2010년 12월 29일에 제출한 가 출 원 번호 No 61/428,097에 기반)(이 모두는 여기에서 전체적으로 참조로 포함되어 있음)에서 공개된 기술을 사용하여 처리될 수 있다. 사용자 인터페이스 128은 플로 셀 101과, 집적 회로 장치 100에서 센서 어레이의 센서로부터 받은 출력 신호에 대한 정보를 보여줄 수 있다. 사용자 인터페이스 128은 또한 장치 설정과 통제를 표시할 수 있으며 사용자가 도구 설정과 제어기를 입력하거나 설정할 수 있도록 한다.

일부 실시예에서 유체 컨트롤러(118)는 사전 결정된 지속 기간 동안 또는 예정된 유속으로 사전 결정된 순서에 따라 플로우 셀(101) 및 집적 회로 장치(100)에 개별 시약(114)의 전달을 제어할 수 있다. 어레이 컨트롤러(124)는 시약(114) 전달에 대한 반응으로 발생하는 화학적 및/또는 생물학적 반응과 관련된 센서의 출력 신호를 수집 및 분석할 수 있다. 시스템은 또한 집적 회로 장치(100)의 온도를 모니터링 및 제어하므로 반응이 일어나고 미리 결정된 확인된 온도에서 측정이 이루어질 수 있다. 시스템은 작동 중 전체의 여러 단계 반응 내내 단일 액체 또는 시약이 참조 전극 108에 접촉하게 하도록 구성될 수 있다. 밸브 112는 시약 114가 흐르면서 세척 용액 110이 패시지 109 안으로 흐르는 것을 막기 위해 차단될 수 있다. 세척 용액의 흐름이 정지될 수 있지만, 참조 전극 108, 페시지 109 및 마이크로웰 어레이 107 사이에 여전히 중단되지 않는 액체 및 전기 통신이 있을 수 있다. 기준 전극(108)과 통로(109 및 111) 사이의 접합부 거리는 통로(109)내에서 흐르는 시약(통로(111)로 분산될 수 있음)의 양이 기준 전극(108)에 거의 또는 전혀 도달하지 않을 수 있도록 선택할 수 있다. 어떤 실시예에서는, 세척 용액 110이 빈번한 세척 단계를 사용하는 여러 단계의 반응에 특별히 유용할 수 있는 참조 전극 108과 계속 접촉하는 상태로 선택될 수 있다.

그림 2는 예시적 실시예에 따라 집적 회로 장치의 한 부분과 플로 셀(Flow Cell)에 대한 횡단면도를 도해한다. 그림 2에는 집적 회로 장치 200, 플로 셀 201, 참조 전극 208 등이 포함된다. 작동 도중, 플로 셀 201의 플로 체임버 204는 마이크로웰 어레이 207에서 반응 영역의 열린 끝부분들에 걸쳐서 전달된 시약의 시약 흐름 206을 한정할 수 있다. 반응 영역의 양, 모양, 종횡비(예: 밑변 너비 대 골 깊이의 비율) 및 기타 치수적 특징이 반응 발생의 성격, 시약, 제품/부산물, 또는 채택된 라벨링 기술(있다면)을 토대로 선택될 수 있다. 센서 어레이 205의 센서는 관심대상의 분석물질이나 반응 속성을 검출하기 위해 마이크로웰 어레이 207에서 연관된 반응 영역 내에서 화학적 및/또는 생물학적 반응에 반응적일 수 있다(그리고 관련된 출력신호를 생성할 수 있다). 어떤 실시예에서는, 검출이 혈광의 검출이다. 센서 어레이 205의 센서는 이온 감응성 전계 효과 트랜지스터(ISFET)와 같이 화학 감응성 전계 효과 트랜지스터(chemFET)일 수 있다. 실시예에서 사용될 수 있는 센서 및 어레이 구성의 실례들은 미국 특허 출원 공개 번호 2010/0300559(2010년 5월 24일 제출), 번호 2010/0197507(2012년 10월 5일 제출), 번호 2010/0301398(2012년 10월 5일에 제출), 번호 2010/0300895(2010년 5월 4일에 제출), 번호 2010/0137143(2009년 5월 29일에 제출), 번호 2009/0026082(2007년 12월 17일에 제출), 미국 특허 번호 7,575,865(2005년 8월 1일에 제출) 등(각각이 여기에 전체저긍로 참조로 포함되어 있음)에서 설명된다. 어떤 실시예에서는, 예를 들면 서미스터와 광학 센서를 포함하되 이에 국한되지 않는 다른 센서가 사용될 수 있다.

그림 3은 예시적 실시예에 따라 대표적인 센서/검출기와 상응하는 반응에 대한 횡단면도를 도해한다. 어떤 실시예에서는, 센서가 화학적 센서가 될 수 있다. 그림 3은 수백만 개의 센서를 포함할 수 있는 센서 어레이의 작은 부분을 나타내는, 2개의 전형적인 센서 350 및 351을 보여줍니다. 심지어 수십억 개의 센서가 구상된다. 예를 들면, 센서 어레이는 100개에서 1,000개 사이의 센서, 100개에서 10,000개의 사이의 센서, 10,000개에서 100,000개 사이의 센서, 100,000개와 1,000,000개 사이의 센서, 1,000,000개와 40,000,000개 사이의 센서, 10,000,000개에서 165,000,000개의 사이의 센서, 100,000,000개에서 660,000,000개 사이의 센서, 1,000,000,000개와 5,000,000,000개 사이의 센서, 5,000,000,000개와 9,000,000,000개 사이의 센서, 최대 10,000,000,000개의 센서 등으로 구성될 수 있다. 어레이의 윈도윙(Windowing)은 데이터가 모든 센서가 아닌 전부 또는 일부 센서에서 얻어질 수 있도록 고려된다. 센서(350)는 해당 반응 영역(301)에 결합되고 센서(351)는 해당 반응 영역(302)에 결합된다. 설명된 두 개의 반응 영역은 서로 및 인접한 반응 영역으로부터 화학적 및 전기적으로 분리되어 있다. 유전체 303은 유전체의 부재에 의해 정의되는 입구 내에 있을 수 있는 반응 영역 301/302를 정의한다. 유전체 재료(303)는 이산화규소 또는 질화규소 또는 그 외 다른 적절한 재료 또는 재료의 혼합물과 같이 하나 이상의 물질 층으로 구성될 수 있다. 개구부의 치수 및 개구부의 피치는 실시예마다 다를 수 있다. 일부 실시예에서는 시작 부분이 평면도 단면적(A)을 Pi로 나눈 값(예: sqrt(4*A/))의 4배의 제곱근으로 정의된 특유의 직경을 가질 수 있으며, 5마이크로미터를 초과하지 않는다(예: 3.5마이크로미터를 초과하지 않음, 2.0마이크로미터를 초과하지 않음, 1.6마이크로미터를 초과하지 않음, 1.0마이크로미터를 초과하지 않음, 0.8마이크로미터를 초과하지 않음, 0.6마이크로미터를 초과하지 않음, 0.4마이크로미터를 초과하지 않음, 0.2마이크로미터를 초과하지 않음 또는 0.1마이크로미터를 초과하지 않음). 센서의 평면 보기 면적은 반응 영역의 너비(또는 직경)에 의해 부분적으로 결정되며 고밀도 어레이를 제공하기 위해 작게 만들어질 수 있다. 센서의 면적은 반응 영역의 너비(예: 직경)를 변경함으로써 결정 및/또는 축소될 수 있다. 어떤 실시예에서는, 어레이의 밀도가 반응 영역을 위해 선택된 직경에 따라 증가하거나 축소될 수 있다. 저소음 센서는 게이트 영역과 접촉 영역을 포함하여, 장치 및 상호연결된 머리 위의 공간을 줄임으로써 고밀도 어레이에서 제공될 수 있다. 추가적인 예시적 실시예에 따라 센서와 그에 상응하는 반응 영역에 대한 추가적인 실례는 Fife 등의 미국 특허 출원 번호 14/198,382(2014년 3월 5일에 제출, 2013년 8월 22일에 제출한 미국 가 출 원 번호 61/868,739와 2013년 3월 15일에 제출한 가출원 번호 61/790,866에 기반)와, Fife 등의 미국 특허 출원 번호 14/197,710(2014년 3월 5일에 제출, 2013년 8월 22일에 제출한 미국 가 출 원 번호 61/868,736과 2013년 3월 15일에 제출한 가출원 번호 61/790,866에 기반)와, Fife 등의 미국 특허 출원 번호 14/198,402(2014년 3월 5일에 제출, 2013년 8월 22일에 제출한 미국 가 출 원 번호 61/868,942와 2013년 3월 15일에 제출한 가출원 번호 61/790,866에 기반)와, Fife 등의 미국 특허 출원 번호 14/197,741(2014년 3월 5일에 제출, 2013년 8월 22일에 제출한 미국 가 출 원 번호 61/868,947과 2013년 3월 15일에 제출한 가출원 번호 61/790,866에 기반)와, Fife 등의 미국 특허 출원 번호 14/198,417(2014년 3월 5일에 제출, 2013년 8월 22일에 제출한 미국 가 출 원 번호 No 61/900,907과 2013년 3월 15일에 제출한 가출원 번호 61/790,866에 기반)(이 모두는 여기에서 전체적으로 참조로 포함되어 있음)에서 설명되어 있다.

센서 350은 센서 어레이에서 센서를 대표한다. 설명된 예시에서 센서(350)는 화학적으로 민감한 chemFET(전계 효과 트랜지스터)이며, 보다 구체적으로 말하자면 이 예시에서는 ISFET(감이온 전계 효과 트랜지스터)이다. 센서 350에는 분석물질과 접촉하기 위해 변경된 표명을 가질 수 있는 전극 307에 의해 반응 영역 301에 연결된 센서 플레이트 320을 갖는 부동 게이트 구조 318이 포함된다. 센서 판(320)은 플로팅 게이트 구조물(318)의 최상위 플로팅 게이트 도전체이다. 설명된 예에서는 플로팅 게이트 구조물(318)이 여러 층으로 된 유전체 물질(319) 내에 패턴화된 여러 도전 물질 층을 포함한다. 또한, 센서(350)에는 반도체 기판(354) 내에 소스/드레인 영역(321) 및 소스/드레인 영역(322)으로 구성된 전도 단자가 포함된다. 소스/드레인 영역(321) 및 소스/드레인 영역(322)은 전도성 유형의 기판(354)과는 상이한 전도성 유형을 갖는 도핑된 반도체 물질을 포함한다. 예를 들어, 소스/드레인 영역 321과 소스/드레인 영역 322는 도핑된 P-타입 반도체 재료로 구성될 수 있고, 기판은 도핑된 N-타입 반도체 재료로 구성될 수 있다. 채널 영역 323은 소스/드레인 영역 321과 소스/드레인 영역 322를 분리한다. 플로팅 게이트 구조물(318)은 채널 영역(323) 위에 놓이고 게이트 유전체(352)에 의해 기판(354)과 분리된다. 예를 들어, 게이트 유전체는 이산화규소일 수 있다. 그렇지 않으면, 다른 적절한 유전체가 게이트 유전체 352를 위해 사용될 수 있다(예: 더 높은 유전상수를 가진 재료, 탄화규소(SiC), 질화규소(Si₃N₄), 산질화물, 질화알미늄(AlN), 이산화하프늄(HfO₂), 산화주석(SnO₂), 산화세슘(CeO2), 산화티타늄(TiO2), 산화텅스텐(WO3), 산화알미늄(Al2O3), 산화란타늄(La2O3), 산화가돌리늄 및 기타, 그리고 그 화합물).

어떤 실시예서는, 센서 350은 위에 놓여있고 수많은 부동 게이트 전도체에서 가장 위의 부동 게이트 전도체와 통신하는 전극 307을 포함한다. 전극 307의 상부 표면 308은 센서에 대한 반응 영역의 하부 표면을 정의한다. 전극 307의 상부 표면 308은 센서 350에 대한 민감 영역의 센서 표면의 역할을 한다. 전극 307은 특정 이온에 대한 민감성을 촉진하기 위해 하나 이상의 다양한 서로 다른 재료 구성될 수 있다. 예를 들어, 질화규소 또는 산질화규소, 산화규소, 알미늄 또는 산화 티타늄과 같은 금속 산화물은 일반적으로 수소 이온에 대한 민감성을 제공하며, 반면에 발리노마이신을 함유하는 폴리염화비닐로 구성된 감지 물질은 칼륨이온에 대한 민감성을 제공한다. 나트륨, 은, 철, 브로민, 아이오딘, 칼슘, 수산화물, 인산염 및 질산염과 같은 다른 이온에 민감한 물질들도 사용될 수 있다. 도해로 표시된 실례에서, 전극 307이 단일 층의 재료로 표시된다. 더욱 일반적으로, 전기 전극은 실행 방식에 따라 금속 또는 세라믹과 같은 이상의 다양한 전기적 도전재료 층, 또는 다른 적절한 도전 재료나 재료 혼합물로 구성될 수 있다. 도전 재료는 적절한 금속 물질 또는 그 합금이 될 수 있거나, 적절한 세라믹 물질 또는 그 화합물이 될 수 있다. 금속 물질의 실례에는 알루미늄, 구리, 니켈, 티타늄, 은, 금, 플래티넘, 하프늄, 란타늄, 탄탈륨, 텅스텐, 이리듐, 지르코늄, 팔라듐, 또는 적절한 물질이나 그 화합물이 포함된다. 세라믹 물질의 실례에는 질화 티타늄, 질화 알루미늄, 산질화 티타늄, 질화탄탈륨, 또는 이런 물질로 구성된 적절한 화합물이 포함된다. 어떤 실시예에서는, 추가적인 감지 물질(표시되지 않음)은 전극 307의 상부 표면 308에 증착된다. 어떤 실시예에서는, 전극이 질화 티타늄일 수 있고, 산화 티타늄 또는 산질화 티타늄은 제조 도중 및/또는 사용 중 액체에의 노출 동안 상부 표면 308에 성장할 수 있다. 산소가 상부 표면에서 생성되는지는 사용되는 전도 물질, 실행되는 제조 과정 및/또는 센서가 작동하는 조건에 달려 있다. 전극은 제조 과정 동안 사용되는 재료 및/또는 에칭 기술 및/또는 가공 과정 등에 따라 다양한 모양(너비, 높이 등)으로 형성될 수 있다.

어떤 실시예에서는, 반응물질, 세척 용액 및 다른 시약들이 확산 기제에 의해 반응 영역 301의 안팍으로 움직일 수 있다. 센서 350은 전극 307에 가장 가까운 전하 324에 반응적이다(그리고 전하 324에 관련된 출력 신호를 생성할 수 있다). 예를 들어, 센서가 분석물질에 연결되어 있을 때 센서는 센서 표면에서 전해압에 반응적일 수 있다. 센서의 반응성은 전극 307에 가장 가까이 존재하는 전하의 양과 관련이 될 수 있다. 분석물질 액체에서 전하 324의 존재는 분석물질 액체와 전극 307의 상부 표면 308 사이의 인터페이스에서 표면 전위를 변경할 수 있다. 예를 들어, 표면 전위는 분석물질 용액에 존재하는 이온에 의해 생긴 표면 그룹의 양성자화와 탈양성자화에 의해 변경될 수 있다. 또 하나의 실례에서는, 표면 기능이나 흡수된 화학종의 전하는 용액 속의 분석물질에 의해 변경될 수 있다. 존재 전하의 양의 변화는 부동 게이트 구조 318에서의 전압에 변경을 일으킬 수 있으며, 이것은 이제 센서 350의 트랜지스터의 임계 전압의 효과적인 변경을 일으킬 수 있다. 인터페이스에서의 전위는 소스 영역 321과 드레인 영역 322 간의 채널 영역 323에서 전류를 측정함으로써 측정될 수 있다. 결과적으로, 센서 350은 소스 영역 321 또는 드레인 영역 322에 연결된 어레이 라인에 전류 기반 출력 신호를 제공하기 위해 직접적으로, 또는 전압 기반 출력 신호를 제공하기 위해 추가적인 회로로 간접적으로 사용될 수 있다. 전하는 반응 영역 301의 하단 근처에서 더 고도로 집중될 수 있다. 따라서, 어떤 실시예에서는 전극에서의 치수의 변경이 전하 324에 대한 반응에서 검출된 신호의 진폭에 영향을 미칠 수 있다.

어떤 실시예에서는 반응 영역 301에서 실시된 반응이 관심대상의 분석물질의 특징이나 속성을 판단 또는 확인하는 분석적 반응이 될 수 있다. 해당 반응은 전극 307에 가까운 전하의 양에 영향을 미치는 산물/부산물을 직접적으로 또는 간접적으로 발생시킬 수 있다. 해당 산물/부산물이 소량으로 생산되거나 급격히 부식되거나 다른 성분과 반응하는 경우, 동일한 분석물질의 여러 복사물질이 생성된 출력 신호를 증가시키기 위해 반응 영역 301에서 동시에 분석될 수 있다. 어떤 실시예에서는, 분석물질의 여러 복사물질이 반응 영역 301 안으로 증착되기 전이나 후에 고체상 지지제 312에 부착될 수 있다. 고체상 지지제 312는 입자, 미세입자, 나노입자일 수 있다. 일부 실시예에서는, 분석물질이 고체나 다공성일 수 있는 비드에 부착되고 나아가 젤이나 그와 같은 종류, 또는 반응 영역에 도입될 수 있는 다른 적절한 고체 지지제를 구성할 수 있다. 어떤 실시예에서는, 분석물질의 복사물질들이 반응 영역의 센서에 가장 가까운 용액에 위치할 수 있다. 그렇지 않으면, 분석물질의 복사물질들은 표면의 물질을 포함하거나 표면에 가공이 있는 작용제를 포착하기 위해 센서의 표면에 직접 결합될 수 있다(예를 들면, 분석물질의 복사물질들이 직접 전극 307에 결합될 수 있다). 고체상 지지제는 예를 들면, 100 나노미터에서 10 마이크로미터까지의 범위에서 다양한 크기일 수 있다. 더욱이, 고체상 지지제는 다양한 장소에서 입구에 위치할 수 있다. 핵산 분석물질의 경우, 연결된 복사물질들은 고체 지지제의 필요 없이 증폭을 생성하기 위해 회전환증폭(RCA), 기하급수적 RCA, 중합효소연쇄반응(PCR) 또는 비슷한 기술에 의해 만들어질 수 있다.

다양한 예시적 실시예에서, 여기에 설명된 방법과 시스템은 증폭 또는 전자적이거나 전하 기반 생물학적 반응에서 얻은 데이터와 신호를 처리하고/거나 분석하기 위해 유리하게 사용될 수 있다. 전자적인 또는 전하 기반 서열분석(예: pH 기반 서열분석)에서, 뉴클레오티드 결합은 중합효소 촉매 뉴클레오티드 연장 반응의 자연적인 산물로 발생되는 이온(예: 수소 이온)을 검출함으로써 확인할 수 있다. 이것은 예를 들면 관심대상의 핵산 서열의 분절일 수 있고, 입자, 미세입자, 구슬 등과 같이 속이 꽉 찬 지지제에 클론 집단으로서 직접적으로 또는 간접적으로 부착될 수 있는, 샘플 또는 템플리트 핵산을 서열분석하기 위해 사용될 수 있다. 샘플 또는 템플리트 핵산은 실시가능한 방식으로 프라이머와 중합효소에 결합될 수 있고 디옥시뉴클로오티드 삼인산(dNTP) 추가(여기서는 뉴클레오티드 결합의 원인이 될 수 있는 "뉴클레오티드 흐름"으로 칭할 수 있는) 및 세척의 반복 주기나 "흐름"에 종속될 수 있다. 프라이머는 샘플이나 템플릿으로 단금질되어 프라이머의 3 말단은 템플릿에서 다음 염기에 보완적인 dNTP가 추가될 때마다 중합효소에 의해 연장될 수 있다. 각 뉴클레오티드 흐름 도중에 뉴클레오티드 흐름의 알려진 순서와 이온 농도를 나타내는 센서의 측정 출력 신호를 토대로, 센서에 연결된 반응 영역에 존재하는 샘플 핵산과 연관되는 뉴클레오티드의 유형, 순서 및 수의 정체가 확인될 수 있다.

아날로그 영역에서 사용하기 위한 센서 어레이는, 예를 들어 행과 열로 배열된 수많은 5 단자 장치로 구성될 수 있다. 5 단자 장치는 3개의 입력과 2개의 출력으로 구성되어 있으며, 여기에서 3개의 입력 중 1개는 특정 신호이고 다른 2개의 입력은 아날로그 신호일 수 있다. 5단자 장치는 소스 팔로워 구성을 사용하여 아날로그 신호를 판독하기 위해 작동된다.

그림 4는 예시적 실시예에 따라 5개의 단자 장치를 도해한다. 어떤 실시예에서는, 장치 401, 402 및/또는 403 중 적어도 하나 또는 모두가 트랜지스터일 수 있다. 어떤 실시예에서는, 장치 401, 402 및/또는 403 중 적어도 하나 또는 모두가 전계 효과 트랜지스터(FET)일 수 있다. 3개의 예시적 장치가 장치 401이 장치 403에 직렬로 연결되고 장치 403이 장치 402에 직렬로 연결되는 방식으로 직렬로 연결된 것으로 표시되어 있다. 어떤 실시예에서는, 장치 403이 특정 트랜지스터일 수 있다. 어떤 실시예에서는, 장치 403이 스위치일 수 있다. 장치 403은 장치 401과 402 사이에 있을 수 있지만 그럴 필요는 없다. 3개의 장치에서는 어떤 직렬 배열도 가능하며, 예를 들면 장치 402에 직렬로 연결된 장치 401과 장치 403에 직렬로 연결된 장치 402, 장치 401에 직렬로 연결된 장치 403과 장치 402에 직렬로 연결된 장치 401, 장치 402에 직렬로 연결된 장치 403과 장치 401에 직렬로 연결된 장치 402 등을 포함하되 이에 국한되지 않는다. 장치 401, 402 및 403은 예를 들어 종선 407에 따라 배치될 수 있다. 그림 4에서 표시된 바와 같이, 장치 403은 장치 401과 장치 402에 의해 공유될 수 있다. 장치 401과 장치 403은 집합적으로 픽셀 404로 부를 수 있다. 장치 402와 장치 403은 집합적으로 픽셀 405로 부를 수 있다. 픽셀 404와 405는 함께 픽셀 쌍으로 부를 수 있다.

그림 4에 도해로 표시된 5개 단자 장치는 다음과 같이 작동한다. 특정 신호는 단자 3(T3)에, 특정 장치 401 및 402(예를 들면 특정 트랜지스터인 장치 403에 의해)에 적용될 수 있다. 선택된 장치 401과 402 둘 다에서, 장치 402는 전류가 주로 전극에서의 전해압에 의해 영항을 받지 않도록 장치 402에서의 드레인 유도 장벽 감소(Drain Induced Barrier Lowering) 및/또는 펀치 스루(Punch through)의 결과로 채널을 켜기 위해 높은 고정 전위에서 편향될 수 있고, 장치 401은 단자 1(T1)에서(또는 예를 들어 노드 A에 연결된 선에서/장치에 의해) 판독될 수 있으며, 이로써 판독되는 신호(T2에서)가 T4에서의 신호와 독립적이다. 단자 1은 바이어스 회로 408에 연결되어 있다. 바이어스 회로 408에는 적어도 하나의 전류 싱크/소스와 적어도 하나의 전압원이 포함된다. 바꿔 말하면, T2에서의 신호는 펀치 스루 모드(PTM)로 또는 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)로 장치 402를 작동함으로써 T4에서 신호의 약화 없이 장치 401을 통해 확보할 수 있으며, 한편 장치 401은 트라이오드 영역과 포화 영역의 하나 이상에서 편향된다. PTM 및/또는 DIBL의 효과는 장치들이 동시에 선택될 때에 관심대상의 장치에 직렬로 연결되는 다른 장치를 효과적으로 '탈락시키고(knock out)' 또는 차폐하기 위해 유리하게 사용될 수 있다. 그림 4가 2개의 장치 401과 402에 의해 공유되는 특정 트랜지스터를 도해하지만, 직렬로 연결되고 공통된 특정 트랜지스터를 공유하는 많은 장치들이 구상된다. 예를 들어, 사용된 기술 노드 및 물질(들)/가공 과정에 따라서 최대 10,000,000,000개의 장치를 연결하는 것이 구상된다. 어떤 실시예에 따르면, 장치 401은 소스 팔로워로 구성될 수 있다. 어떤 실시예에 따르면, 장치 402는 소스 팔로워로 구성될 수 있다. 어떤 실시예에 따르면, 장치 401을 판독할 때 얻어진 출력 신호는 장치 401의 임계 전압에 달려 있다. 출력 신호는 예를 들면 칼럼 버스와 같이 출력 전도체에서 판독될 수 있다. 따라서 장치 403은 특정 신호에 대한 반응으로 장치 401과 402를 출력 전도체로 동시에 연결되는 것으로 간주될 수 있다. 바꿔 말하면, 장지 403은 출력 전도체와의 전류 흐름 전달에서 장치 401과 장치 402를 연결한다.

판독 작업은 '신호가 전환될 수 있고(flipped)' T4에서의 신호는 장치 401(T2에서)로부터의 신호 오염 없이 장치 402를 통해 판독될 수 있다. 예를 들면, 특정 신호는 단자 3(T3)에, 특정 장치 401 및 402(예를 들면 특정 트랜지스터인 장치 403에 의해)에 적용될 수 있다. 선택된 장치 401과 402 둘 다에서, 장치 401은 장치 401에서 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)를 유도하기 위해 높은 고정 전위에서 편향될 수 있으며, 장치 402는 단자 1(T5)에서(또는 예를 들어 노드 B에 연결된 선에서/장치에 의해) 판독될 수 있으며, 이로써 판독되는 신호(T4에서)가 T2에서의 신호와 독립적이다. 단자 2는 바이어스 회로 409에 연결되어 있다. 바이어스 회로 409에는 적어도 하나의 전류 싱크/소스와 적어도 하나의 전압원이 포함된다. 바이어스 회로 408은 바이어스 회로 409와 동일한 회로일 수 있거나 다를 수 있다. 바꿔 말하면, T4에서의 신호는 펀치 스루 모드(PTM)로 또는 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)로 장치 401을 작동함으로써 T2에서 신호의 약화 없이 장치 402를 통해 확보할 수 있으며, 한편 장치 402는 트라이오드 영역과 포화 영역의 하나 이상에서 편향된다.

센서 어레이는 수많은 전자 검출 센서(예를 들면, 화학적/생물학적 센서)로 구성될 수 있다. 각 센서는 어레이의 센서에 가장 가까운 이온의 농도에 관련되는 하나 이상의 출력 신호를 제공하기 위해 구성된 화학 감응성 전계 효과 트랜지스터(chemFET)로 구성될 수 있다. 추가적으로, 어떤 실시예에서는 어레이가 더욱이 다수의 행 중에서 각각의 행을 가능하게 하기 위해 적어도 한 개 행의 특정 시프트 레지스터로, 다수의 열 중에서 각각의 칼럼에서의 센서(예: chemFET) 출력 신호를 획득하기 위해 하나 이상의 열 특정 시프트 레지스터로 구성될 수 있다. 다수의 칼럼이 행과 열로 배열된 센서/검출기(또는, 센서/검출기 쌍)의 어레이를 형성할 수 있다. 센서 어레이는 많은 행의 센서들을 포함한 각 열에서 열로 형성된 많은 센서로 구성될 수 있다. 행 선택선이 활성화될 때, 행 선택 장치(예: FET)가 임계 전압을 초과하는 게이트 전압 때문에 채널을 형성하고 스위치같은 역활을 한다. 행 선택이 비활성화될 때, 채널은 줄어듭니다. 그렇지 않으면, 고밀도 어레이에서 행 선택 장치는 완전히 "켜지거나" "꺼질" 수 없을 수 있다. 오히려, 이것은 스위치에 가까울 수 있다. 게이트 단자가 행 선택 트랜지스터의 소스 단자보다 실질적으로 더 낮을 때, 신호의 고립을 달성할 수 있고 행 선택이 활성화된 센서는 비활성화된 센서로부터의 입력 없이 효과적으로 판독될 수 있다. 많은 행의 어레이의 경우, 각 행의 선택 장치에 대한 주어진 수준의 격리를 달성하는 것이 바람직할 수 있다. 즉, 행 선택 장치의 요건은 행 번호에 따라 달라질 수 있다.

그림 5는 예시적 실시예에 따라 센서 어레이를 도해한다. 보이는 바와 같이, 장치 501은 전극 510에 연결되고 장치 502는 전극 511에 연결된다. 장치 503은 장치 501과 장치 502에 의해 공유된다. 장치 503은 장치 501과 장치 502 사이에 연결된 것으로 나타납니다. 그러나, 이것은 장치 레이아웃/연결성에 대해 위에서 설명된 것과 같이 필요가 없다. 어떤 실시예에서는, 장치 501은 전극 510에 직접 연결될 수 있고 장치 502는 전극 511에 직접 연결될 수 있다. 그렇지 않으면, 장치 501이 그림 3과 관련해서 여기에서 설명된 바와 같이 부동 게이트를 통해 전극 510에 연결될 수 있다. 더욱이, 장치 502는 예를 들어 그림 3과 관련해서 여기에서 설명된 바와 같이 부동 게이트를 통해 전극 511에 연결될 수 있다. 또한, 여기에서 설명된 것들과 같은 반응 영역은 작동상 전극 510과 511에 직접적으로 또는 간접적으로 연결될 수 있다. 장치 501에 대해 말하자면, 장치 501의 제1 소스/드레인 단자는 종선 Ct(출력 전도체, 상단)에 연결되고, 장치 501의 제2 단자는 장치 503의 소스/드레인 단자에 연결된다. 장치 501의 제1 및 제2 단자는 직접적으로 또는 간접적으로 Ct와 장치 503에 각각 연결될 수 있다. 장치 503의 다른 단자는 장치 502의 소스/드레인 단자에 연결된다. 장치 502의 다른 소스/드레인 단자는 종선 Cb(출력 전도체, 하단)에 연결된다. 장치 502의 제1 및 제2 단자는 직접적으로 또는 간접적으로 Cb와 장치 503에 각각 연결될 수 있다. 전극 510과 511은 민감 영역과 연관된, 앞에서 언급된 물질들 중 어떤 것과, 입력 신호(예: 화학적 입력 신호)를 받는 데에 적절한 어떤 다른 물질들로 구성될 수 있다. 여기에서 설명된 것들과 같은 반응 영역은 작동상 전극 511과 연결될 수 있다. 장치 501과 502로부터의 출력 신호는 각각의 종선 Ct와 Cb에서 개별적으로, 독립적으로 판독될 수 있다. 종선 Cb와 Ct는 아래에서 더 상세하게 기술된 출력/판독 회로 504에 연결된 것으로 보이다(예: 그림 6의 604). 장치 503의 게이트는 특정 장치 503에 특정 신호를 보내기 위한 행선 R<2>에 연결된다. 장치 501, 502 및 503은 NMOS 트랜지스터로 보여지지만, 다른 유형의 트랜지스터(예: PMOS)가 사용될 수 있다.

공통 스위치로 동시에 선택된, 직렬로 연결된 2개의 센서(즉, 예를 들면 전극으로 연결된 트랜지스터)는 출력/판독 회로에 연결된 각각의 출력 전도체에서 관계 없는 출력 신호를 얻기 위해 비동기적으로 판독될 수 있다. 바이어스 회로는 어레이 컨트롤러 124에 의해 제공되는 다양한 시간 및 제어 신호에 반응하는 센서에 적절한 바이어스 전압을 제공하기 위한 전류 소스와 싱크의 조합으로 구성될 수 있다. 2개의 출력 전도체는 일련의 별도 출력 신호를 얻을 수 있도록 멀티플렉서에 제공될 수 있다.

그림 6은 예시적 실시예에 따라 전형적인 센서 쌍 608과 판독 회로 604를 도해한다. 어떤 실시예에서는, 장치 601, 602 및 603은 그림 4와 관련하여 여기에서 설명된 바와 같이 유사한 방식으로 작동될 수 있다. 예를 들면, 장치 601의 게이트에 존재하는 신호(예: 아날로그 신호)는 장치 602의 게이트에 존재하는 신호(예: 또 다른 아날로그 신호)로부터의 신호 교란 없이 판독될 수 있다. 예를 들면, 특정 신호(예: R<0>에서 행의 특정 신호 R)는 장치 603의 특정 장치 601과 602로의 게이트 단자에 적용될 수 있다. 선택된 두 개의 장치 601과 602에서, 장치 602는 장치 602에서 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)를 유도하기 위해 높은 고정 전위에서 편향될 수 있고, 장치 601는 Ct에서 판독될 수 있으며, 이로써 판독되는 신호는 장치 602의 게이트 단자에서의 신호와 독립적이다. 바꿔 말하면, 장치 601에서의 신호는 펀치 스루 모드(PTM)로 또는 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)로 장치 602를 작동함으로써 장치 602에서의 신호의 약화 없이 확보할 수 있으며, 한편 장치 601은 트라이오드 영역과 포화 영역의 하나 이상에서 편향된다. 그 반대도 적용된다. 즉, 장치 602에서의 신호는 펀치 스루 모드(PTM)로 또는 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)로 장치 601을 작동함으로써 장치 601에서의 신호의 약화 없이 확보할 수 있으며, 한편 장치 602는 트라이오드 영역과 포화 영역의 하나 이상에서 편향된다. 출력/판독 회로 604는 바이어스 회로 605 및 606과 멀티플렉서(MUX) 607로 구성된다. 장치 601의 게이트에서의 신호는 바이어스 회로 606로 제공되는 출력 전도체 Ct에서 판독된다. 장치 602의 게이트에서의 신호는 바이어스 회로 605로 제공되는 출력 전도체 Cb에서 판독된다. Cb을 위한 바이어스 회로 605는 Ct를 위한 동일한 바이어스 회로 606일 수 있거나 다를 수 있다. 바이어스 회로 605와 606의 출력은 2:1 멀티플렉서에 제공된다. 멀티플렉서 607의 출력은 신호 C_SIG이다. C_SIG는 아날로그 신호일 수 있다. C_SIG는 아래에서 더 자세하게 논의된 것처럼 그리고 그림 9과 관련하여, ADC 913에 제공될 수 있다.

그림 7은 예시적 실시예에 따라 센서 어레이와 바이어스 회로를 도해한다. 단순함을 위해, 2개의 열과 2개의 행 R<0>과 R<1>만이 개념을 도해하기 위해 표시되어 있지만 어레이는 여기에서 설명된 것처럼 다양한 크기로 만들 수 있다. 장치 703.1, 703.2, 703.3 및 703.4는 이제 특정 장치이며, 행의 특정 장치 703.1 및 행의 특정 장치 703.3은 행 0(R<0>)에 상응하고 행의 특정 장치 703.2과 행의 특정 장치 703.4은 행 1(R<1>)에 상응한다. 따라서, 행 0을 선택하는 것(즉, 행의 특정 신호를 행의 특정 장치 703.1과 장치 703.3에 적용하는 것)은 장치 702.1의 소스/드레인 단자를 종선 cb<0>과 바이어스 회로 705에 연결하고, 장치 701.1의 드레인/소스 단자를 종선 ct<0>과 바이어스 회로 706에 연결하고, 장치 702.3의 소스/드레인 단자를 종선 cb<1>과 바이어스 회로 705에 연결하고, 장치 701.3의 드레인/소스 단자를 종선 ct<1>과 바이어스 회로 706에 연결한다. 바이어스 회로 705 및 706에는 많은 전류원/싱크 및 전압원이 포함된다. 어떤 실시예에 따른 바이어스 회로 705 및 706의 작동은 그림 8에 도해로 표시되어 있다. 멀티플렉서 707의 출력은 신호 C_SIG이다. C_SIG는 아날로그 신호일 수 있다. C_SIG는 아래에서 더 자세하게 논의된 것처럼 그리고 그림 9과 관련하여, ADC 913에 제공될 수 있다.

그림 8은 예시적 실시예에 따라 대표적인 센서 어레이의 판독을 위한 신호 경로를 도해한다. 그림 8은 동일한 열의 두 가지 보기를 도해한다. 하부 장치(802)를 판독하기 위한 신호 경로는 좌측에 표시되고 상부 장치(801)를 판독하기 위한 신호 경로는 우측에 표시된다. 장치 803은 스위치로 작동될 수 있다. 바이어스 회로 805 및 806에는 보이는 바와 같이 많은 전류원/싱크 및 전압원이 포함된다. 속이 꽉 찬 검은 선은 관심대상의 장치(화살표로 표시된 관심대상의 장치)에 대한 판독 경로를 도해로 표시/추적하고 대시로 표시된 선은 관심대상의 장치가 판독되는 동안 판독되지 않는 장치가 어떻게 작동되고/편향되는지를 도해로 표시/추적한다. 판독되는 장치는 소스 팔로워로 구성될 수 있다. 장치는 예를 들면 포화 영역에 있을 수 있다. 선택된 장치(스위치 803)는 트라이오드 영역 또는 포화 영역 안으로 편향될 수 있다. 예를 들면, 장치 802를 판독하기 위해 포화가 판독 전류 싱크/소스 807에 연결된 그 소스 단자를 통해 장치 802 안으로 유도될 수 있다. 이것을 달성하는 하나의 예시적 방법은 그림 8에서 좌측에 도해로 표시되어 있는 것처럼 높은 고정 전위(장치 808)로 연결된 드레인 단자를 통해 장치 801의 임계치를 줄이는 것이다. 장치 801은 장치가 드레인 유도 장벽 감소(DIBL)에 의해 영향을 받을 수 있도록 드레인에서 소스로 이어지는 큰 전압을 갖게 될 것이다. 결과적으로 장치 801의 임계치 전압은 장치 802가 포화되도록 줄어들 수 있다. 그러면 장치 801의 신호가 장치 802의 출력 저항에 의해 거부된다.

어떤 실시예에서는, 소스 전압으로 연결되는 큰 드레인이 있는 경우, 트랜지스터의 소스에서 드레인으로의 전위 장벽이 낮아질 수 있으며, 이것은 더 낮은 바이어스 하에서 동일한 전류를 통과시키기 위해 게이트에서 더 적은 전계 효과를 필요로 할 수 있다. 예를 들면, 장치 본체의 매립 채널과 가벼운 도핑과 결합되어 이것은 게이트 컨트롤을 거의 이용할 수 없거나 이용할 수 없는 정도까지 장벽을 낮출 수 있는 펀치 스루(Punch-through)로 귀결될 수 있다. 이것은 관심대상 장치의 판독 동안 판독되지 않는 장치(관심대상이 아닌)로부터의 모든 신호를 제거할 수 있다. 이런 결과를 달성하기 위해 다양한 도핑 도식과 게이트 길이 사용될 수 있다. 장치 802를 위한 게이트 컨트롤을 보존하는 동안 장치 801을 펀치 스루(Punch-through)되도록 하기 위해 장치 803은 소스 팔로워 구성에서 드레인 전위 바이어스의 기능을 수행할 수 있다. 장치 803을 트라이오드 안으로 배치하는 대신에 장치 803은 선택하는 동안 게이트에서 더 낮은 전압을 사용함으로써 포화되도록 설정될 수 있으며, 이로써 장치 802의 드레인 전압을 낮추고, 그럼으로써 게이트 통제를 보존한다.

예를 들면, 장치 801을 판독하기 위해 포화가 판독 전류 싱크/소스 810에 연결된 그 소스 단자를 통해 장치 801 안으로 유도될 수 있다. 이것을 달성하는 하나의 예시적 방법은 그림 8에서 우측에 도해로 표시되어 있는 것처럼 높은 고정 전위(장치 809)로 연결된 드레인 단자를 통해 장치 802의 임계치를 줄이는 것이다. 장치 802는 장치가 드레인 유도 장벽 감소(DIBL)에 의해 영향을 받을 수 있도록 드레인에서 소스로 이어지는 큰 전압을 갖게 될 것이다. 결과적으로 장치 802의 임계치 전압은 장치 801이 포화되도록 줄어들 수 있다. 그러면 장치 802의 신호가 장치 801의 출력 저항에 의해 거부된다. 바꿔 말하면, 제1 모드 동안, 제1 트랜지스터의 게이트에서 전하에 의해 유도된 특정 운영 범위(즉, 장치가 작동되도록 설계된 전압의 작동 범위) 내의 전압이 적어도 감지 회로의 소음 한도 미만의 양에 의한 출력에서의 전압 또는 전류의 유도에 기여한다. 제2 모드 동안, 제2 트랜지스터의 게이트에서 전하에 의해 유도된 특정 운영 범위 내의 전압이 적어도 감지 회로의 소음 한도 미만(또는 양자화 편차 미만)의 양에 의한 출력에서의 전압 또는 전류의 유도에 기여한다.

그림 9는 예시적 실시예에 따라 검출 시스템을 도해한다. 어떤 실시예에서는, 반응 위치에서(예: 마이크로웰에서) 발생하는 생화학적 반응에 상응하는 단일 아날로그 입력은 병렬 디지털 데이터로 전환된다. 센서 쌍 908은 앞에서 설명된 바와 같이 센서 간의 스위치와 직렬로 2개의 센서로 구성될 수 있다. 센서 쌍 908은 예를 들면 그림 6과 관련하여 여기에서 설명된 센서 쌍 608과 동일한 방식으로 작동될 수 있다. 센서 쌍 908으로부터의 다운스트림은 출력/판독 회로 904이다. 출력/판독 회로 904에는 바이어스 회로 및 멀티플렉서가 포함된다. 출력/판독 회로 904는 반응 위치(그림 6과 관련하여 설명된 출력/판독 회로 604의 설명에서 위에 논의된 바와 같은)에서 발생하는 생물화학적 반응에 상응하는 단일 아날로그 입력을 센서 쌍 908에서 2개의 예시적 센서들 중 하나로부터 받는다. 출력/판독 회로 904도 바이어스 회로와 멀티플렉스를 작동시키기 위한 제어 신호를 받는다. 바이어스 회로는 센서의 FET를 알려진 작동 조건에 배치하기 위해 관심대상의 센서를 편향시킬 수 있다. 즉, 제1 전류는 FET를 제1 모드('고' 전류/대역폭)에 배치하기 위해 제공되며 제1 전류와 연관되는 고대역폭은 회로가 정착되도록 하는 조건을 제공한다. 선택적으로, 일단 회로가 정착되면, 제2의 더 낮은 전류가 제2 모드에서 더 낮은 대역폭 조건 하에서 센서로부터의 소음(즉, 유체 소음, 열 소음 등)을 효과적으로 걸러내기 위해 FET에 제공될 수 있다. 출력/판독 회로 904는 여전히 단일 아날로그 입력으로서 조절 전압을 비교 회로 905에 제공한다. 비교회로는 입력으로서 램프 전압(V_RAMP)과 제어 신호(CONTROL SIG(S)을 받으며, 시스템으로부터의 소음을 효과적으로 줄이고 대역폭을 동적으로 조정/제한함으로써 여전히 빠른 데이터 판독율을 인정하는 2단계 비교회로일 수 있다. 예를 들면, 비교회로는 출력/판독 회로 908에서의 조절 전압을 램프 회로와 비교하고 단일 비트의 디지털 데이터 스트림을 출력으로 제공한다.

비교회로로부터의 단일 비트 디지털 출력 데이터는 래치 909에 제공될 수 있고 래치의 출력은 레지스터에 연계될 수 있다. 래치의 출력은 아래에서 논의된 그레이 코드의 샘플링 행동을 결정할 수 있다. 예를 들면, 래치 909는 단일 비트 디지털 데이터 스트림의 포맷을 지정하고 포맷화된 디지털 데이터 스트림을 레지스터 어레이 911에 전달하는 데 사용될 수 있다.

이르든 느리든, 래치의 기본 작동은 다음과 같다:

din을 입력,

latch_set을 입력,

latch_rst를 입력,

dout를 출력,

latch_rst = 1일 때, dout는 0이다.

latch_rst = 0일 때, latch_set 또는 din이 높이 촉발될 때까지 dout는 상태를 유지한다.

입력 게이트는 3-input NOR일 수 있으며. dout는 게이팅 로직에서 상태를 유지하고 전류를 차단하기 위해 NOR 게이트로 피드백될 수 있다. 이른 래치는 출력 e에서 작은 전파 지연을 가질 수 있다. 늦은 래치는 출력 1에서 긴 전파 지연을 가질 수 있다. 이른 래치에 불이 들어올 때, NAND 게이트는 e를 거꾸로 하고 dout는 낮아진다. 이것은 reg_array가 그레이 코드를 샘플링하게 할 수 있다. 늦은 래치에 불이 들어올 때, NAND 게이트는 거짓으로 평가될 수 있고 dout는 높이 구동되고 다음 리셋 주기까지 이 상태로 안정된다. 결과적인 파형은 그레이 코드가 샘플링되는 기간의 짧은 펄스이다.

계속적인 샘플링 모드로 가동하려면, 다음과 같이 설정하십시오:

latch_rst0 = 0

latch_set0 = 1

그 다음에 latch_rst1 및 latch_set1을 정상적인 시간 방식으로 가동하십시오.

래치와 함께, 비교회로는 단일 병렬 판독 데이터 스트림을 제공하는 레지스터 어레이 911에 단일 비트 디지털 스트림을 제공한다. 레지스터 어레이는 그레이 카운터 915로부터 제어 신호(CONTROL SIGNAL)와 입력을 받는다. 예를 들어, 레지스터 어레이 911은 그레이 코드를 통해 타임 시프트(Time-shifted) 단일 비트 디지털 데이터를 풀 스케일 N-비트 데이터로 전환할 수 있다. 레지스터 어레이는 디지털 비트가 실행될 때 그레이 코드를 포착할 수 있다. 데이터는 마스터 래치에 저장될 수 있다. 행의 끝에서, 마스터 래치의 데이터는 슬레이브 래치로 이동될 수 있다. 레지스터 어레이는 이미지 구성에 따라 데이터를 포맷화하도록 구성될 수 있다. 주어진 레지스터 주소의 경우, 열은 레지스터 스캔 판독을 실행할 수 있는 그런 방법으로 순서화될 수 있다. 예를 들어, 심지어 열도 함께 판독될 수 있으며, 이는 쌓인 행이 정확한 행 순서로 판독될 수 있게 한다. 레지스터 어레이는 선충전 출력 버스에서 마스터 래치와 슬레이브 래치로 구성되어 있다. 특정 라인들은 Tx_align 블록 920으로부터의 프리 디코더(Pre-decoder)에 의해 구동되는 디코더로 작동될 수 있다. 레지스터 어레이는 데이터 저장 장치를 포함할 수 있으며 레지스터 어레이는 하나 이상의 데이터 저장 장치를 대역폭의 기능으로서 활성화할 수 있다. 함께, 비교회로 905(그리고 선택적으로 래치 909) 및 레지스터 어레이 911은 ADC 913(아날로그 디지털 변환기)을 구성할 수 있다. 함께, 그레이 카운터 915 및 레지스터 어레이 911은 양자화기 917을 구성할 수 있다. ADC 913으로부터의 디지털 병렬 판독 데이터 스트림은 정렬(데이터 포맷팅)을 위해 Tx_align 920에, 그런 다음에 트랜스미터 930과, 데이터가 차동 전압 고속 직렬화로서 보내질 수 있는, IC 위의 패드(그림 10 참조)에 제공된다(예를 들면, 데이터는 입력 속도의 20배로 판독될 수 있다). Tx_align 920은 순서화된 데이터를 포착하기 위해 프리 디코더(pre-decoder)와 시퀀스 타이밍을 갖춘 레지스터 어레이 911와 연계한다. 데이터는 예를 들면 메모리 적중당 여덟 단어로 판독될 수 있다. 데이터는 시계 주기당 20비트로 이전될 수 있다. Tx_align 920은 들어오는 데이터 너비를 나가는 데이터 너비로 전환하기 위해 기어 박스를 형성한다. Tx_align 920은 다양한 비트 깊이 구성을 지원한다: 예를 들면, 8,10,12b. Tx_align 920은 이미지 구성과 레지스터 어레이 구성 모두에 달려있는 주소 순서를 갖는 메모리에 접근한다.

그림 10은 DNA 염기서열 결정에 사용되는 집적 회로 센서 어레이에서 회로의 일부에 대한 단순화된 블록 다이아그램이다. 예시적 집적 회로에는 기판 1000에서 660 메가픽셀 ISFET 센서 어레이 1001이 포함된다. 칼럼 바이어스/특정 회로 1002U 의 상부 세트와 하부 행 디코더 1031은 어레이 1001의 상부에 접속하기 위해 구성된다. 칼럼 바이어스/특정 회로 1002L 의 하부 세트와 하부 행 디코더 1021은 어레이 1001의 하부에 접속하기 위해 구성된다. 아날로그 디지털 변환기(ADC) 회로 1003U의 상부 세트는 칼럼 바이어스/특정 회로 1002U의 상부 세트에 연결된다. 상부 레지스터 어레이 1004U는 아날로그 디지털 변환기(ADC) 회로 1003U의 상부 세트에 연결된다. 상부 레지스터 어레이 1004U는 직렬변환기(예: 1011, 1012)를 통해 상응 트랜스미터(예: 1005-23, 1005-22)로 많은 디지털 데이터 스트림을 제공하도록 구성되었다. 트랜스미터 각각은 출력 패드의 상응하는 쌍(한 쌍은 D[23]용, 한 쌍은 D[22]용)에 연결되며, 그 쌍은 이제 송신선(표시되지 않음)에 연결된다. 똑같이, 아날로그 디지털 변환기(ADC) 회로 1003L의 하부 세트는 칼럼 바이어스/특정 회로 1002L의 하부 세트에 연결된다. 하부 레지스터 어레이 1004L은 아날로그 디지털 변환기 회로 1003L의 하부 세트에 연결된다. 하부 레지스터 어레이 1004L은 직렬변환기(예: 1001, 1002)를 통해 상응 트랜스미터(예: 1005-0, 1005-1)로 많은 디지털 데이터 스트림을 제공하도록 구성되었다. 트랜스미터 각각은 출력 패드의 상응하는 쌍(D[0], D[1])에 연결되며, 그 쌍은 이제 송신선(표시되지 않음)에 연결된다. 도해로 제시되어 있지 않지만, 어레이는 유체소자에 연결되지 않은 많은 기준 셀을 포함한다. 기준 셀의 게이트는 참조 전압 회로에 연결되며, 유체소자에 연결된 ISFET로부터의 데이터 분석에 사용되는 참조 판독을 제공한다.

여기에 설명된 구성은 초당 1Gb보다 큰 데이터 속도로 송신할 수 있는 20개 이상의 트랜스미터와 같이 수많은 초당 기가비트 트랜스미터를 갖고 10개 이상의 쌍으로 구성된 장치를 지원한다. 한 가지 예로, 장치는 초당 5 Gb로 데이터를 송신하거나 또는 더 빠르게 초당 120Gb 이상의 고속 데이터원으로부터의 처리를 지원할 수 있는 24개의 트랜스미터를 포함한다. 수많은 초당 기가비트 트랜스미터들은 소수의 트랜스미터들로 이루어지는 구성에서는 분명하지 않은, 일군의 실행 문제가 생기는 상황을 제기한다. 시퀀서(seq) 1032, 디지털 아날로그 변환기(DAC) 1033, 그레이 코드 카운터(grey) 1034 및 바이어스 회로(bias) 1035를 포함한 주변 회로를 지원하는 것은 상부 회로에 연결된다. 또한, 시퀀서(seq) 1022, 디지털 아날로그 변환기(DAC) 1023, 그레이 코드 카운터(grey) 1024 및 바이어스 회로(bias) 1025를 포함한 주변 회로를 지원하는 것은 상부 회로에 연결된다. 칩에는 구성 레지스터를 포함하며 장치의 구성과 제어에 사용되는 관리 버스의 인터페이스를 제공하는 구성 레지스터와, 장치의 구성에 사용되는 퓨즈 어레이(퓨즈) 1041가 포함된다. 시퀀서 1022, 1032는 활성 모드와 아이들 모드에 따른 프레임률로 데이터의 프레임의 샘플링하기 위해 센서 어레이(또는 다른 데이터원), 주변 회로, 많은 트랜스미터를 작동시키며, 여기에서 시퀀서는 활성 모드로 제1 시간 구간에서 제1 수의 프레임 동안, 아이들 모드로 제2 시간 구간에서 제2 수의 프레임 동안 작동한다. 시퀀서 1022, 1032의 작동은 유제소자 제어기가 장착된 감지 시스템에서 조정되어, 제1 시간 구간은 반응물질 용액의 흐름과 중복되며, 제2 시간 구간은 바로 뒤따라오는 세척 용액과 중복된다. 하나의 예시적 작동 기법에서, 시퀀서 1022, 1032는 회로가 프레임 감지 시퀀스를 실시하게 한다. 프레임 감지 시퀀스에서, 상부 및 하부 어레이 각각에서 ISFET행이 상응하는 센서 웰에서의 전하의 기능인 전류가 각 종선에서 생산되도록 칼럼 바이어스/특정 회로 1002U/1002L를 사용하여 선택되고 편향된다. 아날로그 디지털 변환기 회로 1003U/1003L은 아날로그 디지털 변환기 1033, 1023에서의 램프 신호를 받고, 상응하는 종선에서의 전류가 램프 신호의 수준에 일치할 때 출력 신호를 생성한다. 그레이 코드 카운터 1024, 1034는 출력 신호에 대한 반응으로 샘플링화되고, 결과는 레지스터 어레이 1004U/1004L에 저장된다. 레지스터 어레이 1004U/1004L에서의 데이터는 패킷으로 조립되어 있으며, 많은 디지털 데이터 스트림으로 칩 위의 트랜스미터에 적용된다.

그림 10에서 도해로 표시된 회로의 부분에는 기판 1000에서 24개의 트랜스미터 세트 중 4개가 포함된다. 도해로 표시된 4개의 트랜스미터에는 제1 트랜스미터 쌍 1005-0, 1005-1과 제2 트랜스미터 쌍 1005-22, 1005-23가 포함된다. 보이는 바와 같이, 낮은 패스 필터를 포함하여 하나의 위상 고정 루프(Phase locked Loop)는 제1 쌍의 트랜스미터 1005-0, 1005-1에 연결된다. 보이는 바와 같이, 낮은 패스 필터를 포함하여 하나의 위상 고정 루프(Phase locked Loop)는 제2 쌍의 트랜스미터 1005-22, 1005-23에 연결된다. 위상 고정 루프는 그 각각이 로컬 전송 클럭을 생성하고 로컬 전송 클럭을 클럭선을 통해 좌측에 있는 트랜스미터와 우측에 있는 트랜스미터에 제공하는 클럭 배율기(Clock Multiplier)로서 작동한다 (예: 위상 고정 루프 1006-0에서의 1007a, 1007b). 각 위상 고정 루프/낮은 패스 필터, 1006-0, 1006-11는 위상 고정 루프를 제어하고 조정하는 데 사용되는 매개변수를 저장하는, 상응하는 위상 고정 루프 제어 블록 1003, 1013과 연결된다. 이 패턴은 칩 위에서 24개의 트랜스미터에 걸쳐 반복되며, 따라서 12개의 위상 고정 루프 블록과 24개의 트랜스미터가 있다. 트랜스미터는 개별적인 위상 고정 루프에 연결되는 쌍으로 그루핑된다. 위상 고정 루프가 트랜스미터 사이의 기판에 배치되며, 위상 고정 루프에서 생성된 클럭을 사용하여 위상 고정 루프에서 트랜스미터까지 송신된 거리는 작을 수 있다. 도해로 설명된 바와 같이, 위상 고정 루프 1006-0, 1006-11의 각각은 개별적 파워 패드 VDDP 및 개별적 접지 패드 GNDP에 연결된다. 또한, 각 위상 고정 루프를 위한 개별적 파워 패드 VDDP 및 개별적 접지 패드 GNDP은 위상 고정 루프에 인접한 칩에, 상응하는 트랜스미터쌍에서 좌측의 트랜스미터용 출력 패드와 우측의 트랜스미터용 출력 패드 사이에 배치된다.

개별적 파워 패드 VDDP 및 개별적 접지 패드 GNDP는 위상 고정 루프 회로를 위한 낮은 소음 파워 구성을 만들어내기 위해, 고주파 위상 고정 루프 회로와 기판 1000의 다른 회로 사이에서 소음의 결합을 줄이기 위해 바이패스 커패시터(Bypass Capacitor)와 다른 회로로 구성될 수 있는, 오프칩(Off-chip) 전압 공급장치에 연결된다. 저속 기준 클럭이 칩 위에서 배분되며 위상 고정 루프 각각에 연결된다. 도해로 표시된 실시예에서의 클럭 배율기는 위상 고정 루프를 사용하여 실행된다. 클럭 배율기는 또한 지연 고정 루프, 위상 보간기 및 위상 고정 루프, 위상 보간기 및/또는 지연 고정 루프의 결합과 같은 다른 회로를 사용하여 실행될 수 있다. 이 보기에서, 집적 회로 기판 1000에는 칩의 네 구석 각각에서 구성된 온칩(On-chip) 온도 센서 1037, 1038이 포함된다. 온도 눈금들은 SPI 제어 블록 1040에 의해 샘플링되고 관리 버스를 통해 오프칩(Off-chip) 제어기에 의한 접속을 위해 저장된다. 또한, 온도 눈금들은 장치에서 전력 소모와 온도를 제어하기 위해 시퀀서에 의해 활용된다. 다른 실시예에서는, 온도 센서나 센서들이 다르게 구성될 수 있다. 그러나 다른 실시예에서는, 온도 센서가 칩에서의 온도 센서 또는 센서들에 추가되어 또는 그에 대한 대안으로 마이크로웰 어레이 구조로 연결될 수 있다.

그림 11은 여기에 설명된 센서 시스템을 작동하는 방법을 보여주는 단순화된 플로차트이다. 과정에는 직렬로 연결된 FET 1101 간의 스위치를 제공하는 것이 포함된다. 과정에는 스위치로 직렬로 연결된 FET 1103을 작동하는 것이 포함된다. 과정에는 포화 모드 1105에서 직렬로 연결된 FET(판독될 장치)들 중 하나를 편향시키는 것이 포함된다. 과정은 장치가 드레인 유도 장벽 감소(DIBL)에 의해 실시될 수 있도록(예: 다른 FET의 드레인 단자가 높은 고정 전위 1107에 연결되도록) 소스 전압으로의 큰 드레인을 갖기 위해 다른 FET를 편향시키는 것을 포함한다. 과정은 또한 다른 FET1109에서의 신호로부터 중단 없이 관심대상 장치의 신호의 측정/판독을 포함한다.

또한 여기에서는 생물학적 반응을 실행하기 위한 키트가 제공된다. 키트는 반도체 장치를 포함할 수 있다. 키트는 화학적 센서를 포함할 수 있다. 어떤 실시예에서는, 키트에는 예를 들면 프로브, 프라이머, 염료, 양자점 등을 포함한 생물학적 반응을 실행하기 위한 시약이 포함될 수 있다. 어떤 실시예에서는, 키트에 비드 또는 입자 또는 속이 꽉 찬 지지제가 포함될 수 있다. 어떤 실시예에서는, 키트가 단일 반도체 장치를 포함할 수 있다. 그렇지 않으면, 2개 이상의 반도체 장치가 키트에 포함될 수 있다. 어떤 실시예에서는, 키트가 단일 화학 센서를 포함할 수 있다. 그렇지 않으면, 2개 이상의 화학 센서가 키트에 포함될 수 있다. 하나의 예시적 실시예에서, 반도체 장치가 공개된다. 반도체 장치에는 제2 전계 효과 트랜지스터(FET)에 직렬로 연결된 제1 FET, 제1 FET와 제2 FET에 직렬로 연결된 세번째 FET, 제1 FET와 제2 FET에 연결된 바이어스 회로, 제2 FET의 전도 단자(여기에서 출력 전도체는 제1 FET에 관계 없는 제2 FET에서 출력 신호를 확보한다)에 연결된 출력 전도체 등이 포함된다. 어떤 실시예에서는, 세번째 FET는 제1 FET와 제2 FET를 특정 신호에 반응하여 출력 전도체에 동시에 연결한다. 어떤 실시예에서는, 제2 FET로부터의 출력 신호는 제1 FET의 단자에서 전압에 독립적이다. 어떤 실시예에서는, 제2 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 출력 전도체가 칼럼 버스이다. 어떤 실시예에서는 바이어스 회로가 최소 하나의 전압원과 최소 하나의 전류 싱크를 구성한다. 어떤 실시예에서는, 바이어스 회로가 전압원을 제1 FET에 적용하고 전류 싱크를 제2 FET에 적용한다. 어떤 실시예에서는, 바이어스 회로가 전압원을 제1 FET의 드레인에, 전류 싱크를 제2 FET의 소스에 동시에 적용한다. 어떠 실시예에서는, 출력 신호가 제2 FET의 채널 전도도에 의존한다. 어떤 실시예에서는, 제1 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering) 억제 하에서 작동하고 그렇게 함으로써 출력 신호가 제2 FET에서 확보될 때에 그 게이트에서 전위에 상대적으로 둔감한다. 어떤 실시예에서는, 제1 FET가 펀치 스루(Punch thorough) 하에서 작동하고 그렇게 함으로써 출력 신호가 제2 FET에서 확보될 때에 그 게이트에서 전위에 상대적으로 둔감한다. 어떤 실시예에서는, 세번째 FET는 트라이오드 영역과 포화 영역의 하나 이상에서 편향되어 스위치로 작동되며 제1 FET는 제1 FET에서 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)를 유도하기 위해 높은 전위에서 편향되어 있다. 어떤 실시예에서는, 출력 전도체가 제1 FET의 단자에 연결되어 있으며, 출력 전도체는 제2 FET의 게이트 전압의 변동에 관계 없는 제1 FET로부터 크기를 갖는 제2 출력 신호를 확보한다. 어떤 실시예에서는, 제2 출력 신호가 제1 FET에서 확보될 때에 제2 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀치 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 세번째 FET는 트라이오드 영역과 포화 영역의 하나 이상에서 편향되어 스위치로 작동되며 제2 FET는 제1 FET에서 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)를 유도하기 위해 높은 고정된 전위에서 편향되어 있다. 어떤 실시예에서는, 제2 FET가 화학 감응성 전계 효과 트랜지스터(chemFET)이다. 어떤 실시예에서는, chemFET가 이온 감응성 전계 효과 트랜지스터(ISFET)이다. 어떤 실시예에서는, 출력 신호가 가수분해 반응에 기반한다. 어떤 실시예에서는, 출력 신호가 제2 FET에 의해 검출된 뉴클레오티드 결합 반응과 관련된다. 어떤 실시예에서는, 출력 신호가 제2 FET에 의한 이온의 검출과 관련된다. 어떤 예시적 실시예에서는, 화학적 센서에 제1 전극에 연결된 제1 전계 효과 트랜지스터(FET), 제2 전극에 연결된 제2 FET, 선택 신호에 대한 반응으로 판독 회로에 제1 FET와 제2 FET를 동시에 연결하기 위해 제1 FET와 제2 FET에 연결된 스위치, 제1 FET로부터 제1 신호를 얻기 위해 스위치를 통해 제1 FET의 단자에 연결되고 제2 FET로부터 제2 신호를 얻기 위해 스위치를 통해 제2 FET의 단자에 연결된 판독 회로(거기에서는 하나의 FET로부터의 신호가 다른 FET로부터 독립적임)등이 포함된다. 어떤 실시예에서는, 스위치가 제1 FET와 제2 FET에 직렬로 연결된다. 어떤 실시예에서는, 스위치가 제1 FET와 제2 FET의 사이에서 배치된다. 어떤 실시예에서는, 제1 FET가 제2 FET와 연속된다. 어떤 실시예에서는, 신호가 제2 FET에서 확보될 때에 제1 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀치 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 신호가 제1 FET에서 확보될 때에 제2 FET가 드레인 유도 장벽 감소(Drain Induced Barrier Lowering)와 펀치 스루(Punch through) 모드 억제 중 적어도 하나에서 작동하고 있다. 어떤 실시예에서는, 제1 FET가 제1 전극에 가까운 제1 반응 사이트에서 제1 반응을 검출하고 제2 FET는 제2 전극에 가까운 제2 반응 사이트에서 제2 반응을 검출한다. 어떤 실시예에서는, 전류원이 제1 및 제2 FET에 일정 드레인 전류를 제공하기 위해 스위치로 제1 및 제2 FET에 연결될 수 있다. 어떤 실시예에서는, 판독 회로가 출력 전도체를 포함한다. 어떤 실시예에서는, 출력 전도체가 칼럼 버스이다. 어떤 실시예에서는, 제1 FET의 단자에 상응하는 제1 출력 노드와 제2 FET의 단자에 상응하는 제2 출력 노드가 특정 신호에 대한 반응으로 칼럼 버스에 동시에 연결된다. 어떤 실시예에서는, 제1 반응 위치는 제1 전극에 가장 가깝게 배열되고 제2 반응 위치는 제2 전극에 가장 가깝게 배열된다. 어떤 실시예에서는, 제1 FET가 제1 부동 게이트로 제1 전극에 연결된다. 어떤 실시예에서는, 제2 FET가 제2 부동 게이트로 제2 전극에 연결된다. 어떤 실시예에서는, 제1 부통 게이트와 제2 부동 게이트 각각은 서로에게 전기적으로 연결되고 유전체층에 의해 분리된 많은 전도체를 포함한다. 어떤 실시예에서는, 제1 전극이 이온에 민감한다. 어떤 실시예에서는, 제2 전극이 이온에 민감한다. 어떤 실시예에서는, 제2 전극은 제1 전극이 민감한 이온과 다른 이온에 민감한다. 어떤 실시예에서는, 제1 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 제2 FET가 소스 팔로워를 구성한다. 어떤 실시예에서는, 제1 FET로부터의 제1 신호는 제2 FET의 단자에서 전압에 독립적이다. 어떤 실시예에서는, 제2 FET로부터의 제2 신호는 제1 FET의 단자에서 전압에 독립적이다. 어떤 실시예에서는, 제1 신호는 제1 반응 위치 내에서 그리고 제1 전극에 가장 가까이서 발생하는 화학 반응과 관계가 있다. 어떤 실시예에서는, 제2 신호는 제2 반응 위치 내에서 그리고 제2 전극에 가장 가까이서 발생하는 화학 반응과 관계가 있다. 어떤 실시예에서는, 제1 신호가 제1 FET에 의한 이온의 검출과 관련된다. 어떤 실시예에서는, 제2 신호가 제2 FET에 의한 이온의 검출과 관련된다. 어떤 실시예에서는, 제1 신호가 가수분해 반응에 기반한다. 어떤 실시예에서는, 제2 신호가 가수분해 반응에 기반한다. 어떤 실시예에서는, 제1 신호가 제1 FET에 의해 검출된 뉴클레오티드 결합 반응과 관련된다. 어떤 실시예에서는, 제2 신호가 제2 FET에 의해 검출된 뉴클레오티드 결합 반응과 관련된다.

어떤 실시예에서는, 핵산과 같은 분석물질을 잠재적으로 포함하는 관심대상 용액(들)/물질(들)을 분석하기 위해 chemFET 어레이/미세유체공학 하이브리드 구조가 사용될 수 있다. 예를 들면, 핵산의 서열분석을 모니터링하기 위해 그런 구조가 이용될 수 있다. 핵산과 같은 분석물질의 검출 및/또는 서열분석이 핵산의 부분적이거나 전체적인 뉴클레오티드 순서를 확인하고, 핵산에서 단일 염기 다형성의 존재 및 다향성의 어떤 경우에서의 성격을 검출하고, 시험대상의 유전자 구성에 의해 판단될 수 있는 특정 조건을 갖는 시험대상를 치료하는 데 어떤 치료 요법이 가장 효과적인지를 판단하기 위해, 2개 이상의 상태의 핵산 발현 특징을 판단하고 비교(예: 질병에 걸린 조직과 정상 조식의 발현 특징을 비교하는 것, 또는 치료되지 않는 조직과 약물, 효소, 방사선 또는 화학 치료로 치료 받은 조직의 발현 특성을 비교하는 것)하기 위해, 검체를 반수체형화(예: 인간 시험대상에서 존재하는 2개의 대립유전자의 각각에서 유전자 또는 유전자의 차이를 비교하는 것)하고, 검체를 핵형화(예: 전체 염색체 비정상 또는 다른 게놈 비정상을 검출하기 위해 세포 또는 배아와 같은 조직의 염색체 구성을 분석하는 것)하고, 유전자형화(예: 예를 들면 보인자 상태 및/또는 종-속 관계를 확인하기 위해 1개 이상의 유전 영역을 분석하는 것)하기 위해 수행될 수 있다.

어떤 실시예에서는, 여기에 설명된 시스템이 질병의 확인과 치료에 도움이 되기 위해 사용될 수도 있다. 예를 들어, 시스템은 특정 질병과 연관된 순서를 확인하거나 특정 활성 성분에 대한 양성 반응과 연관된 순서를 확인하기 위해 사용될 수 있다.

어떤 실시예에서는, 질환과 연관된 순서를 확인하기 위한 것으로, 그런 질환을 가진 많은 시험대상들로부터의 핵산을 반응 위치의 2차원 어레이로 구성된 서열분석 장치(여기에서 반응 위치 각각은 용량성으로 chemFET에 연결되어, 언급된 chemFET로부터의 신호에서 나오는 핵산의 순서를 확인하고 많은 시험대상들로부터의 DNA 간의 공통 순서를 확인한다)에 제공하는 것으로 구성된 방법이 공개된다. 시험대상은 포유동물이 선호되며 인체가 더 선호된다. 질환은 암, 면역억제 질환, 신경 질환 또는 바이러스 감염이 바람직하다.

어떤 실시예에서는, 여기에 설명된 시스템이 서열분석을 위해 사용될 때 별도의 위치를 지원하는 chemFET 어레이와 관련되며, chemFET는 chemFET으로부터의 신호를 서열분석 정보로 전환하는 로직을 실행할 수 있는 인터페이스에 연결된다. 어떤 실시예에서는, 여기에 설명된 시스템이 폴리머 서열분석을 위한 로직을 포함하며, PPi 또는 dNTP 또는 둘 다와의 이온성 상호작용과 연관된 이온 펄스를 결정하기 위한 로직을 포함한다. 일반적으로, 로직은 이온 펄스의 특징을 폴리머 서열분석 정보로 전환한다. 어떤 실시예에서는, 여기에 설명된 시스템은 이온 펄스 간의 시간 또는 단일 이온 펄스의 특징에 따른 핵산 템플리트의 순서를 결정하기 위한 로직으로 구성된 로직(가급적 컴퓨터로 실행가능한 로직)을 포함한다. 논리는 선택적으로 더욱이 chemFET의 어레이에서 이온 펄스의 공간적 위치를 결정하기 위한 논리로 구성될 수 있다. 어떤 실시예에서는, 여기에 설명된 시스템은 특정 dNTP가 서열분석 반응에서 활용되는 데 걸리는 시간 기간에 따른 핵산 템플리트의 순서를 결정하기 위한 로직으로 구성된 로직(가급적 컴퓨터로 실행가능한 로직)을 포함한다. 일반적으로 로직은 하나 이상의 chemFET로부터 신호를 받는다. 가급적이면 순서는 실질적으로 실시간으로 표시된다. 어떤 실시예에서는, 여기에 설명된 시스템은 관심대상 폴리머의 순서를 확인하기 위해 chemFET 어레이로부터의 이온 펄스를 처리하기 위한 로직(가급적 컴퓨터로 실행가능한 로직)을 포함한다. 로직은 선택적으로 더욱이 파일 관리, 파일 저장 및 시각화를 위한 로직으로 구성될 수 있다. 로직은 또한 선택적으로 더욱이 이온 펄스를 뉴플레오티드 순서로 전환하기 위한 로직으로 구성될 수 있다. 가급적이면 순서는 실질적으로 실시간으로 표시된다. 시스템에서 얻은 서열분석 정보는 개인정보단말기(Personal Digital Assitant)처럼 핸드헬드 컴퓨팅 장치로 전달될 수 있다. 따라서, 하나의 실시예에서는, 여기에 설명된 시스템이 유기체의 완전한 게놈을 핸드헬드 컴퓨팅 장치에서 표시하기 위한 로직으로 구성되어 있다. 또한 chemFET의 데이터를 핸드헬드 컴퓨팅 장치로 보내기 위해 변경된 로직의 사용이 포함되어 있다. 그런 로직 중 어떤 것도 컴퓨터에서 실행될 수 있다.

바로 이 큰 chemFET 어레이와 시스템의 개발은 위에서 설명된 특별한 DNA 염기서열 분석을 넘어 매우 많은 적용분야에 상당한 이점을 제공한다. 예를 들어, chemFET 어레이에서 dPCR를 실행하는 것이 구상된다. 더욱이, 여기에서 설명된 chemFET 어레이와 결합되어 사용되는 단백질 어레이도 구상된다. 단백질 어레이는 조직되고 미리 결정된 방식으로 평면 표면에 결합된 단백질 또는 펩타이드 또는 다른 아미노산으로 구성된다. 해당 단백질은 효소, 항체 및 항체 조각 또는 항체 모방체(예: 단쇄 항체)를 포함하되 이에 국한되지 않는다.

chemFET 기반 어레이는 또한 다양한 단백질/핵산 상호작용을 탐색하는 데 사용될 수 있다. 예를 들어, RNA/단백질 결합은 chemFET 어레이에 고정된 올리고뉴클레오타이드에서 세포를 용해하고 RNA를 포착함으로써(연관된 단백질과 함께) 조사될 수 있다. 그 다음에 효소 복합 항체는 단백질 항원에 결합될 수 있고 비특이적 상호작용은 유실될 수 있다. 특정 항체가 번역 기계 및 80S, 40S, 43S 또는 48S RNA 영역에 대해 이용될 수 있다. 항체는 또한 RNA 결합 단백질에 대해 사용될 수 있고, 또는 비이온성 기질(예: NADPH에서 NADP+까지, NADH에서 NAD+까지, 그리고 아마도 H202 또는 글루타티온)로 나타날 때에 이온성 산물을 생성하는 효소에 접합될 수 있다. 이런 항체들은 다중화를 위해 결합될 수 있다.

어떤 실시예에서는, 여기에서 또는 다른 방식으로 설명된 바와 같이, 생체내(in vivo) 사용을 위해 chemFET 어레이의 사용이 구상된다. 해당 어레이는 시험대상(예: 뇌 또는 이온 플럭스에 종속되는 다른 영역에서)에 소개된 다음에 시험대상의 상태에 따른 변화를 위해 분석될 수 있다.

어떤 실시예에서는, chemFET 어레이는 시험 환경에 직접 이식되어 괌심대상의 특정 분자의 존재와 양을 모니터링하기 위해 사용될 수 있다. 그런 일부 응용례는 특정 독성과 중요한 요소에 대한 환경적 시험, 또는 시험대상의 몸 속으로의 장치의 직접 이식을 포함하며, 조직 내의 특정 분자의 농도에 대한 3D를 제공한다.

여기 일반 설명이나 본보기에서 설명된 활동이 모두 필요한 것은 아니며, 특정 활동 중 일부는 필요할 수 없으며, 하나 이상의 추가적인 활동이 설명된 것에 더해져 수행될 수 있다는 것을 유의하십시오. 또한, 활동이 열거되는 순서가 반드시 실행되는 순서는 아니다.

전술한 사양서에서, 개념이 특정 실시예와 관련하여 설명되었다. 그러나, 보통의 기술 중 하나는 다양한 수정과 변경이 아래의 청구항에서 제시되어 있는 발명의 범위에서 벗어나지 않고 이루어질 수 있다는 것을 인정한다. 따라서, 사양과 숫자는 제한적인 의미보다는 예시적인 의미로 간주되어야 하고, 모든 해당 수정은 발명의 범위 내에 포함되도록 의도되었다.

여기에서 사용된 바와 같이, "~으로 구성되다, ~으로 구성된, 포함하다, 포함한, 갖다, 갖고 있는 또는 그런 단어들의 다른 변형의 용어들은 비배타적인 포함을 의미하도록 의도된 것이다. 예를 들면, 기능 목록으로 구성되는 과정, 방법, 항목 또는 장치는 반드시 그런 기능에만 해당되지는 않지만 명백하게 열거되지 않거나 그런 과정, 방법, 항목 또는 장치에 내재하는 다른 기능을 포함할 수 있다. 더욱이, 명백하게 반대로 기술되어 있지 않다면, "또는"은 포함적인 '또는'을 말하며 제외적인 "또는"을 말하는 것은 아니다. 예를 들면, 조건 A 또는 B는 다음 중 하나에 의해 만족된다: A는 참이고(또는 존재하고) B는 거짓이다(또는 존재하지 않는다), A는 거짓이고(또는 존재하지 않고) B는 참이다(또는 존재한다), 그리고 A와 B 둘 다 참이다(또는 존재한다). 소스 또는 드레인의 지정은 이런 라벨들이 어떻게 주어진 장치가 작동되고 있는지와 주어진 장치(들)가(이) 제작되는가에 달려 있기 때문에 위에서 사용된 것과 같은 방식/편의 중 하나이다.

또한, "하나의(a)" 또는 "하나의(an)"의 사용은 여기에서 설명된 요소와 구성요소를 설명하기 위해 사용된다. 이것은 단순히 편의를 위해 그리고 발명의 범위에 대한 일반적인 느낌을 주기 위해 수행된다. 이런 설명은 하나 또는 하나 이상을 포함하기 위해 판독되어야 하고 단수는 달리 의도된 것이 분명하지 않다면 복수도 포함한다.

여기에서 특정 실시예와 관련하여 혜택, 다른 이점, 문제에 대한 솔루션이 설명되어 있다. 그러나, 혜택, 이점, 문제에 대한 솔루션, 그리고 혜택, 이점, 또는 솔루션이 발생하거나 더 명확해지도록 할 수 있는 기능은 어떤 또는 모든 청구항의 중요하거나 필수적이거나 또는 기본적인 기능으로 해석되어선 안된다.

사양서를 읽은 후에, 숙련된 기술자들은 어떤 기능들이 여기에서 별도의 실시예의 상황에서 명확성을 위해 설명되며, 단일한 실시예에서 함께 제공될 수도 있다는 것을 인정할 것이다. 반대로, 단일 실시예의 상황에서 간결성을 위해 설명되는 다양한 기능도 별도로 또는 하위조합에서 제공될 수 있다. 더욱이, 범위 내에서 설명되는 값에 대한 언급은 그 범위 내에서 각각의 모든 값을 포함한다.

Claims

반도체 장치로서,
제2 전계 효과 트랜지스터(FET)에 직렬 연결된 제1 FET;
제1 FET 및 제2 FET에 직렬 연결된 제3 FET;
제1 FET 및 제2 FET에 결합된 바이어스 회로; 및
제2 FET의 단자에 결합된 출력 전도체를 포함하며, 상기 출력 전도체는 제1 FET와 관계 없이 제2 FET의 출력 신호를 획득하는 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 제3 FET가 선택 신호에 대한 응답으로서 제1 FET 및 제2 FET에 동시적으로 결합되는 것을 특징으로 하는 장치.
제1항에 있어서, 제2 FET의 출력 신호가 제1 FET의 단자상 전압과 관계 없는 것을 특징으로 하는 장치.
제1항에 있어서, 제2 FET가 소스 폴로어(source follower)를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 바이어스 회로가 최소한 한 개 이상의 전압 소스와 최소 한 개 이상의 전류 싱크를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 바이어스 회로가 제1 FET에 전압 소스를 적용하고 제2 FET에 전류 싱크를 적용하는 것을 특징으로 하는 장치.
제1항에 있어서, 출력 신호가 제2 FET의 임계 전압에 좌우되는 것을 특징으로 하는 장치.
제1항에 있어서, 제2 FET에서 출력 신호가 획득될 때 제1 FET가 드레인 유도 장벽 감소(drain induced barrier lowering) 상수 하에서 작동되는 것을 특징으로 하는 장치.
제1항에 있어서, 제2 FET에서 출력 신호가 획득될 때 제1 FET가 펀치 스루 모드(punch through mode) 상수 하에서 작동되는 것을 특징으로 하는 장치.
제1항에 있어서, 제3 FET는 최소 한 개 이상의 삼극 영역과 포화 영역에서 바이어스되고(biased) 제1 FET는 높은 수준의 고정 전위에서 바이어스되어(biased) 제1 FET에 드레인 유도 장벽 감소(drain induced barrier lowering)가 유도되는 것을 특징으로 하는 장치.
제1항에 있어서, 제1 및 제2 FET가 각각의 제1 및 제2 전극에 결합되는 것을 특징으로 하는 장치.
제1항에 있어서, 제2 FET가 화학적으로 민감한 전계 효과 트랜지스터(chemically-sensitive field effect transistor, chemFET)인 것을 특징으로 하는 장치.
제12항에 있어서, 출력 신호가 가수분해 이벤트에 따라 바이어스되는(biased) 것을 특징으로 하는 장치.
제12항에 있어서, 제2 FET에 의해 감지되는 뉴클레오티드 통합 이벤트와 출력 신호가 관련되는 것을 특징으로 하는 장치.
제1항에 있어서, 제2 FET가 전극과 결합되는 것을 특징으로 하는 장치.
제15항에 있어서, 제2 FET가 부동 게이트(floating gate)를 통해 전극과 결합되는 것을 특징으로 하는 장치.
제15항에 있어서, 전극이 이온에 민감한 것을 특징으로 하는 장치.
제15항에 있어서, 전극에 근접한 반응 부위가 추가로 포함되는 장치.
제18항에 있어서, 반응 부위가 전극을 통해 제2 FET와 결합되는 것을 특징으로 하는 장치.
제18항에 있어서, 출력 신호가 반응 부위 이내에서 발생하는 화학 반응을 나타내는 것을 특징으로 하는 장치.