JPH104683A - 全波整流回路 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路化に際して比較的小型化が容易な回
路構成を有する全波整流回路を提供する。 【解決手段】 第１のトランジスタ１のベースには、入
力抵抗１１を介して基準電圧Ｖrefが、第３のトランジ
スタ３のベースには、直接に基準電圧Ｖrefが、それぞ
れ印加されるようになっており、第１のトランジスタ１
のベースに被整流信号が印加されると、その変化に応じ
て第１又は第３のトランジスタ１，３が動作状態とな
り、第２のトランジスタ２と共に差動増幅が行われ、そ
の差動出力が演算増幅器１２に入力される一方、演算増
幅器１２の出力は、帰還抵抗１４，１５を介して第１の
トランジスタ１のベースに、帰還抵抗１４を介して第２
のトランジスタ２のベースに、それぞれ帰還されるよう
になっており、出力端子１３からは、被整流信号と同位
相、同振幅の全波整流信号が得られるようになってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、整流回路に係り、
特に、入力電圧に対する特性改善を図った全波整流回路
に関する。

【０００２】

【従来の技術】全波整流回路として公知・周知となって
いる回路例として、例えば、図４（ａ）及び図４（ｂ）
に示されたようなものがある。すなわち、図４（ａ）に
示された回路例は、その構成を概括的に言えば、演算増
幅器３０の出力を、ベース同士が接続されたｎｐｎ型ト
ランジスタ３１及びｎｐｎ型トランジスタ３２を介し
て、いわゆるカレントミラー回路を構成する２つのｐｎ
ｐ型トランジスタ３３，３４の一方のコレクタ側に印加
する一方、カレントミラー回路を構成する他方のｐｎｐ
型トランジスタ３４のコレクタ側から全波整流出力を得
られるように構成されたものである。

【０００３】また、図４（ｂ）に示された全波整流回路
は、互いに逆位相の出力信号が得られる２つの出力端子
を有する演算増幅器３５を用い、この演算増幅器３５の
それぞれの出力端子に接続されたダイオード３６ａ，３
６ｂのカソード側を共通の出力端としてなり、このカソ
ード側に全波整流出力を得るように構成されてなるもの
である。

【０００４】

【発明が解決しようとする課題】ところで、装置の小型
軽量化、低消費電力化等の要請の下に、特に、低電圧源
（例えば、１ｖ前後）で動作可能な全波整流回路が望ま
れることがある。このような要請に対して、例えば、上
述した前者の回路例にあっては、バイポーラトランジス
タが３つ直列に接続された構成部分を有するため、１ｖ
程度の電源電圧では動作が確保されず使用できない。ま
た、上述した後者の回路例にあっては、演算増幅器は、
上述のように２つの出力端子を必要とすることから、そ
の構成はいわゆるデュアルとなるために、同一の半導体
基板に構成する際、全体としての素子数が増加し、構成
が複雑となると共に高価格となるという問題がある。

【０００５】本発明は、上記実状に鑑みてなされたもの
で、比較的簡易な構成で、１ｖ程度の低電源で駆動可能
な全波整流回路を提供するものである。本発明の他の目
的は、集積回路化に際して比較的小型化が容易な回路構
成を有する全波整流回路を提供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明に係
る全波整流回路は、エミッタ同士が接続され、当該エミ
ッタが定電流源に接続されてなる２つのトランジスタを
有してなる差動増幅回路の前記２つのトランジスタの一
方のトランジスタに、当該トランジスタと同一種類の第
３のトランジスタを、そのコクレタが前記一方のトラン
ジスタのコレクタに、エミッタが前記一方のトランジス
タのエミッタに、それぞれ接続されるように設け、前記
第３のトランジスタのベースに被整流信号の中心電位と
なる所定電圧を印加し、前記一方のトランジスタのベー
スと前記第３のトランジスタのベースとの間に被整流信
号を印加するように構成する一方、前記差動増幅回路の
出力信号を増幅する次段増幅回路を設け、当該次段増幅
回路の出力端子と、前記差動増幅回路を構成する２つの
トランジスタの他方のトランジスタのベースとを抵抗を
介して接続すると共に、当該他方のトランジスタのベー
スと前記一方のトランジスタのベースとを抵抗を介して
接続してなるものである。

【０００７】かかる構成において、次段増幅回路は、例
えば、演算増幅器を用いてなり、その反転入力端子に差
動増幅回路を構成する２つのトランジスタの一方のトラ
ンジスタのコレクタが、非反転入力端子に前記差動増幅
回路を構成する２つのトランジスタの他方のトランジス
タのコレクタが、それぞれ接続されてなるものが好適で
ある。

【０００８】上記構成においては、被整流信号が所定電
圧を中心に正負に変化するに応じて、差動増幅回路の一
方のトランジスタ又はこの一方のトランジスタに、コレ
クタとエミッタがそれぞれ接続された第３のトランジス
タのいずれかが動作状態となり差動増幅回路の他方のト
ランジスタと差動増幅が行われるようになっており、こ
の差動増幅回路の出力が次段増幅回路により増幅される
と共に、この次段増幅回路の出力が差動増幅回路を構成
する２つのトランジスタのベースに、それぞれフィード
バックされることで、被整流信号と同一位相、同一振幅
の出力信号が得れるようになっているものである。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図３を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。

【００１０】最初に、図１を参照しつつ本発明の実施の
形態における基本回路例について説明する。この全波整
流回路は、差動増幅回路１６と、この差動増幅回路１６
の出力側に設けられた演算増幅器１２とを主たる構成要
素としてなるものである。すなわち、差動増幅回路１６
は、コレクタ同士及びエミッタ同士が接続されたｎｐｎ
型の第１及び第３のトランジスタ（図１においては「Ｑ
１」、「Ｑ３」と表記）１，３のコレクタ側が負荷抵抗
５ａを介して電源ライン８に接続される一方、ｎｐｎ型
の第２のトランジスタ（図１においては「Ｑ２」と表
記）２のコレクタが負荷抵抗５ｂを介して電源ライン８
に接続されると共に、これら第１乃至第３のトランジス
タ１〜３のエミッタ側には、定電流源９が共通接続され
ている。

【００１１】また、第１のトランジスタ１のベースに
は、入力信号が印加される入力端子１０が接続されると
共に、入力抵抗（図１においては「Ｒin」と表記）１１
の一端が接続されており、この入力抵抗１１の他端に
は、第３のトランジスタ３のベースと共に、基準電圧Ｖ
refが印加されるようになっている。さらに、第１のト
ランジスタ１のコレクタは、演算増幅器１２の反転入力
端子に、第２のトランジスタ２のコレクタは演算増幅器
１２の非反転入力端子に、それぞれ接続されており、こ
の演算増幅器１２の出力段は、この全波整流回路の出力
端子１３に接続されている。

【００１２】そして、演算増幅器１２の出力段には、直
列接続された帰還抵抗（図１においては、それぞれ「Ｒ
2」、「Ｒ3」と表記）１４，１５の一端が接続されてお
り、この直列接続された帰還抵抗１４，１５の他端は、
第１のトランジスタ１のベースに接続されると共に、帰
還抵抗１４，１５の相互の接続点は、第２のトランジス
タ２のベースに接続された構成となっている。

【００１３】次に、上記構成における動作について説明
する。まず、入力端子１０には、零ｖを基準とする交流
信号が被整流信号として印加されるとすると、この被整
流信号が正の場合には、入力抵抗１１に入力端子１０側
から基準電圧Ｖref側へ向かって電流が流れ、電圧降下
が生ずるために、第１のトランジスタ１のベース電位が
第３のトランジスタ３のベース電位に比して高くなり、
第１のトランジスタ１は動作状態となるが、第３のトラ
ンジスタ３は非動作状態となる。

【００１４】この結果、演算増幅器１２を含めた回路全
体としては、第１のトランジスタ１と第２のトランジス
タ２による差動増幅回路１６を初段の増幅回路とする正
転アンプとして動作することとなる。すなわち、入力端
子１０に印加された被整流信号が基準電圧Ｖrefより正
極側へ増加する場合、第１のトランジスタ１のコレクタ
電位は下降する一方、第２のトランジスタ２のコレクタ
電位は上昇し、演算増幅器１２の入力段には、これら第
１のトランジスタ１のコレクタ電位と、第２のトランジ
スタ２のコレクタ電位との差電圧が、演算増幅器１２の
非反転入力端子が高電位側となって印加されることとな
る。

【００１５】ところで、演算増幅器１２の出力段は、先
に述べたように帰還抵抗１４，１５を介して第１及び第
２のトランジスタ１，２のベースに、それぞれ接続され
ているために、第１のトランジスタ１のベースと、第２
のトランジスタ２のベースとの間には、いわゆるイマジ
ナリショートが成立する。したがって、帰還抵抗１４，
１５には電流は流れず、入力端子１０に印加された被整
流信号の大きさをＶin、帰還抵抗１４，１５の相互の接
続点すなわち第３のトランジスタ３のベース電位をＶ
F、演算増幅器１２の出力電圧をＶoとし、かつ、帰還抵
抗１４，１５が同一の抵抗値のものであるとすると、Ｖ
in＝ＶF＝Ｖoが成立することとなり、演算増幅器１２か
らは、被整流信号Ｖinと同位相、同振幅の出力信号Ｖo
が得られることとなる。

【００１６】一方、入力端子１０に印加された被整流信
号が負の場合、上述したとは逆に、第１のトランジスタ
１のベース電位が、第３のトランジスタ３のベース電位
よりも低くなるため、第１のトランジスタ１に代わっ
て、第３のトランジスタ３が動作状態となり、第２及び
第３のトランジスタ２，３による差動増幅が行われるこ
ととなる。この結果、演算増幅器１２を含めた回路全体
としては、第２のトランジスタ２と第３のトランジスタ
３による差動増幅回路１６を初段の増幅回路とする反転
アンプとして動作することとなる。

【００１７】すなわち、被整流信号が、基準電圧Ｖref
より、負側へ大きくなるに従い、第３のトランジスタ３
のコレクタ電位は上昇する一方、第２のトランジスタ２
のコレクタ電位は下降し、演算増幅器１２には、その反
転入力端子側が高電位側となるように電圧が印加される
結果、演算増幅器１２からは、被整流信号と逆位相、同
振幅の出力信号が得られることとなる。以下、被整流信
号の変化に応じて、上述した動作が繰り返され、出力端
子１３には、被整流信号と逆位相、同振幅の出力信号が
得られるようになっている。

【００１８】次に、具体回路例について図２を参照しつ
つ説明する。なお、図１に示された構成要素と同一の構
成要素については、同一の符号を付してその詳細な説明
を省略することとする。この具体回路例は、概略的にそ
の構成を言えば、差動増幅回路１６と、この差動増幅回
路１６の負荷側に接続されたカレントミラー回路２０
と、差動増幅回路１６の出力信号を増幅する終段トラン
ジスタ５とを具備してなるものである。

【００１９】以下、具体的に説明すれば、まず、差動増
幅回路１６は、基本的に図１に示された基本回路例にお
けるものと同一構成を有するものである。すなわち、コ
レクタ同士及びエミッタ同士が接続された第１及び第３
のトランジスタ１，３のコレクタ側がカレントミラー回
路２０を構成する第６のトランジスタ（図２においては
「Ｑ６」と表記）６を介して電源ライン８に接続される
一方、第２のトランジスタ２のコレクタは、カレントミ
ラー回路２０を構成する第４のトランジスタ４を介して
電源ライン８に接続されると共に、これら第１乃至第３
のトランジスタ１〜３のエミッタ側には、第１の定電流
源２１が共通接続されている。なお、第１の定電流源２
１の他端は、アース接続されるようになっている。

【００２０】また、第１のトランジスタ１のベースに
は、入力信号が印加される入力端子１０が接続され、こ
の入力端子１０と基準電圧Ｖrefを発生する基準直流電
源２２の正極側との間に、被整流信号Ｖinを出力する入
力信号源２３が接続されるように構成される一方、第３
のトランジスタ３のベースは、基準直流電源２２の正極
側に接続されている。なお、基準直流電源２２の負極側
は、アースに接続されるようになっている。

【００２１】さらに、第１のトランジスタ１のコレクタ
は、終段トランジスタ（図２においては「Ｑ５」と表
記）５のベースに接続されている。そして、終段トラン
ジスタ５のコレクタは、出力端子１３に接続されると共
に、この出力端子１３には、帰還抵抗１４，１５の一端
が接続され、帰還抵抗１４，１５の互いの接続点は、第
２のトランジスタ２のベースに、帰還抵抗１４，１５の
他端は、第１のトランジスタ１のベースに、それぞれ接
続されている。また、出力端子１３には、第２の定電流
源２４の一端が接続されており、この第２の定電流源２
４の他端は、アースに接続されるようになっている。

【００２２】カレントミラー回路２０は、ｐｎｐ型の第
４及び第６のトランジスタ４，６により、相互のベース
が接続されると共に、相互のエミッタが電源ライン８に
接続され、さらに、第４のトランジスタ４のコレクタと
ベースとが接続されて構成されている。

【００２３】そして、第４のトランジスタ４のコレクタ
は、第２のトランジスタ２のコレクタに、第６のトラン
ジスタ６のコレクタは、第１のトランジスタ１のコレク
タに、それぞれ接続されている。なお、電源ライン８に
は、直流電源２５の正極側が接続され、この直流電源２
５の負極側はアースに接続されるようになっている。

【００２４】ｐｎｐ型の終段トランジスタ５は、エミッ
タが電源ライン８に接続されており、ベース側に印加さ
れた信号が増幅されて、コレクタ側の出力端子１３に得
られるようになっている。なお、終段トランジスタ５の
ベースとコレクタ間には、いわゆる位相補正（発振防
止）のためのコンデンサ２６が接続されている。

【００２５】次に、上記構成における動作について説明
する。まず、入力信号源２３により入力端子１０に印加
される被整流信号Ｖinが、正極の信号である場合、すな
わち、基準電圧Ｖrefを基準として、入力端子１０がそ
れよりも高い電位となる場合、第１のトランジスタ１の
ベース電位が第３のトランジスタ３のベース電位よりも
高くなるため、第１のトランジスタ１は動作状態となる
一方、第３のトランジスタ３は非動作状態となり、第１
のトランジスタ１と第２のトランジスタ２とにより差動
増幅が行われることとなる。

【００２６】第１のトランジスタ１のベース電位の変化
は、第１のトランジスタ１のコレクタ電流の変化とな
り、この電流変化は、反転アンプとして機能する終段ト
ランジスタ５のベースに伝えられ、終段トランジスタ５
のコレクタ電流及びコレクタ電圧の変化として出力され
ることとなる。

【００２７】ところで、出力端子１３に得られる終段ト
ランジスタ５のコレクタ電圧の変化は、帰還抵抗１４，
１５により、先の第１及び第２のトランジスタ１，２の
ベースにフィードバックされることとなるが、カレント
ミラー回路２０の作用により第１及び第２のトランジス
タ１，２のコレクタ電流が同一の大きさとなったところ
で、回路全体の動作が安定することとなる。その結果、
先の図１の基本回路例で述べたと同様に、出力端子１３
には、被整流信号Ｖinと、同位相、同振幅の出力信号が
得られることとなる。

【００２８】一方、被整流信号Ｖinが、負極の信号であ
る場合、すなわち、基準電圧Ｖrefを基準として、入力
端子１０がそれよりも低い電位となる場合、第１のトラ
ンジスタ１のベース電位は、第３のトランジスタ３のベ
ース電位よりも低くなるため、第１のトランジスタ１に
代わって第３のトランジスタ３が動作状態となり、第２
のトランジスタ２と第３のトランジスタ３とにより差動
増幅が行われることとなる。

【００２９】そして、被整流信号Ｖinの変化に伴う第３
のトランジスタ３のベース電位の変化に応じて、第３の
トランジスタ３のコクレタ電流が変化し、その変化が終
段トランジスタ５のベースに伝えられる結果、先の場合
と同様に、出力端子１３には、被整流信号Ｖinと、同位
相、同振幅の出力信号が得られることとなる。

【００３０】図３には、上述した具体回路例において、
被整流信号Ｖinの変化に対する出力信号Ｖoの変化をシ
ュミレーションした結果を示す特性線図が示されてお
り、以下、同図を参照しつつこのシュミレーション結果
について説明する。まず、シュミレーションの条件とし
ては、被整流信号Ｖinは、基準電圧Ｖrefの５ｖを中心
に、正負にそれぞれ略３ｖの振幅で変化する正弦波信号
としてある。また、直流電源２５の電圧を１０ｖとし、
第１及び第２の定電流源２１，２４の電流値を共に１２
μＡとしてある。同図においては、被整流信号Ｖinと出
力信号Ｖoとがそれぞれ表されているが、５ｖを中心に
正負に３ｖの振幅で変化する被整流信号Ｖinに対して、
出力信号Ｖoは、５ｖの上側に、被整流信号Ｖinと同期
して、かつ、同一振幅の全波整流波形として得られるこ
とが理解できる。

【００３１】なお、上述した発明の実施の形態における
回路構成に限定される必要はなく、例えば、ｐｎｐ型ト
ランジスタをｎｐｎ型トランジスタに、ｎｐｎ型トラン
ジスタをｐｎｐ型トランジスタに、それぞれ代えると共
に、必要に応じて電圧の極性を代えることによって、同
様な回路が実現できることは勿論であるし、バイポーラ
トランジスタに代えて他の種類のトランジスタを用いて
回路構成しても同様な作用、効果を果たす回路を得るこ
とができる。

【００３２】

【発明の効果】以上、述べたように、本発明によれば、
差動増幅回路の一方の入力段をコレクタ及びエミッタが
接続された２つのトランジスタで構成し、被整流信号の
変化に応じてこの２つのトランジスタの何れが動作し、
この何れかのトランジスタと、差動増幅回路の他方の入
力段を構成するトランジスタとにより差動増幅が行われ
るようにすると共に、この差動増幅回路の出力信号を次
段増幅回路により増幅して、その出力を差動増幅回路へ
フィードバックすることで、被整流信号と同一位相、同
一振幅の出力信号が得られるようにしたので、従来と異
なり、例えば、位相の異なる２つの出力信号を得られる
ように、差動増幅回路をいわゆるデュアル構成とする必
要がなく、簡易な構成となり、ＩＣ化の際に従来に比し
てより小型化可能で、比較的安価にできる全波整流回路
を提供することができる。また、電源とアースとの間に
接続されるトランジスタは、差動増幅回路を構成するト
ランジスタのコレクタ側にカレントミラー回路を接続し
た場合でも、２つで済むので、従来と異なり、１ｖ程度
の電源電圧で動作することが可能であり、電源電圧の低
電圧化の要請に十分答えることができる全波整流回路を
提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における基本回路例を示す
回路図である。

【図２】本発明の実施の形態における具体回路例を示す
回路図である。

【図３】図２に示された具体回路における被整流信号の
変化に対する出力信号の変化をシュミレーションにより
求めた結果を示す特性線図である。

【図４】従来の回路構成例を示す回路図である。

【符号の説明】

１…第１のトランジスタ ２…第２のトランジスタ ３…第３のトランジスタ ９…定電流源 １０…入力抵抗 １２…演算増幅器 １３…出力端子 １４…帰還抵抗 １５…帰還抵抗 １６…差動増幅回路 ２０…カレントミラー回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 エミッタ同士が接続され、当該エミッタ
   が定電流源に接続されてなる２つのトランジスタを有し
   てなる差動増幅回路の前記２つのトランジスタの一方の
   トランジスタに、 当該トランジスタと同一種類の第３のトランジスタを、
   そのコクレタが前記一方のトランジスタのコレクタに、
   エミッタが前記一方のトランジスタのエミッタに、それ
   ぞれ接続されるように設け、 前記第３のトランジスタのベースに被整流信号の中心電
   位となる所定電圧を印加し、 前記一方のトランジスタのベースと前記第３のトランジ
   スタのベースとの間に被整流信号を印加するように構成
   する一方、 前記差動増幅回路の出力信号を増幅する次段増幅回路を
   設け、 当該次段増幅回路の出力端子と、前記差動増幅回路を構
   成する２つのトランジスタの他方のトランジスタのベー
   スとを抵抗を介して接続すると共に、当該他方のトラン
   ジスタのベースと前記一方のトランジスタのベースとを
   抵抗を介して接続してなることを特徴とする全波整流回
   路。
2. 【請求項２】 次段増幅回路は演算増幅器を用いてな
   り、その反転入力端子に差動増幅回路を構成する２つの
   トランジスタの一方のトランジスタのコレクタが、非反
   転入力端子に前記差動増幅回路を構成する２つのトラン
   ジスタの他方のトランジスタのコレクタが、それぞれ接
   続されてなることを特徴とする請求項１記載の全波整流
   回路。
3. 【請求項３】 次段増幅回路は、エミッタが電源に接続
   され、コレクタが出力端子に接続されると共に定電流源
   に接続されてなるトランジスタからなる一方、 差動増幅回路を構成するトランジスタのコレクタ側に
   は、カレントミラー回路が接続され、 差動増幅回路の一方のトランジスタのコレクタは、前記
   次段増幅回路を構成するトランジスタのベースに接続さ
   れてなることを特徴とする請求項１記載の全波整流回
   路。
4. 【請求項４】 ｎｐｎ型トランジスタをｐｎｐ型トラン
   ジスタに代えてなることを特徴とする請求項１、２又は
   ３記載の全波整流回路。