JPS5869466A - 整流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、トランジスタ回路における整流回路に関する
ものである。

第１図を参照して、従来の回路例について説明する。第
４図において、演算増幅器１０反転入力には、抵抗３．
抵抗４及びダイオード９のカソードが接続されておシ、
演算増幅器１の非反転入力は基準電位点１２に接続され
る。抵抗３の他端には、入力端子１０及び抵抗５が接続
され、抵抗４の他端は、ダイオード８のアノード及び抵
抗６が接続されている。ダイオード８のカソードは、演
算増幅器１の出力点及びダイオード９のアノードに接続
され、抵抗６の他端には抵抗５．演算増幅器２の反転入
力及び抵抗７が接続される。演算増幅器２の非反転入力
は基準電位点に接続され、抵抗７の他端には、演算増幅
器２の出力点及び出力端子１１が接続されている。

第１図において、入力端子１０に正の入力電圧Ｖｉ）ｆ
ム２．が印加されると、ダイオード８は導通状態となり
、一方ダイオード９は非導通状態となる。

とれより、抵抗３．抵抗４の抵抗値を各々几、。

凡、とじ、且つ、演算増幅器１の出力点りの出力電圧を
ＶＯＵＴＤ　　とすると、ＶＯＵＴＤ　は（１）式で与
えられる。

ここで、抵抗５．抵抗６．抵抗７を流れる電流をそれぞ
れＩ、、Ｉ、とする。演算増幅器１及び演算増幅器２の
各々の反転入力点Ｂ点及びＥ点の電位は基準電位点とな
９、且つ、演算増幅器１及び演算増幅器２の各々の入力
インピーダンスが無限大であるとすると、電流工、及び
Ｉ６はそれぞれ（匂式、（３）式で表わせる。

ただし、几６．Ｒ６は夫々抵抗５．６の抵抗値である。

また、電流Ｉ、、Ｉ、及びＩ、の間には（４）式が成立
す−る。

Ｉ、−Ｉ、＋　Ｉ、　　　　　　　　　　　・・・・・
・（４）（５）式で表わされる。

（５）弐に更に（１）式を代入すると、電流工、は（６
）式で表わされる。

ここで、演算増幅器２の出カ点Ｆ点の出力電圧をＶＯＵ
？Ｆ　１とし、且つ抵抗７の抵抗値をＲ１とすると、出
力点Ｆ点の電圧ＶＯＵ〒Ｆ１は（７）式で表ゎさＶｏｔ
ｒｒｙｘ　−−Ｒｙ　Ｘ　Ｉ　ｖ　　　　　　＝・’（
’ｆ）従つて、（η弐に前記（６）式を代入すると、（
８）式が成立する。

・・・・・・（８） この時、以下の（９）式及び（１０式が成シ立てば、（
８）式は（１１）式で表わされる。

Ｒ＝Ｒ４＝ｆＬ、　＝Ｒ・・・・・・（９）几、＝Ｒ，
＝２几　　　　　　　　　　　　　・・・・・・（１０
）””ＩＮＡ　　　　　　　　　　　・・・・・・（１
１）従って、入力端子１０に正の入力電圧ＶＩＮＡを印
加した時は、演算増幅器２の出力点であるＦ点すなわち
出力端子１１には、上記のような抵抗値を設定すれば正
の入力電圧ＶＩＮＡがそのままあられれる。

次に１前記端子１０に負の入力電圧Ｖ’：ＴＮＡ　　−
ＶＩＮＡが印加されると、ダイオード８は非導通状態と
なり、一方ダイオード９は導通状態となる。

このため、演算増幅器１の出力点りの電位は０となり、
抵抗６０両端の電位は同電位、すなわち基準電位点とな
って抵抗６には電流は流れない。従って、この時、（４
）式及び（５）式から（１２）式が成り立つ。

Ｉ、−Ｉ、＋Ｉ。

＝　Ｉ　ｍ　　　　　（ａ、ａ　Ｉ　、　＝　ｏ　）よ
って、演算増幅器２の出力点Ｆの出力電圧をＶＯＵＴＦ
ｌとすると％　ｖＯ１ｌｌＴＦ！は（１３）式で表わさ
れｖｏａＴｙ＊　”−Ｂ〒　×Ｉマ ここで％　（１０）式が成シ立てば、（１３）式は（１
４）式で表わされる。

ｖｏｖｔｙｍ　−７Ｘ　ＶＩＮＡ ”　ＶＩＮＡ　　　　　　　　　　　−”−（１４）従
って、入力端子１０に負の入力電圧−ｖｌＮＡを印加し
た時は、演算増幅器２の出力点であるＦ点、すなわち出
力端子１１は、電圧レベルは変わらずに符号のみ反転さ
れた電圧、すなわちＶＩＮＡが取り出される。

このように、第１図に示した回路は、正、負の両方の入
力電圧に対して、常に正の出力電圧が取り出される絶対
値回路として動作する。すなわち、入力端子１０に第２
図（ａ）に示す正弦波信号を入力すると、出力端子１１
には％第２図（ｂ）に示すような、正弦波信号入力の負
のサイクルの時は符号が反転された信号が取り出される
。言い換えれば、この場合は、全波整流回路として動作
する。

このようにして全波整流回路は得られるものの、第１図
に示す従来の整流回路は、その整流動作を行うために、
２つの演算増幅器、すなわち、２組の増幅回路を必要と
し、更に、演算増幅器に接続される５個の抵抗に対して
（９）　ｔ　（１ｏ）式に示すような条件を必要とする
。従って、従来技術により整流回路を実現するためには
、相幽数の素子を使用し、また、Ｗ５＠な抵抗定数の調
整を余儀なくされた。

本発明の目的は、従来の整流回路にくらべて、大幅に素
子数が削減でき、しかも簡単な抵抗定数の設定のみで実
現可能な整流回路を提供する事にある。

第３図に１本発明の二実施例を示す。第３図において、
導電形式の同じ（ＮＰＮ）トランジスタ１５及びトラン
ジスタ１６は差動増幅回路を構成する。すなわち、トラ
ンジスタ１５；よび１６の各エイツタは共通接続され、
さらに定電流源２２を介して負電源電圧供給点１４に接
続され、トランジスタ１５のコレクタには、トランジス
タ１５や１６と導電形式の異なる（ＰＮＰ）トランジス
タ１７のコレクタ及びトランジスタ１９のベースが接続
される。トランジスタ１７のベースには、ダイオード接
続されたトランジスタ１８　（ＰＮＰ）のベース・；レ
クタ接続点が接続される。トランジスタ１７及びトラン
ジスタ１８の各々のエンツタは正電源電圧供給点１３に
接続される。よってトランジスタ１７．１８はカレント
イ２−回路を構成している。

トランジスタ１５のベースは基準電位点１２に接続され
トランジスタ１６のベースは抵抗２０及び抵抗２１が接
続され、抵抗２０の他端は入力端子１０が接続され、抵
抗２１の他端にはトランジスタ１９のコレクタ及び出力
端子１１が接続されている。また、トランジスタ１９の
エイ、りは、正電源電圧供給点１３に接続されている。

第３図において、入力端子１０に正の入力電圧ＶＩＮｔ
が印加されると、トランジスタ１５は、そのベースが基
準電位点に接続されているために、非導通状態となシ、
これに対し、トランジスタ１６は導通状態となる。また
、トランジスタ１９は、トランジスタ１５が非導通状態
となるために、非導通状態となる。従って、入力端子１
０に印加された正の入力電圧ＶＩＮＩは抵抗２０及び抵
抗２１を介して前記端子１１に現われる。

ここで、抵抗２０及び抵抗２１の各々の抵抗値をＲ１゜
、Ｒ２，とする。この時、抵抗２０からみたトランジス
タ１６の入カイ／ビーダンス（ｚｉｎｌｓ　）が抵抗２
０及び抵抗２１の抵抗値Ｒ，，几、１に比して十分高く
且つ端子１１に高入力インピーダンス回路２３（この入
力インピーダンスをＺｉｎｚｍとする）が接続されてい
るとすると、（１５）式、　（１６）式なる関係が成シ
立つ。　□ ｚｉｎｌｓ＞Ｒｇｏ、　Ｒ、、・・−・・−（１５）”
１ｎｔｓ＞几２゜Ｒ２，・・・・・・（１６）（１５）
式、（１６）式が成シ立つと、出力端子１１の出力電圧
ＶＯＵ？１は、α７）式で表わされる。

＝Ｖ　ｒ　Ｎ　１　　　　　　　　　　・・・−（１７
）すなわち、この場合出力端子１１には、入力端子１０
に印加した正の入力電圧ｖＩＮＩにほぼ等しい電圧が出
力される。

一次に、前記端子１０に負の入力電圧−ＶＩＮＩが印加
されると、トランジスタ１６は、そのベース電位がトラ
ンジスタ人１５０ベース電位よｌ低くなるため、非導通
状態となる。これに対し、トランジスタ１５は導通状態
となり、従って、トランジスタ１９も導通状態となる。

この時、第３図に示した回路は、入力端子１０に印加さ
れた入力に対して、反転増幅器として動作する。すなわ
ち、差動増幅器を構成するトランジスタ１５のコレクタ
回路から取シ出された差動増幅出力がトランジスタ１９
により反転されて出力端子１１に出力される。また、こ
の時の利得は、抵抗２０及び抵抗２１によシ与えられる
。すなわち、この時の出力端子１１の出力電圧をｖＯＵ
Ｔ２とすると、ｖＯＵＴ２は（１８）式で表わされる。

ここで、α８）式において□、抵抗２０及び抵抗２１の
各々の抵抗値Ｒ１２０，Ｒ１，１に関して（１９）式が
成り立てば、該（１８）式は（２ｏ）式で表わされる。

ＲＩＩｌ、ユＲ１，曲・・（１９） Ｖｏｔｒｔｔ　二Ｖｔ＊ｔ　　　　　　　　　　　−”
（２０）すなわち、入力端子１０に印加された負の入力
電圧−”Ｉ）１１は、出力端子１１に符号が反転された
正の電圧ＶＩＮＩ　として出力される。

このように、第３図に示した回路は、入力端子１０に印
加された正負の両方の入力電圧に対して、出力端子１１
には、常に正の出力電圧が取シ出される。従って、入力
端子１０に第４図（Ｃ）に示す正弦波信号を入力すると
、入力端子１１には、第４図（ｄ）に示すような正弦波
信号入力の負のサイクルの時は符号が反転された信号が
取り出される。言いかえれば、全波整流回路として動作
する。

第５図に高入力インピーダンス回路２３を具体的に示し
た本発明による整流回路を示す。ここで示した高入力イ
ンピーダンス回路は差動バッファー回路である。すなわ
ち、導電形式の等しいトランジスタ２４及びトランジス
タ２５の各々のエミ、りはそれぞれ抵抗２９及び抵抗３
０を介して接続され、その接続点と負電源電圧供給点１
４との間に定電流源３１が接続される。トランジスタ２
４のベースは出力端子１１に接続され、トランジスタ２
５のベースは、トランジスタ２８の工＜ｙり及び端子２
３に接続される。トランジスタ２４のコレクタには、カ
レントばツー回路を構成するダイオード接続されたトラ
ンジスタ２６のベース・コレクタ共通点及びトランジス
タ２７のベースが接続され、トラ／ジスタ２６．トラン
ジスタ２７の各々のエミッタ、トランジスタ２５のコレ
クタ及ヒ前記トランジスタ２８のコレクタは、正電源電
圧供給点１３に接続されている。また、トランジスタ２
７のコレクタはトランジスタ２８のベースへ接続され、
トランジスタ２８のベースとａ電源電圧供給点１４との
間に定電流源３２が接続されている。

第５図は、本発明の整流回路の出力回路として、差動ト
ランジスタ２４及びトランジスタ２５を有する差動バッ
ファー回路３４を施した実施例であり、このバッファー
回路は高入力インピーダンスを有しているので、本発明
による整流回路の効果が十分得られる事は言う迄もない
。尚、この差動バッファ回路仕出力から入力に全帰還を
かえて入力信号レベルと出力信号レベルを同相でほぼ同
じにするものである。

本発明による整流回路は、例えば入力信号振幅を判定す
る回路に用いられる。すなわち、端子おから得られる信
号は、余波整流されているので、この信号を平滑すれば
、入力信号振幅に応じた直流出力が得られる。よって、
この直流出力で入力信号振幅が判定できる。

このように本発明によれば、１つの差動増幅器及びとの
差動増幅器に付属する１個のトランジスタによって、整
流回路としての動作が実現出来る。

従って、整流動作実現のために、２組の演算増幅器を要
した従来回路例にくらべて、構成が簡単で且つ、大幅に
素子数の削減が可能である。さらに本発明によれば、従
来５個の抵抗の間に要した定数調整が２個の抵抗定数を
ほぼ等しくなるように設定するだけで済む。更Ｋまた、
従来、２個の演算増幅器を使用していた場合のオフセッ
ト調整に対しても、本発明の回路例は有利である事は、
明白である。尚、本発明においては、高入力インピーダ
ンス回路は高抵抗でもって形成してもよい。

【図面の簡単な説明】

第１図社従来例を示す回路図であり、第２図は、第１図
に示した回路の入出力特性を示す信号波形図である。 第３図は本発明の一実施例を示す回路図であり、第４図
は第３図に示した回路入出力特性を示す信号波形図であ
る。ａ！５図は、高入力インピーダンス回路をよシ具体
的に示した整流回路を示す回路図である。 １．２・・・・・・演算増幅器、３ｔ４ｔ５，６ｓ７ｓ
２０．２１．２９．３０”・・・・・抵抗、８，９・・
・・・・ダイオード、１０．１１．３３・・・・・・端
子、１２・・・・・・基準電位点、１３・・・・・・正
電源電圧供給点、１４・・・・・・負電源電圧供給点、
１５，１６，１７，１８゜１９．２４．２５．２６１２
７．２８・・・・・・トランジスタ、２２，３１，３２
・・・・・・定電流源、２３・・・・・・高入力インピ
ーダンス回路。 爲　？　図

Claims (1)

【特許請求の範囲】
1. 差動増幅形式に接続された第１および第２のトランジス
   タと、該第１のトランジスタのベースに基準バイアスを
   供給する手段と、前記第１のトランジスタのコレクタに
   ベースが接続され、コレクタが第１の抵抗を介して上記
   第２のトランジスタのベースに接続された前記第１．第
   ２のトランジスタと導電形式の異なる第３のトランジス
   タと、上記第２のトランジスタのベースへ第２の抵抗ｔ
   −介して入力を供給する手段とを有し、前記第３のトラ
   ンジス〉のコレクタと前記第１の抵抗との接続点を出力
   としてなる整流回路。