JPS63309014A - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JPS63309014A JPS63309014A JP62144823A JP14482387A JPS63309014A JP S63309014 A JPS63309014 A JP S63309014A JP 62144823 A JP62144823 A JP 62144823A JP 14482387 A JP14482387 A JP 14482387A JP S63309014 A JPS63309014 A JP S63309014A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は入力電圧に比例した電流を出力する電圧−電
流変換回路に係り、特に入力電圧の値が低い領域におけ
る出力電流値のばらつきの発生を抑制するようにした改
良に関する。
流変換回路に係り、特に入力電圧の値が低い領域におけ
る出力電流値のばらつきの発生を抑制するようにした改
良に関する。
（従来の技術）
入力電圧に比例した電流を出力する電圧−電流変換回路
（以下、■／Ｉ変換回路と称する）として、従来では第
５図に示すような差動増幅回路を使用したものが良く知
られている。このＶ／Ｉ変換回路では、差動増幅回路５
０の出力端子にＮＰＮトランジスタ５１のベースが接続
され、このトランジスタ５１のコレクタには出力電流１
０ｔｌｔを得るための電流出力端子５２が設けられる。
（以下、■／Ｉ変換回路と称する）として、従来では第
５図に示すような差動増幅回路を使用したものが良く知
られている。このＶ／Ｉ変換回路では、差動増幅回路５
０の出力端子にＮＰＮトランジスタ５１のベースが接続
され、このトランジスタ５１のコレクタには出力電流１
０ｔｌｔを得るための電流出力端子５２が設けられる。
また、トランジスタ５１のエミッタとアース電圧ＧＮＤ
との間には抵抗５３が接続され、差動増幅回路５ｏの非
反転入力端子（十）には入力電圧Ｖｔｎが入力され、さ
らに反転入力端子（−）にはトランジスタ５１のエミッ
タ電圧が帰還される。 ゛ このような構成のＶ／Ｉ変換回路ではトランジスタ５１
のエミッタ電位が入力電圧Ｖｉｎと等しくなるように差
動増幅回路５０が動作するので、抵抗５３の値をＲとす
ると、理論的にはｌｉ流比出力端子５２入力電圧Ｖｉｎ
に比例した電流１ｏｕｔ （１ｏｕｔ ＝■ｉｎ／Ｒ
）が得られる。
との間には抵抗５３が接続され、差動増幅回路５ｏの非
反転入力端子（十）には入力電圧Ｖｔｎが入力され、さ
らに反転入力端子（−）にはトランジスタ５１のエミッ
タ電圧が帰還される。 ゛ このような構成のＶ／Ｉ変換回路ではトランジスタ５１
のエミッタ電位が入力電圧Ｖｉｎと等しくなるように差
動増幅回路５０が動作するので、抵抗５３の値をＲとす
ると、理論的にはｌｉ流比出力端子５２入力電圧Ｖｉｎ
に比例した電流１ｏｕｔ （１ｏｕｔ ＝■ｉｎ／Ｒ
）が得られる。
ところが、実際にはトランジスタ５１のベース。
エミッタ間電圧Ｖｂｅのばらつきの影響により、第７図
の特性図に示すように入力電圧Ｖｉｎが低い領域では出
力電流１０Ｕｔにばらつきが発生し、図中の破線で示す
よように出力′Ｒ流をＯの値から変換することができな
いという問題がある。
の特性図に示すように入力電圧Ｖｉｎが低い領域では出
力電流１０Ｕｔにばらつきが発生し、図中の破線で示す
よように出力′Ｒ流をＯの値から変換することができな
いという問題がある。
（発明が解決しようとする問題点）
このように従来では入力電圧が低い領域で出力電流にば
らつきが発生し、出力電流の値を０がら変換できないと
いう問題がある。
らつきが発生し、出力電流の値を０がら変換できないと
いう問題がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、出力電流の値をＯがら変換できる１
圧−電流変換回路を提供することにある。
あり、その目的は、出力電流の値をＯがら変換できる１
圧−電流変換回路を提供することにある。
［発明の構成１
（問題点を解決するための手段）
この発明の電圧−電流変換回路は、一方及び他方の入力
端子と出力端子を有し一方の入力端子に入力電圧が供給
される差動増幅回路と、上記差動増幅回路の出力端子に
ベースが、第１の電源にコレクタがそれぞれ接続された
第１のトランジスタと、上記第１のトランジスタのエミ
ッタと第２の電源との間に接続された第１の抵抗と、上
記第１のトランジスタのエミッタと第１の抵抗の接続点
の電圧を上記差動増幅回路の他方の入力端子に帰還する
手段と、コレクタを電流出力端子とし上記第１のトラン
ジスタと同一極性の第２のトランジスタと、上記第２の
トランジスタのエミッタと第２の電源との間に接続され
上記第１の抵抗と等価な値の第２の抵抗と、上記第１、
第２のトランジスタのベース相互間に接続されたインピ
ーダンス手段と、上記インピーダンス手段に上記第１の
トランジスタのベース側から第２のトランジスタのベー
ス側に所定の電流を流す電流手段とから構成されている
。
端子と出力端子を有し一方の入力端子に入力電圧が供給
される差動増幅回路と、上記差動増幅回路の出力端子に
ベースが、第１の電源にコレクタがそれぞれ接続された
第１のトランジスタと、上記第１のトランジスタのエミ
ッタと第２の電源との間に接続された第１の抵抗と、上
記第１のトランジスタのエミッタと第１の抵抗の接続点
の電圧を上記差動増幅回路の他方の入力端子に帰還する
手段と、コレクタを電流出力端子とし上記第１のトラン
ジスタと同一極性の第２のトランジスタと、上記第２の
トランジスタのエミッタと第２の電源との間に接続され
上記第１の抵抗と等価な値の第２の抵抗と、上記第１、
第２のトランジスタのベース相互間に接続されたインピ
ーダンス手段と、上記インピーダンス手段に上記第１の
トランジスタのベース側から第２のトランジスタのベー
ス側に所定の電流を流す電流手段とから構成されている
。
さらにこの発明の電圧−Ｎ流変換回路は、一方及び他方
の入力端子と出力端子を有し一方の入力端子に入力電圧
が供給される差動増幅回路と、上記差動増幅回路の出力
端子にベースが、第１の電源にコレクタがそれぞれ接続
された第１のトランジスタと、上記第１のトランジスタ
のエミッタと第２の電源との間に接続された第１の抵抗
と、上記第１のトランジスタのエミッタと第１の抵抗の
接続点の電圧を上記差動増幅回路の他方の入力端子に帰
還する手段と、コレクタを電流出力端子とし上記第１の
トランジスタと同一極性の第２のトランジスタと、上記
第２のトランジスタのエミッタと第２の電源との間に接
続され上記第１の抵抗と等価な値の第２の抵抗と、上記
第２の抵抗に上記第２のトランジスタのエミッタ側から
第２の電源側に所定の電流を流す電流手段とから構成さ
れている。
の入力端子と出力端子を有し一方の入力端子に入力電圧
が供給される差動増幅回路と、上記差動増幅回路の出力
端子にベースが、第１の電源にコレクタがそれぞれ接続
された第１のトランジスタと、上記第１のトランジスタ
のエミッタと第２の電源との間に接続された第１の抵抗
と、上記第１のトランジスタのエミッタと第１の抵抗の
接続点の電圧を上記差動増幅回路の他方の入力端子に帰
還する手段と、コレクタを電流出力端子とし上記第１の
トランジスタと同一極性の第２のトランジスタと、上記
第２のトランジスタのエミッタと第２の電源との間に接
続され上記第１の抵抗と等価な値の第２の抵抗と、上記
第２の抵抗に上記第２のトランジスタのエミッタ側から
第２の電源側に所定の電流を流す電流手段とから構成さ
れている。
（作用）
この発明の電圧−電流変換回路では、インピーダンス手
段に電流手段による電流を流し、第２のトランジスタの
ベース電位をそのベース、エミッタ間電圧に相当する電
位だけ低下させることにより、出力電流に現われる第２
のトランジスタのベース、エミッタ間電圧によるばらつ
きが補償される。
段に電流手段による電流を流し、第２のトランジスタの
ベース電位をそのベース、エミッタ間電圧に相当する電
位だけ低下させることにより、出力電流に現われる第２
のトランジスタのベース、エミッタ間電圧によるばらつ
きが補償される。
さらにこの発明の電圧−電流変換回路では、第２の抵抗
に電流手段による電流を流し、第２のトランジスタのエ
ミッタ電位をそのベース、エミッタ間電圧に相当する電
位だけ上昇させることにより、出力電流に現われる第２
のトランジスタのベース、エミッタ間電圧によるばらつ
きが補償される。
に電流手段による電流を流し、第２のトランジスタのエ
ミッタ電位をそのベース、エミッタ間電圧に相当する電
位だけ上昇させることにより、出力電流に現われる第２
のトランジスタのベース、エミッタ間電圧によるばらつ
きが補償される。
（実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図はこの発明の電圧−電流変換回路の第１の実施例
による構成を示す回路図である。図において、差動増幅
回路１０の出力端子にはＮＰＮトランジスタ１１のベー
スが接続されている。このトランジスタ１１のコレクタ
は電ｉｍ圧ＶＣＣに接続され、エミッタは抵抗１２を介
してアース電圧ＧＮＤにそれぞれ接続されている。上記
差動増幅回路１０の非反転入力端子（＋）には入力電圧
Ｖｉｎが入力され、反転入力端子（＝）にはトランジス
タ１１のエミッタ電圧が帰還される。
による構成を示す回路図である。図において、差動増幅
回路１０の出力端子にはＮＰＮトランジスタ１１のベー
スが接続されている。このトランジスタ１１のコレクタ
は電ｉｍ圧ＶＣＣに接続され、エミッタは抵抗１２を介
してアース電圧ＧＮＤにそれぞれ接続されている。上記
差動増幅回路１０の非反転入力端子（＋）には入力電圧
Ｖｉｎが入力され、反転入力端子（＝）にはトランジス
タ１１のエミッタ電圧が帰還される。
さらに上記差動増幅回路１０の出力端子にはインピーダ
ンス素子１３の一端が接続されており、このインピーダ
ンス素子１３の他端には上記トランジスタ１１と特性が
等価なＮＰＮトランジスタ１４のベースが接続されてい
る。このトランジスタ１４のコレクタには出力電流１ｏ
ｕｔｅｌるための電流出力端子１５が設けられており、
エミッタは上記抵抗１２と等価な値を持つ抵抗１６を介
してアース電圧ＧＮＤに接続されている。さらに、上記
トランジスタ１４のベースとアース電圧ＧＮＤとの間に
は定電流源１７が接続されている。
ンス素子１３の一端が接続されており、このインピーダ
ンス素子１３の他端には上記トランジスタ１１と特性が
等価なＮＰＮトランジスタ１４のベースが接続されてい
る。このトランジスタ１４のコレクタには出力電流１ｏ
ｕｔｅｌるための電流出力端子１５が設けられており、
エミッタは上記抵抗１２と等価な値を持つ抵抗１６を介
してアース電圧ＧＮＤに接続されている。さらに、上記
トランジスタ１４のベースとアース電圧ＧＮＤとの間に
は定電流源１７が接続されている。
このような構成において、インピーダンス手段１３に定
電流源１７による電流が流れることにより、インピーダ
ンス手段１３の両端間には所定の電位差が発生する。従
って、トランジスタ１１のベース電位に比べ、トランジ
スタ１４のベース電位は上記電位差分だけ低下したもの
となる。ここで、上記インピーダンス手段１３の両端間
の電位差の値がＮＰＮトランジスタのベース、エミッタ
間電圧Ｖｂｅとなるように、インピーダンス手段１３に
おける抵抗値及び定電流源１７の値が設定されているな
らば、トランジスタ１４は差動増幅回路１０の出力端子
の電圧が上記電圧Ｖｂｅ以上に上昇してからコレクタ電
流が流れ始める。すなわら、出力端子１５からの出力電
流１ ｏｕｔの値は入力電圧ＶｉｎがＶｂｅのときにＯ
となり、電流１ｏｕｔは０から出力されることになる。
電流源１７による電流が流れることにより、インピーダ
ンス手段１３の両端間には所定の電位差が発生する。従
って、トランジスタ１１のベース電位に比べ、トランジ
スタ１４のベース電位は上記電位差分だけ低下したもの
となる。ここで、上記インピーダンス手段１３の両端間
の電位差の値がＮＰＮトランジスタのベース、エミッタ
間電圧Ｖｂｅとなるように、インピーダンス手段１３に
おける抵抗値及び定電流源１７の値が設定されているな
らば、トランジスタ１４は差動増幅回路１０の出力端子
の電圧が上記電圧Ｖｂｅ以上に上昇してからコレクタ電
流が流れ始める。すなわら、出力端子１５からの出力電
流１ ｏｕｔの値は入力電圧ＶｉｎがＶｂｅのときにＯ
となり、電流１ｏｕｔは０から出力されることになる。
従って、この実施例回路によれば、トランジスタ１４の
ベース、エミッタ間電圧Ｖｂｅのばらつきが補償される
。
ベース、エミッタ間電圧Ｖｂｅのばらつきが補償される
。
また、トランジスタ１４はトランジスタ１１と特性が等
価にされ、かつ抵抗１６の値が抵抗１２と等価にされて
いるので、入力電圧ＶｉｎがＶｂｅ以上になるとトラン
ジスタ１４には従来と同様に入力電圧■ｉｎに比例した
コレクタ電流、すなわち、出力電流１０ＬＩｔが流れる
。
価にされ、かつ抵抗１６の値が抵抗１２と等価にされて
いるので、入力電圧ＶｉｎがＶｂｅ以上になるとトラン
ジスタ１４には従来と同様に入力電圧■ｉｎに比例した
コレクタ電流、すなわち、出力電流１０ＬＩｔが流れる
。
このように上記実施例回路で１は出力電流１０ｔＪｔの
値を０から変換することができる。
値を０から変換することができる。
第２図はこの発明の電圧−Ｎ流変換回路の第２の実施例
による構成を示す回路図である。上記第１図の実施例回
路ではトランジスタ１４のベース。
による構成を示す回路図である。上記第１図の実施例回
路ではトランジスタ１４のベース。
エミッタ間電圧Ｖｂｅのばらつきを補償するためにイン
ピーダンス手段１３ど定電流８１１７とを設けるように
しているが、この実施例回路ではトランジスタ１４のエ
ミッタと電源電圧ＶＣＣとの間に定電流［１８を接続す
ることによりこれを実現するようにしたものである。
ピーダンス手段１３ど定電流８１１７とを設けるように
しているが、この実施例回路ではトランジスタ１４のエ
ミッタと電源電圧ＶＣＣとの間に定電流［１８を接続す
ることによりこれを実現するようにしたものである。
この実施例回路では、抵抗１６に定電流源１８による電
流が流れることにより、抵抗１６の両端間には所定の電
位差が発生する。従って、トランジスタ１４のベース電
位は、トランジスタ１４のベース、エミッタ間電圧Ｖｂ
ｅよりも上記電位差分だけ上昇したものとなる。従って
、上記抵抗１６の両端間の電位差の値がトランジスタ１
４のベース、エミッタ間電圧Ｖｂｅと一致するように、
インピーダンス手段１３における抵抗値及び定電流ａ！
１７の値が設定されているならば、トランジスタ１４は
そのベース電位がベース、エミッタ間電圧ｖｂｅ以上に
上界してからコレクタ電流が流れ始める。すなわち、出
力端子１５からの出力電流［ｏｕｔの直は入力電圧Ｖｉ
ｎがＶｂｅのときに０となり、この実施例回路の場合に
もベース、エミッタ間電圧Ｖｂｅのばらつきが補償され
る。
流が流れることにより、抵抗１６の両端間には所定の電
位差が発生する。従って、トランジスタ１４のベース電
位は、トランジスタ１４のベース、エミッタ間電圧Ｖｂ
ｅよりも上記電位差分だけ上昇したものとなる。従って
、上記抵抗１６の両端間の電位差の値がトランジスタ１
４のベース、エミッタ間電圧Ｖｂｅと一致するように、
インピーダンス手段１３における抵抗値及び定電流ａ！
１７の値が設定されているならば、トランジスタ１４は
そのベース電位がベース、エミッタ間電圧ｖｂｅ以上に
上界してからコレクタ電流が流れ始める。すなわち、出
力端子１５からの出力電流［ｏｕｔの直は入力電圧Ｖｉ
ｎがＶｂｅのときに０となり、この実施例回路の場合に
もベース、エミッタ間電圧Ｖｂｅのばらつきが補償され
る。
第３図は上記第１の実施例回路において、差動増幅回路
１０を詳細な構成の一例を他の回路と共に示した回路図
である。差動増幅回路１０には差動対を構成するＰＮＰ
トランジスタ２１．２２、定電流源２３及びトランジス
タ２１．２２のコレクタ負荷である抵抗２４．２５から
なる差動増幅器２６が設けられている。上記トランジス
タ２１のベースには入力電圧ｖｉｎを供給するための非
反転入力端子２７が設けられ、ｌ・ランジスタ２２のベ
ース約２トランジスタ１１のエミッタ電位を帰還するた
めの反転入力端子２８が設けられている。
１０を詳細な構成の一例を他の回路と共に示した回路図
である。差動増幅回路１０には差動対を構成するＰＮＰ
トランジスタ２１．２２、定電流源２３及びトランジス
タ２１．２２のコレクタ負荷である抵抗２４．２５から
なる差動増幅器２６が設けられている。上記トランジス
タ２１のベースには入力電圧ｖｉｎを供給するための非
反転入力端子２７が設けられ、ｌ・ランジスタ２２のベ
ース約２トランジスタ１１のエミッタ電位を帰還するた
めの反転入力端子２８が設けられている。
電′ｒＡ電圧Ｖｃｃとアース電圧ＧＮＤとの間に直列接
続された定電流源２９、ダイオード３０、抵抗３１と、
ダイオード３０のアノードにベースが共通接続された２
個のＮＰＮトランジスタ３２．３３で、ダイオード３０
を基準側とするカレントミラー回路３４が構成される。
続された定電流源２９、ダイオード３０、抵抗３１と、
ダイオード３０のアノードにベースが共通接続された２
個のＮＰＮトランジスタ３２．３３で、ダイオード３０
を基準側とするカレントミラー回路３４が構成される。
そして、上記トランジスタ３２のエミッメは上記差動増
幅器２６のトランジスタ２２のコレクタに、トランジス
タ３３のエミッタは差動増幅器２６のトランジスタ２１
のコレクタにそれぞれ接続されている。
幅器２６のトランジスタ２２のコレクタに、トランジス
タ３３のエミッタは差動増幅器２６のトランジスタ２１
のコレクタにそれぞれ接続されている。
また、電源電圧Ｖｃｃには２個のＰＮＰトランジスタ３
５．３６のエミッタが共通接続されており、両トランジ
スタ３５．３６のベースは共通接続され、かつ一方のト
ランジスタ３５０ベース、コレクタ間が接続されてカレ
ントミラー回路３７が構成される。
５．３６のエミッタが共通接続されており、両トランジ
スタ３５．３６のベースは共通接続され、かつ一方のト
ランジスタ３５０ベース、コレクタ間が接続されてカレ
ントミラー回路３７が構成される。
このカレントミラー回路３７の基準側であるトランジス
タ３５のコレクタは上記カレントミラー回路３４の一方
の出力側であるトランジスタ３２のコレクタに、カレン
トミラー回路３７の出力側であるトランジスタ３６のコ
レクタは上記カレントミラー回路３４の他方の出力側で
あるトランジスタ３３のコレクタにそれぞれ接続されて
いる。
タ３５のコレクタは上記カレントミラー回路３４の一方
の出力側であるトランジスタ３２のコレクタに、カレン
トミラー回路３７の出力側であるトランジスタ３６のコ
レクタは上記カレントミラー回路３４の他方の出力側で
あるトランジスタ３３のコレクタにそれぞれ接続されて
いる。
さらに、上記カレントミラー回路３７の出力側トランジ
スタ３６のコレクタには出力用のＰＮＰトランジスタ３
８のベースが接続されている。このトランジスタ３８の
エミッタは電源電圧Ｖｃｃに接続され、コレクタには差
動増幅回路１０としての出力端子３９が設けられる。な
お、上記１ヘランジスタ３８のベース、コレクタ間に接
続されているコンデンサ４０は発成防止用のものである
。ここでは、前記インピーダンス素子１３として抵抗１
３′ が使用されている。なお、差動増幅回路１０とし
て上記構成以外のものを使用することも可能である。
スタ３６のコレクタには出力用のＰＮＰトランジスタ３
８のベースが接続されている。このトランジスタ３８の
エミッタは電源電圧Ｖｃｃに接続され、コレクタには差
動増幅回路１０としての出力端子３９が設けられる。な
お、上記１ヘランジスタ３８のベース、コレクタ間に接
続されているコンデンサ４０は発成防止用のものである
。ここでは、前記インピーダンス素子１３として抵抗１
３′ が使用されている。なお、差動増幅回路１０とし
て上記構成以外のものを使用することも可能である。
第４図は上記第１図及び第２図それぞれの実施例回路に
おける入出力特性を示す曲線図ある。図示するように、
入力電圧ｉｎにはベース、エミッタ電圧ｖｂｅに相当す
る不感帯Ｚが発生し、この不感帯の存在により入力電圧
Ｖｉｎが前記トランジスタベース、エミッタ電圧■ｂｅ
以上に上昇した時点から始めて出力電流１ｏｕｔが流れ
始める。
おける入出力特性を示す曲線図ある。図示するように、
入力電圧ｉｎにはベース、エミッタ電圧ｖｂｅに相当す
る不感帯Ｚが発生し、この不感帯の存在により入力電圧
Ｖｉｎが前記トランジスタベース、エミッタ電圧■ｂｅ
以上に上昇した時点から始めて出力電流１ｏｕｔが流れ
始める。
なお、上記各実施例回路において、各抵抗の値を適宜設
定してゲインＧｖと入力インピーダンスダンスを持つこ
とがわかる。
定してゲインＧｖと入力インピーダンスダンスを持つこ
とがわかる。
［発明の効果］
以上説明したようにこの発明によれば、出力電流の値を
Ｑから変換できる電圧−電流変換回路を提供することが
できる。
Ｑから変換できる電圧−電流変換回路を提供することが
できる。
第１図はこの発明の第１の実施例構成を示す回路図、第
２図はこの発明の第１の実施例構成を示す回路図、第３
図は上記第１の実施例回路全体をｇｆ細に示す回路図、
第４図は上記各実施例回路の特性を示す曲線図、第５図
は従来の回路図、第６図は上記従来回路の特性を示す曲
線図である。 １０・・・差動増幅回路、１１．１４・・・；ヘランジ
スタ、１２゜１６・・・抵抗、１３・・・インピーダン
ス素子、１５・・・１流出力端子端、１７．１８・・・
定電流源。 出願人代理人 弁理士 鈴江武彦 下９゜ 第１図 第２図
２図はこの発明の第１の実施例構成を示す回路図、第３
図は上記第１の実施例回路全体をｇｆ細に示す回路図、
第４図は上記各実施例回路の特性を示す曲線図、第５図
は従来の回路図、第６図は上記従来回路の特性を示す曲
線図である。 １０・・・差動増幅回路、１１．１４・・・；ヘランジ
スタ、１２゜１６・・・抵抗、１３・・・インピーダン
ス素子、１５・・・１流出力端子端、１７．１８・・・
定電流源。 出願人代理人 弁理士 鈴江武彦 下９゜ 第１図 第２図
Claims (4)
- （１）一方及び他方の入力端子と出力端子を有し一方の
入力端子に入力電圧が供給される差動増幅回路と、上記
差動増幅回路の出力端子にベースが、第１の電源にコレ
クタがそれぞれ接続された第１のトランジスタと、上記
第１のトランジスタのエミッタと第２の電源との間に接
続された第１の抵抗と、上記第１のトランジスタのエミ
ッタと第１の抵抗の接続点の電圧を上記差動増幅回路の
他方の入力端子に帰還する手段と、コレクタを電流出力
端子とし上記第１のトランジスタと同一極性の第２のト
ランジスタと、上記第２のトランジスタのエミッタと第
２の電源との間に接続され上記第１の抵抗と等価な値の
第２の抵抗と、上記第１、第２のトランジスタのベース
相互間に接続されたインピーダンス手段と、上記インピ
ーダンス手段に上記第１のトランジスタのベース側から
第２のトランジスタのベース側に所定の電流を流す電流
手段とを具備したことを特徴とする電圧−電流変換回路
。 - （２）一方及び他方の入力端子と出力端子を有し一方の
入力端子に入力電圧が供給される差動増幅回路と、上記
差動増幅回路の出力端子にベースが、第１の電源にコレ
クタがそれぞれ接続された第１のトランジスタと、上記
第１のトランジスタのエミッタと第２の電源との間に接
続された第１の抵抗と、上記第１のトランジスタのエミ
ッタと第１の抵抗の接続点の電圧を上記差動増幅回路の
他方の入力端子に帰還する手段と、コレクタを電流出力
端子とし上記第１のトランジスタと同一極性の第２のト
ランジスタと、上記第２のトランジスタのエミッタと第
２の電源との間に接続され上記第１の抵抗と等価な値の
第２の抵抗と、上記第２の抵抗に上記第２のトランジス
タのエミッタ側から第２の電源側に所定の電流を流す電
流手段とを具備したことを特徴とする電圧−電流変換回
路。 - （３）前記インピーダンス手段が抵抗であり、前記電流
手段が前記第２のトランジスタのベースに接続された電
流源である特許請求の範囲第１項に記載の電圧−電流変
換回路。 - （４）前記インピーダンス手段が抵抗であり、前記電流
手段が前記第２のトランジスタのエミッタに接続された
電流源である特許請求の範囲第２項に記載の電圧−電流
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62144823A JP2695787B2 (ja) | 1987-06-10 | 1987-06-10 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62144823A JP2695787B2 (ja) | 1987-06-10 | 1987-06-10 | 電圧−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63309014A true JPS63309014A (ja) | 1988-12-16 |
| JP2695787B2 JP2695787B2 (ja) | 1998-01-14 |
Family
ID=15371284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62144823A Expired - Lifetime JP2695787B2 (ja) | 1987-06-10 | 1987-06-10 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695787B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
| JP2007267324A (ja) * | 2006-03-30 | 2007-10-11 | New Japan Radio Co Ltd | 電流出力回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215108A (ja) * | 1982-06-08 | 1983-12-14 | Rohm Co Ltd | 電圧電流変換回路 |
-
1987
- 1987-06-10 JP JP62144823A patent/JP2695787B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215108A (ja) * | 1982-06-08 | 1983-12-14 | Rohm Co Ltd | 電圧電流変換回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
| JP2007267324A (ja) * | 2006-03-30 | 2007-10-11 | New Japan Radio Co Ltd | 電流出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2695787B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0476524B2 (ja) | ||
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPS63309014A (ja) | 電圧−電流変換回路 | |
| JPS5869466A (ja) | 整流回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JPH0326435B2 (ja) | ||
| JP2754824B2 (ja) | 定電圧回路 | |
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JPS5961206A (ja) | 差動増幅装置 | |
| JP2500261B2 (ja) | 差動増幅回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH11134052A (ja) | 基準電圧発生回路および基準電流発生回路 | |
| JPH0254608A (ja) | 定電流回路 | |
| JPH0347010B2 (ja) | ||
| JP3323034B2 (ja) | 定電流供給回路 | |
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JP3315850B2 (ja) | 電流電圧変換装置 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0736499B2 (ja) | 電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |