JPH0226404B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、整流回路に関し、特にオーデイオ用
増幅回路の利得や出力レベルを制御するAGC（自
動利得制御）回路やA.LC（自動レベル制御）回路
に用いられる整流回路に関する。

〔従来の技術〕

AGC回路やALC回路等で用いられる整流回に
要求される重要な性能のひとつは、その入力レベ
ルの時間的な変化に対する整流出力の応答の速さ
であり、特に入力レベルが小さなレベルから大き
なレベルへ変化した時の整流出力の応答時間（以
後これを「アタツクタイム」と呼ぶ」は、重要な
要因である。

第２図を用いて、一般的な整流回路応答につい
て説明する。整流回路に第２図ａのような信号が
入力された時、その出力は、同図ｂのようにな
る。この時のアタツクタイムがtaである。同図ｃ
のように入力レベルの変化量がより大きくなつた
場合の出力は、同図ｄのようになり、この時のア
タツクタイムta′は、taより長くなる。

ところで、テープレコーダー等音響機器に用い
られる自動利得制御装置ど使われる整流回路で
は、良好な聴感を得るため、入力レベルの変化量
が大きい時のアタツクタイムは、入力レベルの変
化量が大きい時のアタツクタイムは、入力レベル
の変化量が小さい時のそれと同等もしくは、それ
よりみじかい時間であることが求められることが
多い。すなわち、ta＝ta′又はta＞ta′である。

従来、それを実現するために第４図のような整
流回路が用いられてきた。すなわち、信号源１′
からの入力信号は入力端子２′を介してトランジ
スタ１６のベースに加えられる。トランジスタ１
６はトランジスタ１７とともに定電流源１８で駆
動される差動回路を構成している、入力信号はト
ランジスタ１６のベース電位である接地レベルと
比較される。入力信号はトランジスタ２１と２２
のカレントミラーを介して端子２８に取り出され
て抵抗２３，２５、コンデンサ２４，２６とダイ
オード２７で整流平滑された端子２９に入力信号
の正の半波に相等する整流出力を得る。トランジ
スタ１９，２９は差動回路の能動負荷を構成して
いる。いま、小さな入力レベルから大きな入力レ
ベルに変化する信号が入力され、端子２８の電位
が出力端子２９の電位より、ダイオード２７の動
作電圧分より高くなると、ダイオード２７が導通
し、抵抗２５によらずにダイオード２７の動作抵
抗により、アタツクタイムが決定される。一般的
に抵抗２５の抵抗値より、ダイオード２７の動作
抵抗の方が充分小さい為、大きい入力レベル時、
アタツクタイムが速くなる。

〔発明が解決しようとする問題点〕

しかしながら、従来の整流回路では、アタツク
タイムが速くなる入力レベルの大きさが、ダイオ
ード２７の順方向電圧V_Fにより決定されてしま
い、この順方向電圧V_Fの変更は他の回路定数を
も変えてしまうため、回路計上の自由度が制約さ
れるという問題がある。

〔問題点を解決するための手段〕

本発明によれば、入力信号を増幅する増幅器
と、この増幅出力をベースに受ける第１の検波ト
ランジスタと、この第１の検波トランジスタのベ
ース・エミツタ間に同じPN接合方向に接続され
る第１のダイオードと、増幅器の出力をベースに
受け、エミツタに順方向バイアスされる第２の検
波トランジスタと、第１および第２の検波トラン
ジスタのコレクタ出力を受ける平滑回路と、この
平滑回路から整流出力を取り出す手段とを有する
整流回路を得る。

〔実施例〕

次に、本発明について図面を参照して説明す
る。

第１図は本発明の一実施例の回路図である。ト
ランジスタ６，７（以下トランジスタT_rと示す）
は差動構成をなし、定電流源８によりバイアスさ
れている。T_r３，４は同一極性のトランジスタ
でカレントミラー構成をし、差動増幅器の負荷と
なつている。T_r３のコレクタとT_r６のコレクタ
の間に抵抗５を有し、T_r３のコレクタにT_r９の
ベース及びT_r１４のコレクタとベースが接続さ
れている。入力端２が無信号の状態では、T_r３
とT_r４のコレクタ電流が等しい為、T_r１４に電
流は流れない。したがつてT_r１４とカレントミ
ラー構成のT_r９もOFF状態になる。信号源１よ
り、入力端２に信号が印加されると、T_r９によ
り検波され、そのコレクタに正の半波整流波形が
出力される。そしてT_r９のコレクタに接続され
抵抗１１、コンデンサ１２により平滑され直流化
される。従つて出力端１３には、入力端２に印加
された信号の大きさにほぼ比例直流電圧が現われ
る。

また、T_r１０のベースは、T_r６のコレクタに
接続されていて、エミツクには、負荷であるT_r
接続されている。従つてT_r１０はT_r６のコレク
タ電位T_r１５，１０を導通する電圧以上になつ
た時に動作する。すなわち、抵抗５での電圧降下
がT_r１０導通電圧以上になつた時動作する。そ
して、T_r１０のコレクタは、T_r９のコレクタと
接続されているので、出力端１３に現われる出力
電流は、T_r９，１０の両方を足し合わせたもの
となる。つまり、コンデンサ１２への充流電流
は、T_r９によるものにT_r１０によるものが足し
合わされ、時定数が速くなり、アタツクタイムも
速くなる。

そして、T_r１０が動作し初める入力信号のレ
ベルは、抵抗５及び定電流源８の電流量により容
易に任意に設定することができる。この点従来例
の第４図では、ダイオード２７が導通する入力信
号レベルは、定電流源１８、抵抗２３で決定でき
るが、抵抗２３を変更すると、他特性へ影響する
ため、抵抗２５、コンデンサ２４，２６も合せ
て、総合的に変更しなければならず、不都合であ
つた。

第１図では、正の半波整流をする場合について
の例であるが、負の半波整流、または全波整流の
場合でも同様の目的が達つせられることは言うま
でもない。

又、第１図の回路では、正・負両電源を用いた
場合の回路であるが、正または、負の単一電源を
用いても実現できる。

第３図に本発明を正波整流で、正の単電源を用
いた場合の具体例を示す。第３図において、第１
図と対応する部分については、同一番号で示し、
説明をはぶく。第３図において、コンデンサ３０
は、信号源１の入力結合コンデンサであり、抵抗
３１，３２，３３及びT_r３４，３５、コンデン
サ３７は、差動増幅器に所定のバイアスを与える
為の回路である。T_r３６は、T_r９，１０による
整流出力をさらに増幅する目的のものである。

〔発明の効果〕

以上説明したように、本発明は、信号変化量が
大きい時のアタツクタイムを、それが小さい時よ
り、より速くする整流回路を回路設計のより大き
な自由度を持つて実現できる。

さらに、本発明を集積回路化した場合、従来例
では、第３図における端子２８，２９は集積回路
の外部端子として取り出す必要があるが、本発明
では、それに対応するものとしては、第１図にお
ける端子１３のみであるので、集積回路化した場
合の外部端子の数を減らすことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図であ
り、第２図は、一般的な整流回路での入・出力波
形の概略図で、同図ａはある瞬間に瞬時にレベル
が増加する信号の波形、同図ｂは同図ａの信号が
入力された時の整流回路の出力波形、同図ｃは同
図ａより信号の変化量が大きい場合の信号の波形
同図ｄは同図ｃに対する出力波形である。第３図
は本発明のさらに具体的な実施例の回路図であ
る。第４図は従来の整流回路の回路図である。 １，１′……信号源、２，２′……入力端子、
３，４，６，７，９，１０，１４，１５，１６，
１７，１９，２０，２１，２２，３４，３５，３
６……トランジスタ、５，１１，２３，２５，３
１，３２，３３……抵抗、８，１８……定電流
源、１２，２４，２６，３０，３７……コンデン
サ、１３……出力端子、２７……ダイオード、２
８，２９……端子。

Claims (1)

【特許請求の範囲】
1. １ 入力信号を受ける増幅器と、この増幅器の出
   力をベースに受け第１の検波レベルをもつ第１の
   検波トランジスタと、前記増幅器の出力をベース
   に受け前記第１の検波レベルとは異なる第２の検
   波レベルをもつ第２の検波トランジスタと、前記
   第１および第２の検波トランジスタの出力を受け
   る平滑回路と、該平滑回路から出力を取り出す手
   段とを有することを特徴とする整流回路。