JPS60117814A - 波形整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は波形整形回路に関し、たとえば周波数−電圧
変換回路などに用いられ、交流電圧波形を矩形波に波形
整形するような波形整形回路に関する。

［従来技術］ 第１図はこの発明の背景となる波形整形回路の回路図で
ある。第１図において、入力里子１には交流電圧が入力
される。この交流電圧はコンデンサ２と抵抗３とからな
る直列回路を介して交流増幅器４の一方の入力端に与え
られる。交流増幅器４の使方入力端には基準電圧が与え
られる。また、交流増幅器４の一方入力端と出力端との
間には帰還抵抗５が接続される。したがって、交流増幅
器４は帰還抵抗５と、コンデンサ２および抵抗３とのイ
ンピーダンス比によって決定される電圧利得で交流電圧
を増幅する。交流増幅器４の出力は電圧比較回路７の比
較入力端（−）に与えられるとともに、抵抗８とコンデ
ンサ９とからなる積分回路を介して電圧比較回路７のＭ
ｌ入力端（＋）に与えられる。したがって、電圧比較回
路７は抵抗８とコンデンサ９とからなる積分回路によっ
て積分された交流増幅器４の出力電圧を基準電圧とし、
抵抗６を介して入力された交流増幅器の出力電圧と基準
電圧とを比較して矩形波信号を出力する。

なお、電圧比較回路７の基準入力端と出力端との間には
正帰還抵抗１０が接続されていて、電圧比較回路７にヒ
ステリシス特性を持たせている。

第２図は第１図の各部の波形図である。次に、第１図お
よび第２図を参照して従来の波形整形回路の動作につい
て説明する。交流増幅器４の反転入力端に入力された第
２図に示す交流信号は次式によって決定される電圧利得
Ｇｕで増幅されて出力される。

Ｇｕ　−Ｒ２／（Ｒ，＋１／Ｊ　ωＣ）ただし、Ｒ４は
抵抗３の抵抗値、Ｒ２は帰還抵抗５の抵抗値、Ｃはコン
デンサ２の容量である。

電圧増幅された交流電圧は抵抗６を介して電圧比較回路
７の比較入力端に与えられるとともに、抵抗８とコンデ
ンサ９とからなる積分回路で積分された後、電圧比較回
路７の基準入力端に与えられる。したがって、電圧比較
回路７は積分電圧を基準電圧として交流増幅器４の振幅
に応じた矩形波電圧を発生する。

ところで、第１図に示した従来の波形整形回路において
は、電圧比較回路７の出力端と！！！準入力端との間に
接続された正帰還抵抗１０を介して与えられる出力電圧
と、交流増幅器４の出力を積分した積分電圧とが基準電
圧として入力されるため、交流電圧が基準電圧より正側
に大きい場合には、矩形波電圧が低い電圧となる。この
ため、電圧比較回路７の基準電圧としでは、交流出力の
積分電圧よりも低めに設定される。また、交流出力が基
準電圧よりも負側に大きい場合には、矩形波出力が高い
電圧となるため、交流出力の積分電圧よりも高い電位の
基準電位に設定される。このようにして、交流出力の大
小に応じて、電圧比較回路７の基準電圧が変化され、電
圧比較回路７としてはヒステリシス動作を行なうことに
なる。

ところで、上述の第１図に示した従来の波形整形回路に
おいては、ヒステリシスの電圧幅は矩形波の出力電圧レ
ベルと、抵抗８と１０とによって分割された電圧で決定
されるため、微小なヒステリシス幅を設定する場合に、
正帰還抵抗１０として大きな抵抗値を必要とし、ＩＣ化
を行なう場合にチップサイズの形状が大きくなるという
欠点があった。また、通常、矩形波の出力電圧は電源電
圧の影響を直接受けるため、ヒステリシスの幅が電源電
圧により大幅に変動するという欠点もあった。

［発明の概要］ それゆえに、この発明の主たる目的は、電圧比較回路の
正帰還抵抗による電圧帰還によってヒスプリシス特性を
持たせることなく、定電流負荷回路を含む作動電圧比較
器とヒステリシス電圧設定用抵抗とを新たに設け、電圧
比較回路のオン、オフにより作動電圧比較回路を制御し
てヒステリシス電圧設定用抵抗に流れる電流の方向を変
えることにより、積分された基準電圧に対して一定幅の
ヒステリ電圧を設定するようにした波形整形回路を提供
することである。

この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。

［発明の実施例］ 第３図はこの発明の一実施例を示す電気回路図である。

まず、第３図を参照して構成について説明する。この第
３図に示す波形整形回路は第１図に示した正帰還用抵抗
１０を除去し、新たにヒステリシス電圧設定用抵抗１２
と作動入力電圧比較回路３０とを設けた以外は第１図と
同じである。

すなわち、ヒステリシス電圧設定用抵抗１２は積分回路
を構成する抵抗８と電圧比較回路７の基準入力端との間
に接続される。作動入力電圧比較回路３０は主として電
圧比較回路１９とスイッチングトランジスタ１４とを含
む。この電圧比較回路１９の比較入力端には入力端１５
に入力された直流電圧＋■を抵抗１６と抵抗１７および
１８とによって分圧した電圧が与えられる。また、電圧
比較回路１９の基準入力端には直流電圧子Ｖを、ダイオ
ード２０を介して抵抗２１と２２とによって分圧した電
圧が与えられる。なお、抵抗１８にはスイッチングトラ
ンジスタ１４のコレクタが接続され、このスイッチング
トランジスタ１４のベースには抵抗１３を介して電圧比
較回路７の出力が与えられる。また、電圧比較回路１９
の出力は電圧比較回路７の基準入力端に与えられる。

第４図は第３図に示した波形整形回路のより詳細な電気
回路図である。第４図において、それぞれのエミッタが
共通接続されたトランジスタ２７と２８は、前述の第３
図に示した電圧比較回路１９の入力回路を構成し、各エ
ミッタは定ｌｉＩ流回路を構成するトランジスタ２９の
コレクタに接続される。トランジスタ２９のエミッタは
抵抗３ｏを介して接地され、ベースはダイオード２４の
アノード側に接続される。したがって、トランジスタ２
９とダイオード２４と抵抗３ｏとによって定電流回路が
構成される。抵抗１８．１７．１８は基準入力端に与え
る電圧設定用の抵抗であり、スイッチングトランジスタ
１４の導通、非導通によって抵抗１８の両端電圧がトラ
ンジスタ１４のコレクターエミッタ間電圧によって側路
され、トランジスタ１４のオン、オフに応じて電圧比較
回路１９をオン、オフさせる。

抵抗２１，２２．２３ならびにダイオード２゜は電圧比
較回路１９の比較入力端に与える電圧を設定するための
ものである。ダイオード２６およびトランジスタ２５は
電圧比較回路１９の定電流負荷を構成し、トランジスタ
２５のコレクタは入力トランジスタ２８のコレクタに接
続されるとともに、電圧比較回路７の基準入力端とヒス
テリシス電圧設定用抵抗１２の一方端に接続される。抵
抗１２の他方端は積分手段を構成する抵抗８とコンデン
サ９との接続点に接続される。

次に、第３図および第４図を参照してこの発明の一実施
例の動作について説明する。交流ｍａ器４は前述の第１
図と同様にして、第（１）式で表わされる電圧利得で交
流電圧を増幅して出力する。

この交流出力は抵抗６を介して電圧比較回路７の比較入
力端に与えられるとともに、抵抗８とコンデン＋１９と
からなる積分回路で積分され、さらにヒステリシス電圧
設定用抵抗１２を介して電圧比較回路７の基準入力端に
与えられる。この発明の一実施例では、ヒスプリシス電
圧設定用抵抗１２に流れる電流によって決定される抵抗
１２の両端電圧だＬＳＩ積分電圧よりも上下さゼ、電圧
比較回路７の基準電圧を変えることによってヒスプリシ
スを持たせる。

ターなわち、電圧比較回路７は交流出力が基準電圧より
も正側に大きい場合低いレベルの出力電圧を導出する。

このため、スイッチングトランジスタ１４は非導通とな
る。これにより、電圧比較回路１９の比較入力は次の第
（２）式で決定される基準入力よりも大きくなるように
設定しておけば、入力トランジスタ２８が導通する。入
力トランジスタ２８が導通すると、ダイオード２６とト
ランジスタ２５が非導通となるため、差動増幅回路の定
Ｎｉ流Ｉ。は入力トランジスタ２８のコレクタおよびヒ
ステリシス電圧設定用抵抗１２を介し電圧比較回路１９
に引き込む方向に流れ、したがって電圧比較回路７の基
準電圧は積分出力電圧よりＩ。・Ｒｏ分だけ低くなる（
Ｒ，はヒステリシス電圧設定用抵抗１２の抵抗値）。

Ｖ＝　（Ｖｃｃ−２Ｖｏ　）／　（Ｒ＋　＋　＋Ｒ＋　
２　＋Ｒ＋　ａ　＞ＸＲ＋　＋　＋Ｖｏ・・・〈２）な
お、Ｖｏはダイオード２０．２４の電圧を示し、Ｒｚは
抵抗２３の抵抗値、Ｒ４２は抵抗２２の抵抗値、Ｒ１，
は抵抗２１の抵抗値を示す。

また、電圧比較回路７は交流出力が！！準電圧よりも負
側に大きい場合、高いレベルの電圧を出力する。このた
めに、スイッチングトランジスタ１４が導通し、抵抗１
８の電位がスイッチングトランジスタ１４コレクターエ
ミツタｌ！ｆＩｇ圧によって側路される。このために、
電圧比較回路１９の比較入力電圧が低くなる。この電圧
を上述の第く２）式で表わされる電圧よりも小さくなる
ように設定すれば、電圧比較回路１つの入力１〜ランジ
スタ２７が導通し、トランジスタ２８が非導通となる。

したがって、この場合、トランジスタ２Ｂのコレクタ電
流は流れず、作動回路の定電流Ｉ。はダイオード２６す
なわちトランジスタ２５のコレクタ電流となり、電圧比
較回路１９の出力からヒステリシス電圧設定用抵抗１２
に流し込む方向に流れる。このために、電圧比較回路７
の基準電圧は、積分出力よりも■。−Ｒｏの電圧降下分
だけ高い電圧に設定されることとなる。したがって、こ
の発明の一実施例における電圧比較回路７の基準電圧は
、積分出力Ｖ。±Ｉｏ’Ｒｏで設定され、ヒステリシス
幅は２■ｏ　−Ｒｏで決定される。

上述のごとく、この実施例によれば、電圧比較回路７の
出力に応じて、ヒステリシス電圧設定用抵抗１２に流れ
る定電流の方向を制御するようにしたので、積分出力に
対して上下対称でかつ電源電圧に依存しない一定幅のヒ
ステリシスを与えることができ、波形変換された矩形波
のデユーティをほぼ５０％に近い値に変換できる。ずな
わら、ヒステリシス電圧設定用抵抗１２の抵抗値ならび
に定電流値の設定により任意のヒステリシス幅を設定す
ることが可能となり、ヒステリシス電圧設定用抵抗１２
の抵抗値として特に大きな値を必要とすることなく、集
積回路化を容易に行なうことができる。

なお、上述の実施例では、ヒステリシス電圧設定用抵抗
１２に流れる電流を定電流とするようにしたが、これに
限ることなくＮＷＡ電圧に比例する電流を流すようにす
れば、ｗｉ電圧すなわち電圧比較回路７の出力の出力レ
ベルに比例したヒステリシス幅も容易に設定することか
できる。

また、抵抗８とコンデンサ９とからなる積分回路を設け
る代わりに、交流増幅器４と同一の構成でかつ同一の直
流電圧利得を持つアンプ回路を設け、電圧比較回路７の
基＃−電圧を与えるようにすれば、交流増幅器４のオフ
セットによる直流出力レベルの補正が可能となり、積分
出力をＭ準電圧とすることなく５０％のデユーティに近
い矩形波を得ることができ、積分コンデンサを省略する
ことも可能である。

［発明の効果］ 以上のように、この発明によれば、交流増幅器の出力を
受ける積分手段と電圧比較器の基準入力端との間にヒス
テリシス電圧設定用抵抗を接続するとともに、電圧比較
回路の出力に応じてヒステリシス電圧設定用抵抗に流れ
る電流を変化するようにしたので、電圧比較回路に一定
幅のヒステリシス特性を持たしることができる。しがも
、ヒステリシス電圧設定用抵抗として大きな抵抗値を必
要としないので、集積回路（ヒを容易に行なうことがで
きる。

【図面の簡単な説明】

第１図はこの発明の背景となる波形整形回路の電気回路
図である。第２図は第１図の各部の波形図である。第３
図はこの発明の一実施例の電気回路図である。第４図は
この発明の一実施例の詳細な電気回路図である。 図において、４は交流増幅器、７．１９は電圧比較回路
、８は積分用抵抗、９は積分用コンデンサ、１２はヒス
テリシス電圧設定用抵抗、１４はスイッチングトランジ
スタ、２５．２７，２８゜２９はトランジスタ、２０．
２４．２６はダイオードを承り。 代理人　大　岩　増　雄 第１図 萬２図

Claims (1)

1. 【特許請求の範囲】 交流増幅器と、前記交流増幅器の出力がその比較入力端
   に与えられかつ前記交流増幅器の出力を積分手段で積分
   した電圧がその基準入力端に与えられる電圧比較回路と
   を含み、前記交流増幅器に入力された交流信号を矩形波
   に波形整形する波形整形回路において、さらに 前記電圧比較回路の基準入力端と前記積分手段との間に
   接続される抵抗と、 定電流負荷回路を含み、前記電圧比較回路の出力に応じ
   て導通または非導通になって前記定電流負荷回路の出力
   により前記抵抗に流れる電流の方向を変化させて、前記
   電圧比較回路に一定幅のヒステリシス特性を持たせる作
   動入力電圧比較回路とを備えたことを特徴とする、波形
   整形回路。