SU1536503A1 - Операционный усилитель - Google Patents
Операционный усилитель Download PDFInfo
- Publication number
- SU1536503A1 SU1536503A1 SU884374850A SU4374850A SU1536503A1 SU 1536503 A1 SU1536503 A1 SU 1536503A1 SU 884374850 A SU884374850 A SU 884374850A SU 4374850 A SU4374850 A SU 4374850A SU 1536503 A1 SU1536503 A1 SU 1536503A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- output
- source
- drain
- transistor
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к радиотехнике. Цель изобретени - повышение нагрузочной способности. Операционный усилитель содержит МДП-транзисторы 1-10, входной дифференциальный каскад 11, источник 12 опорного напр жени и шины 13 и 14 источника питани . В данном операционном усилителе перезар д входных емкостей МДП-транзисторов 2 и 6 производитс током стоков соответственно МДП-транзисторов 10 и 9. Это позвол ет устранить резистор между затворами МДП-транзисторов 2 и 6 и, таким образом, повысить нагрузочную способность устройства при сниженной мощности потреблени в статике. Операционный усилитель по п. 2 ф-лы отличаетс выполнением источника 12. 1 з.п.ф-лы, 2 ил.
Description
СП
СО
ОЭ
ел
о со
Изобретение относитс к радиотехнике и может быть использовано в аналоговой полупроводниковой схемотехнике , в частности, дл работы на емкостную нагрузку.
Цель изобретени - повышение нагрузочной способности.
На фиг. 1 представлена принципиальна электрическа схема операцией- ного усилител ; на фиг. 2 - принципиальна электрическа схема источника опорного напр жени .
Операционный усилитель содержит первый 1, второй 2, третий 3, четвер- тый 4, п тый 5, шестой 6, седьмой 7, восьмой 8, дев тый 9 и дес тый 10 МДП-транзисторы, входной дифференциальный каскад 11, выполненный на первом и втором входных МДП-транзисто- pax, источнике тока и отражателе тока , источник 12 опорного напр жени , первую 13 и вторую 14 шины источника питани .
Источник 12 опорного напр жени (фиг. 2) образует одиннадцатый 15, двенадцатый 16, тринадцатый 17, четырнадцатый 18, п тнадцатый 19 и шестнадцатый 20 МДП-транзисторы и резистор 21.
Операционный усилитель работает следующим образом.
Дл обеспечени нормальной работы устройства необходимо, чтобы отношение ширины к длине канала дев того МДН-транзистора 9 было несколько меньше отношени ширины к длине канала первого МДП-транзистора 1, а отношение ширины к длине канала дес того МДП-транзистора 10 было несколько меньше отношени ширины к длине к нала п того МДП-транзистора 5. В это случае при подаче на входы входного дифференциального каскада 11 большог отрицательного напр жени прекращает поступать ток через четвертый МДП- транзистор 4, а значит, и через первый 1 и дев тый 9 МДП-транзисторы. В это же врем значительно возрастает ток через восьмой МДП-транзистор 8, а значит, и через п тый 5 и дес тый 10 МДП-транзисторы. Это приводит к тому, что третий МДП-транзистор 3 закрываетс , а затвор второго МДП- транзистора 2 по мере зар да его входной емкости током дес того МДП- транзистора 10 быстро подт гиваетс к потенциалу затвора шестого МДП- транзистора 6, что приводит к зар ду емкости нагрузки операционного усили
5
Q
c п
35 40 45 50 ,-с
30
тел большим током, протекающим п это врем через второй МДП-транзистор 2. По мере зар да емкости нагрузки в случае соединени выхода устройства с его инвертирующим входом умень- шаетс напр жение между входами операционного усилител , что приводит к выходу из насыщени входного дифференциального каскада 1 и отпиранию третьего МДП-транзистора 3, т.е. в этот период времени оказываютс открытыми совместно третий 3 и седьмой 7 МДП-транзисторы, обеспечива низкий импеданс на затворах второго 2 и шестого 6 МДП-транзисторов, а значит обеспечиваетс широка полоса пропускани устройства, необходима дл быстрого установлени выходного напр жени до уровн 0,01% от номинального выходного напр жени . При подаче на входы устройства большого положительного напр жени устройство работает аналогично. В отличие от устройства-прототипа в предлагаемом устройстве перезар д входных емкостей второго 2 и шестого 6 МДП-транзисто- ров производитс током стоков соответственно дес того 10 и дев того 9 МДП-транзисторов. Это позвол ет не использовать резистор между затворами второго 2 и шестого 6 МДП-транзисторов и, таким образом, повысить нагрузочную способность устройства при сниженной мощности потреблени в статике .
Источник 2 опорного напр жени ра-- ботает следующим образом.
Ток через резистор 21 определ етс разностью между напр жени ми источника питани и суммой пороговых напр жений одиннадцатого 15, тринадцатого 17, четырнадцатого 18 и шестнадцатого 20 МДП-Транзисторов, деленной на значение сопротивлени резистора 21. При этом дл нормальной работы источника 12 необходимо, чтобы отношение ширины к длине канала двенадцатого 1Ь и п тнадцатого 19 МДП-транзисторов было несколько меньше отношени ширины к длине канала соответственно одиннадцатого 15 и четырнадцатого 18 МДП- транзисторов, т.е., должно выполн тьс соотношение
Щ. к I , L; К Ц
где W; - ширина i,j-ro МДП-транзистора ;
Ч К
длина канала i,j-ro МДПтранзистора ,
коэффициент, оптимальное
значение которого лежит в
пределах 0,5-0,9.
Таким образом, предлагаемое устройство по сравнению с известным, обладает повышенной нагрузочной способностью при сниженной мощности потреблени .
Claims (2)
1. Операционный усилитель, содержащий входной дифференциальный каскад , выполненный на первом и втором входных МДП-транзисторах, имеющих первый тип, истоки которых соединены и подключены к выходу источника тока, вывод питани которого подключен к первой шине источника питани , сток первого входного МДИ-транзисто- ра соединен с входом отражател тока , выполненного на двух ПДП-транзис торах, имеющих второй тип, при этом вывод питани отражател тока соединен с второй шиной источника питани а выход вл етс первым выходом, а сток второго входного МДП-транзисто- ра - вторым выходом входного дифференциального каскада, а также первый , второй, третий и четвертый МДП- транзисторы, имеющие первый тип, и п тый, шестой, седьмой, восьмой МДП-транзисторы, имеющие второй тип, причем затвор и сток четвертого МДП-трагзистора соединены и подключены к первому выходу входного дифференциального каскада и к затвору первого МДП-транзистора, сток которого соединен с затвором второго МДП транзистора и истоком третьего МДП- транзистора, затвор которого подключен к первому выходу источника опорного напр жени , а сток - к второй шине источника питани и истокам п того, шестого и восьмого МДП-тран- зисторов, второй выход входного дифференциального каскада подключен к стоку и затвору восьмого МДП-транзис- тора и затвору п того ПДП-транзисто-
,
10
15
20
25
30
35
40
45
50
ра, сток которого соединен с затвором шестого МДП-транзистора и истокам седьмого МДП-транзистора, затвор которого подключен к второму выходу источника опорного напр жени , а . сток - к первой шине источника питани и к истокам первого, второго и четвертого МДП-транзисторов, при этом стоки второго и шестого МДП-тран- зисторов соединены и вл ютс выходом операционного усилител , отличающийс тем, что, с целью повышени нагрузочной способности, введены дев тый МДП-транзнстор, имеющий первый тип, и дес тый МДП-тран- зистор, имеющий второй тип, истоки которых соединены соответственно с первой и второй шинами источника питани , затворы - с затворами первого и п того МДЛ-транзисторов,а стоки - со стоками п того и первого МДП-тран- зисторов соответственно.
2. Усилитель по п. 1, о т л и - чающий с тем, что источник опорного напр жени содержит одиннадцатый , двенадцатый,тринадцатый МДП-транзисторы, имеющие первый тип, и четырнадцатый, п тнадцатый, шестнадцатый МДП-транзисторы, имеющие второй тип, и резистор, причем истоки одиннадцатого и двенадцатого МДП-транзисторов подключены к первой шине источника питани , затворы соединены и подключены к стокам одиннадцатого и п тнадцатого МДП-транзисторов и к истоку тринадцатого МДП-транзистора, соединенные затвор и сток которого вл ютс первым выходом источника опорного напр жени и через резистор подключены к соединенным затвору и стоку шестнадцатого МДП-транзистора, которые вл ютс вторым выходом источника опорного напр жени , исток шестнадцатого МДП-транзистора подключен к стокам четырнадцатого и двенадцатого МДП- транзисторов и затворам четырнадцатого и п тнадцатого МДП-транэисторов, истоки которых соединены с второй шиной источника питани .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884374850A SU1536503A1 (ru) | 1988-02-08 | 1988-02-08 | Операционный усилитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884374850A SU1536503A1 (ru) | 1988-02-08 | 1988-02-08 | Операционный усилитель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1536503A1 true SU1536503A1 (ru) | 1990-01-15 |
Family
ID=21354212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884374850A SU1536503A1 (ru) | 1988-02-08 | 1988-02-08 | Операционный усилитель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1536503A1 (ru) |
-
1988
- 1988-02-08 SU SU884374850A patent/SU1536503A1/ru active
Non-Patent Citations (1)
Title |
---|
IEEE Journal of Solid-State Circuits, V.SC-21, № 3, 1986, p.464- 469, fig. 2. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4752703A (en) | Current source polarity switching circuit | |
KR940015954A (ko) | 옥토테일 또는 쿼드리테일 셀을 사용하는 아날로그 멀티플라이어 | |
JP2002524957A (ja) | 定ゲートドライブmosアナログスイッチ | |
GB2317726A (en) | Multiplier and neural network synapse using current mirrors having low-power MOSFETs | |
JPS6225510A (ja) | 電流切換え回路 | |
US4717845A (en) | TTL compatible CMOS input circuit | |
SU1536503A1 (ru) | Операционный усилитель | |
CA1312956C (en) | Cmos digital to analog signal converter circuit | |
US4072890A (en) | Voltage regulator | |
US4431971A (en) | Dynamic operational amplifier | |
JPS6221324A (ja) | 論理集積回路 | |
JPS6134690B2 (ru) | ||
JPH01161913A (ja) | クロックドライバー回路 | |
CN116780890B (zh) | 一种级联电荷泵正负输出电压可调电路及其控制方法 | |
JP3047828B2 (ja) | コンパレータ回路 | |
SU1742993A1 (ru) | Логический элемент на полевых транзисторах с затвором Шотки ИСПЛ-типа | |
SU1644373A1 (ru) | Многоканальный коммутатор | |
KR960015319B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
JPH06216727A (ja) | 遅延時間可変論理回路 | |
SU1126943A1 (ru) | Компаратор на МДП-транзисторах | |
SU1138940A1 (ru) | Устройство согласовани уровней напр жени /его варианты/ | |
SU1506515A1 (ru) | Преобразователь напр жени в ток | |
JPS60146521A (ja) | 電圧比較回路 | |
JPS60117910A (ja) | 比較回路 | |
JPS58137311A (ja) | 差動ソ−スホロワ回路 |