SU1742993A1

SU1742993A1 - Логический элемент на полевых транзисторах с затвором Шотки ИСПЛ-типа

Info

Publication number: SU1742993A1
Application number: SU894756983A
Authority: SU
Inventors: Анатолий Дмитриевич Сильченков; Наталия Борисовна Никулина
Original assignee: Ленинградское объединение электронного приборостроения "Светлана"
Priority date: 1989-11-09
Filing date: 1989-11-09
Publication date: 1992-06-23

Abstract

Изобретение относитс к вычислительной технике и может найти применение ри построении интегральных схем. Целью изобретени вл етс повышение быстродействи логического элемента на полевых транзисторах с затвором Шотки ИСПЛ-типа . Логический элемент содержит входной каскад, образованный транзисторами 1-3, истоковые повторители на транзисторах 4 и 5, транзисторы 6 и 7, вл ющиес генераторами тока, и диоды сдвига уровн 8-13. Введение обратных св зей с- помощью резисторов 16 и 17 превращает динамическую нагрузку истоковых повторителей (транзисторы 6 и 7) в активную, сопротивление которой зависит от режима работы. Этим достигаетс выравнивание токов во входном каскаде логического вентил и, сле- довательно, устранение различи между размахом напр жений токового ключа и выходного каскада, что позвол ет увеличить быстродействие логического элемента. 1 ил. V w ё

Description

Изобретение относитс к вычислительной технике и может найти применение при построении интегральных схем.

Известны логические элементы на полевом транзисторе с затвором Шотки (ПТШ) ИСПЛ-типа, истоковые повторители которых имеют нагрузку в виде резистора или ПТШ. Эти логические элементы имеют активную часть на транзисторах ПТШ и выходные усилители тока.

Логический элемент ПТШ ИСПЛ-типа представл ет собой двухкаскадный усилитель . Первый каскад выполнен по схеме токового ключа. Каждое его плечо снабжено истоковым повторителем дл согласовани логических элементов по уровн м напр жени сигнала и его мощности.

Дл получени необходимого размаха напр жени на выходе логического элемента необходимо получить большую разность напр жений в схеме токового ключа. Необходимость запаса разности напр жений обусловлена потер ми сигнала в истоковых повторител х. Необходимость увеличени размаха напр жений в токоповторител х снижает быстродействие логического элемента .

Целью изобретени вл етс повышение быстродействи логического элемента на полевых транзисторах с затвором Шотки ИСПЛ-типа.

Поставленна цель достигаетс тем, что в логический элемент, содержащий семь транзисторов, шесть диодов, два резистора нагрузки токового ключа, входную шину, шину подачи опорного напр жени , выходные шины и отрицательную шину источника питани , причем истоки первого и второго

VI 4 N) О Ч)

со

транзисторов соединены со стоком третьего транзистора, исток и затвор которого подключены к отрицательной шине источника питани , к которой подсоединены и истоки шестого и седьмого транзисторов, стоки первого и второго транзисторов подключены к затворам четвертого, и п того транзисторов соответственно, а через резисторы нагрузки токового ключа соответственно соединены с общей шиной, к которой подкл ючен ы стоки четвертого и п того тран- зисторов, истоки четвертого и п того транзисторов через первый и четвертый диоды сдвига уровн соединены с выходными шинами логического элемента и вторым и п тым диодами сдвига уровн , которые через третий и шестой диоды сдвига уровн соединены со стоками шестого и седьмого транзисторов соответственно, в логический элемент введены два резистора, причем затворы шестого и седьмого транзисторов соединены со стоками седьмого и шестого транзисторов через первый и второй резисторы соответственно.

Решени со сходной совокупностью существенных признаков не известны, значит решение обладает существенными отличи ми .

На чертеже изображена схема предлагаемого логического элемента.

Логический элемент содержит транзисторы 1-7, диоды 8-13 сдвига уровн , резисторы 14 и 15 нагрузки токового ключа, резисторы 16 и 17, входную шину 18, шину 19 подачи опорного напр жени , выходные шины 20 и 211 шина 22 отрицательна источника питани и общую шину 23.

Истоки транзисторов 1 и 2 соединены со стоком транзистора 3, исток и затвор которого подключены к шине 22, к которой подсоединены и истоки транзисторов 6 и 7, стоки транзисторов 1 и 2 подключены к затворам транзисторов 4 и 5 соответственно, а через резисторы 14 и 15 соответственно соединены с шиной 23, к которой подключены стоки транзисторов 4 и 5. Истоки транзисторов 4 и 5 через диоды.8 и 11 соединены с выходными шинами 20 и 21 логического элемента и диодами 9 и 12 сдвига уровн , которые через диоды 10 и 13 св заны со стоками транзисторов 6 и 7 соответственно. Затворы транзисторов 6 и 7 соединены со стоками транзисторов 7 и б через резисторы 16 и 17 соответственно.

Логический элемент работает следующим образом.

При подаче на вход 18 напр жени большего, чем величина U опорного напр жени , поданного на шину 19, ток, определ емый транзистором 3, течет через открытый транзистор 1, транзистор 2 закрыт и потенциал его0стока выше, чем потенциал стока транзистора 1. Эта разность потенциалов через транзисторы 4 и 5 и диоды 8 и 11 передаетс на выходные шины 20 и 21 логического элемента. Через диоды сдвига уровн 9, 10 и 12, 13 ток течет в нагрузки - транзисторы 6 и 7. Транзистор 6, определ ющий ток стока транзистора 4, работает при меньшем напр жении 11си, чем транзистор- нагрузка другого плеча (транзистор 7), но имеет больше напр жение 1)зи, подаваемое через резистор 16, чем напр жение 1)зи дл

транзистора 7, подаваемое через резистор 17. Этим достигаетс выравнивание токов во входном каскаде логического вентил и, следовательно, устранение различи между размахом напр жени токового ключа и выходного каскада, что позвол ет увеличить быстродействие логического элемента на 15-20%.

25

Claims

Формула изобретени

Логический элемент на полевых транзисторах с затвором Шотки ИСПЛ-типа, содержащий семь транзисторов, шесть диодов, два резистора нагрузки токового

ключа, входную шину, шину подачи опорного напр жени , выходные шины и отрицательную шину источника питани , истоки первого и второго транзисторов, соединены со стоком третьего транзистора, исток и затвор которого подключены к отрицательной шине источника питани , к которой подсоединен истоки шестого и седьмого транзисторов , стоки первого и второго транзисторов подключены к затворам четвертого и п того транзисторов соответственно , а через резисторы нагрузки токового ключа соответственно соединены с общей шиной, к которой подключены стоки четвер- того и п того транзисторов, истоки которых

соответственно через первый и четвертый диоды сдвига уровн соединены с выходными шинами логического элемента и вторым и п тым диодами сдвига уровн , которые через третий и шестой диоды сдвига уровн

св заны со стоками шестого и седьмого транзисторов соответственно, о т л и ч а ю- щ и и с тем, что, с целью повышени быстродействи логического элемента, в него введены два резистора, причем затворы

шестого и седьмого транзисторов соединены соответственно со стоками седьмого и шестого транзисторов через первый и второй резисторы соответственно.