KR100346989B1 - 차동전압을 전평형전류로 변환하는 장치 및 방법 - Google Patents

차동전압을 전평형전류로 변환하는 장치 및 방법 Download PDF

Info

Publication number
KR100346989B1
KR100346989B1 KR1019990049968A KR19990049968A KR100346989B1 KR 100346989 B1 KR100346989 B1 KR 100346989B1 KR 1019990049968 A KR1019990049968 A KR 1019990049968A KR 19990049968 A KR19990049968 A KR 19990049968A KR 100346989 B1 KR100346989 B1 KR 100346989B1
Authority
KR
South Korea
Prior art keywords
output
voltage
ota
control
common mode
Prior art date
Application number
KR1019990049968A
Other languages
English (en)
Other versions
KR20000035417A (ko
Inventor
지스라후차널
이시이히로토모
오다가즈히로
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000035417A publication Critical patent/KR20000035417A/ko
Application granted granted Critical
Publication of KR100346989B1 publication Critical patent/KR100346989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45206—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45721—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45726—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45402—Indexing scheme relating to differential amplifiers the CMCL comprising a buffered addition circuit, i.e. the signals are buffered before addition, e.g. by a follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 차동입력전압을 2개의 전평형 출력전류로 변환하는 장치는, 연산 상호컨덕턴스 증폭기(OTA)에 간단화된 회로구성의 공통모드 제어회로를 제공함으로써 달성된다.
본 장치는, 상기 차동입력전압의 두 입력전압을 한쌍의 중간출력전류로 변환하기 위한 OTA 입력부와 상기 중간출력전류를 출력전류로 변환하기 위한 OTA 출력부로 구성된 연산 상호컨덕턴스 증폭기(OTA)와, 이 OTA에 제어전압을 공급하기 위한 공통모드 제어회로를 포함하고 있다. 공통모드 제어회로는 상기 OTA 출력부와 거의 동일한 회로구성으로 구성되어 상기 OTA 입력부로부터의 중간출력전류에 기초하여 2개의 출력제어전류를 발생시킨다. 상기 OTA 출력부로부터의 출력전류를 전평형상태로 제어하기 위해, 상기 공통모드 제어회로로부터의 두 출력제어전류는 가산되어 거의 제로로 되도록 유지된다.

Description

차동전압을 전평형전류로 변환하는 장치 및 방법 {APPARATUS AND METHOD FOR CONVERTING DIFFERENTIAL VOLTAGE TO FULLY BALANCED CURRENTS}
본 발명은 차동입력전압을 전평형 출력전류로 변환하는 장치 및 방법에 관한 것이다.
특히, 본 발명은 연산 상호컨덕턴스 증폭기의 출력부를 추가/복제함으로써, 차동입력전압을 전평형 출력전류로 변환하는 장치 및 방법에 관한 것이다.
더욱이, 본 발명은 간단화된 공통모드 제어회로를 이용함으로써 두 출력전류의 공통모드성분(동상성분)을 제어하는 장치 및 방법에 관한 것이다.
입력차동전압/출력전류 변환기로서, 입력차동전압(V1-V2)을 기준전류(IREFCM)의 고정된 일정치 근방에서 평형상태로 되는 2개의 출력전류(IO1,IO2)로 변환하기 위한 연산 상호컨덕턴스 증폭기(operational transconductance amplifier; 이하, "OTA"라 한다)가 개발되어 있다. 입력차동전압을 2개의 전평형 출력전류(IO1,IO2)로 변환할 수 있는 OTA의 가장 간단한 버전(이하, "FB-OTA"라고 한다)에서는, 기준전류(IREFCM)의 값을 제로라고 가정한다. 통상, 이러한 FB-OTA는 OTA의 출력단자에 각각 접속되는 부하회로를 포함하고 있다. 일반적으로, 각 부하회로는 동일한 임피던스를 갖는다.
전형적으로, 차동입력전압(V1-V2)이 OTA에 인가될 때, 변환된 출력전류(IO1, IO2)는 OTA에서의 변환중에 외부잡음의 영향으로 인해 공통모드성분(동상성분)을 부득이 포함하게 된다. 특히, 아날로그 시스템의 일부인 OTA가 디지탈 시스템과 함께 동일 기판상에 집적되어 있을 때, 변환된 출력전류는 디지탈회로로부터 발생되는 잡음으로 인해 공통모드성분을 포함하게 된다. 따라서, 차동출력전압의 유효한 진폭을 가능한 한 크게 하기 위해, 출력전류의 그러한 바람직하지 않은 공통모드성분을 제거하는 측정을 몇가지 행할 필요가 있다.
통상적으로, 공통모드 제어회로는 OTA에 공통모드 피드백 제어신호(common mode feedback control signal)나 공통모드 피드포워드 제어신호(common mode feed forward control signal)를 발생시키기 위해 OTA에 적용되도록 제안되고 있다. 전자의 형태의 OTA는 공통모드 피드백 제어형 OTA(이하, "CMFB"-OTA라고 한다)라고 부른다. 후자의 형태의 OTA는 공통모드 피드포워드 제어형 OTA(이하, "CMFF"-OTA라고 한다)라고 부른다.
도 14∼도 18은 종래의 공통모드 피드백 제어형 전평형 OTA 구현에 관한 것이다. 도 19는 공통모드 피드포워드 제어형 전평형 OTA 구현의 일례를 나타내고 있다.
도 14에서는, CMFB-OTA는 차동입력전압(V1-V2)을 2개의 출력전류(IO1,IO2)로 변환하는 OTA(1)와, 이 OTA(1)에 공통모드 피드백 제어전압(VC)을 발생시키기 위한CMFB회로(2a)를 포함하고 있다. OTA(1)의 출력단자는 부하회로(3a,3b)에 각각 접속되어 있다.
OTA(1)가 차동입력전압(V1-V2)을 OTA(1)의 출력단자로부터 이용할 수 있는 2개의 출력전류(IO1,IO2)로 변환할 때, 부하회로(3a,3b)의 각 임피던스에 따라 출력전압(VO1,VO2)이 생성된다. CMFB회로(2a)는 출력전류(IO1,IO2)의 공통모드성분의 강력한 억제/제거를 위해 출력전압(VO1,VO2)의 함수인 피드백 제어전압(VC)을 발생한다.
도 15는 종래의 OTA(1)의 회로구성을 나타낸다. 이 OTA(1)는 4개의 PMOS 트랜지스터(Q101∼Q104), 2개의 NMOS 트랜지스터(Q105,Q106), 4개의 정전류원(101∼ 104) 및 저항(R1)으로 구성되어 있다. 입력전압(V1,V2)은 NMOS 트랜지스터(Q105, Q106)의 각 게이트단자에 인가된다. CMFB회로(2a)는 OTA(1)의 2개의 PMOS 트랜지스터(Q101,Q102)의 공통접속된 게이트단자에 제어전압(VC)을 공급한다. 다른 2개의 PMOS 트랜지스터(Q103,Q104)의 각 게이트단자에는 소정의 전압(VBO)이 인가된다. 이들 2개의 PMOS 트랜지스터(Q103,Q104)의 각 드레인단자로부터, 출력전류(IO1,IO2)가 각각 이용가능하게 된다. 차동출력전압(VO1-VO2)은 부하회로(3a,3b)의 각각에 대한 임피던스에 따라 생성된다.
도 16은 종래의 CMFB회로(2a)를 나타내고 있다. 이 회로구성은, 「IEEE Journal of Solid State Circuits, Vol. 23, No. 6, pp. 1410-1414, Dec. 1988 asin the title of "Fully Differential Operational Amplifiers with Accurate Output balancing" by M. Banu, J. M. Khoury and Y. Tsividis」에 개시되어 있다.
도 16에서는, CMFB회로(2a)는 버퍼회로(110), 분압기(111) 및 감지증폭기 (112)로 구성되어 있다. 버퍼회로(110)는 2개의 연산증폭기(OP1,OP2)로 구성되어 있고, 분압기(111)는 2개의 저항(R2,R3) 및 2개의 캐패시터(C1,C2)로 구성되어 있으며, 감지증폭기(112)는 2개의 PMOS 트랜지스터(Q111,Q112), 2개의 NMOS 트랜지스터(Q113,Q114) 및 정전류원(113)으로 구성되어 있다. OTA(1)로부터의 출력전압(VO1, VO2)은 버퍼회로(110)에 인가된다. 버퍼회로의 입력임피던스는 가능한 한 크게 하는 것을 필요로 한다. OP1 및 OP2의 이득이 매우 높다고 가정하면, 버퍼회로의 이득은 그 중 하나에 아주 접근하게 된다.
두 저항(R2,R3)이 동일한 저항치를 갖고, 또한 두 캐패시터(C1,C2)가 동일한 용량치를 갖는 경우, 분압기(111)의 출력에서의 제어전압(VCsens)은 다음 식 (1)에 의해 표현된다.
VCsens= (VO1+ VO2)/2 = Vcm……… (1a)
전압(Vcm)은 공통모드(common mode) 출력전압이라고 부른다. 차동모드(di fferential mode) 출력전압은 다음과 같이 표현된다.
Vdm= (VO1- VO2)/2 ………(1b)
식 (1a) 및 (1b)에 따르면, 출력전압(VO1,VO2)은 다음과 같이 각각 표현할 수있다.
VO1= Vdm+ Vcm,
VO2= -Vdm+ Vcm
FB-OTA의 주요한 기능은, VO1및 VO2에서 공통모드성분(Vcm)의 억제나, 더 정확하게 이상적인 경우에는 제거이다.
CMFB회로(2a)의 감지증폭기(112)는 분압기(111)로부터의 출력전압(VC=Vcm)과 외부로부터 인가되는 기준전압(Vref)을 비교한다. 감지증폭기(112)는 전압(VO1,VO2)을 출력하는 OTA에서의 공통모드성분을 강력하게 억제(이상적인 경우에는 제거)하기 위한 제어전압(VB)을 도 14에 나타낸 OTA에 공급한다. 실질적으로, 공통모드전압(Vcm)은 CMFB회로로부터의 피드백출력을 이용함으로써 기준전압(Vref)에 대하여 제거된다. 그렇지만, 도 16에 나타낸 바와 같이, 종래의 CMFB회로(2a)는 2개의 연산증폭기(OP1,OP2)로 구성되지 않으면 안된다. 더욱이, CMFB회로(2a)는 감지증폭기(112)를 포함하지 않으면 안된다. 이러한 구성은 전압/전류 변환기를 소형의 컴팩트한 형태로 제한된 전력소비량을 갖도록 제작하는데 많은 커다란 문제를 발생시킨다.
전력소비를 제한시키는 다른 형태의 CMFB회로(2a)가 도 17에 나타내어져 있다. 이 회로구성은 「"CMOS Circuit Design, Layout and Simulation" by R. J. Baker, H. W. Li and D. E. Boyce」에 개시되어 있다.
도 17에 나타낸 CMFB회로(2a)의 구성은, 입력전압(VO1)을 기준전압(Vref)과 비교하기 위한 제1의 감지차동쌍(sense differential pair; 121)과, 입력전압(VO2)을 기준전압(Vref)과 비교하기 위한 제2의 감지차동쌍(122)을 포함하고 있다. 제어전압 (VB)은 제1 및 제2의 감지차동쌍(121,122)의 결과를 가산함으로써 생성된다. 이 가산은 전압(VO1+ VO2)/2을 기준전압(Vref)과 비교하는 것을 의미한다. 따라서, 도 17의 CMFB회로(2a)는 도 16의 회로를 이용하는 것과 거의 동일한 효과를 얻을 수 있다. 따라서, 도 17의 CMFB회로는 도 16에 나타낸 바와 같은 버퍼회로(110) 및 분압기(111)를 이용하지 않고 마찬가지의 효과를 얻을 수 있다. 그러나, 도 17의 CMFB회로의 선형성(linearity)은 간단한 MOS 차동쌍(121,122)의 낮은 선형성에 따라 아주 제한된다.
도 16 및 도 17에 나타낸 CMFB회로는 모두 OTA로부터의 공통모드 출력전압 (Vcm)을 제어하려고 하는 것이다.
다음 식은 출력 공통모드전압(Vcm), 출력 공통모드전류(Icm) 및 전압/전류 변환기의 부하어드미턴스(Y)의 관계를 나타내고 있다.
Icm= Y·Vcm
상기의 식에 따르면, 전압/전류 변환기로부터의 출력 공통모드전압이 공통모드 출력전류(Icm)에 의해 제어될 수도 있음을 지적할 수 있다.
OTA 출력전류를 제어하기 위해 출력 공통모드전류(Icm)를 이용하고 있는 전압/전류 변환기회로의 구성이 도 18에 나타내어져 있다. 이 회로는 「Japanese Institute of Electrical Engineers ECT-97-34, pp. 13-16, May 1997 under a title of "A Single-Ended-Input Fully-Balanced-Output CMOS Circuit" by C. Wang, A. Hyogo and M. Ismail」에 개시되어 있다.
도 14에 나타낸 변환기와 마찬가지로, 도 18에 나타낸 전압/전류 변환기는 OTA(1)와 CMFB회로(2a)를 포함하고 있다. OTA(1)의 출력단자는 부하회로(3a,3b)에 각각 접속되어 있다. OTA(1)는 입력전압(V1,V2)을 출력전류(IO1,IO2)로 변환하기 위한 입력부(11)를 구비하고 있다. 이 입력부(11)에는 출력부(12a,12b)가 접속되어 있다. 출력부(12a,12b)는 동일한 회로구성으로 구성된다. CMFB회로(2a)는 2개의 전류전달부(201a,201b)와 제어전류 발생기(202)를 포함하고 있다. 전류전달부(201 a,201b)는 각각 출력부(12a,12b)와 동일한 회로구성으로 구성되어 있다. 전류전달부(201a,201b)는 각각 출력전류(IO1,IO2)를 검출한다. 전류출력(IO1,IO2)은 가산되어 제어전류(IC)로 된다.
출력전압 VO1및 VO2(식 (1) 참조)와 마찬가지로, 출력전류 IO1및 IO2에 대해서도 차동모드 전류성분(Idm) 및 공통모드 전류성분(Icm)을 정의할 수 있다. 그 결과, 출력전류(IO1,IO2)는 다음과 같이 표현할 수 있다.
IO1= Idm+ Icm………(2a)
IO2= -Idm+ Icm………(2b)
따라서, 전류(IC)는 다음과 같이 된다.
IC= IO1+ IO2= 2Icm
상기의 제어전류(IC)는 공통모드전류만을 포함하고 있다는 점에 주의해야 한다.
도 18에서, 제어전류 발생부(202)는 제1전류미러회로를 구성하는 한쌍의 트랜지스터(Q121,Q122), 제2전류미러회로를 구성하는 한쌍의 트랜지스터(Q123,Q124), 트랜지스터(Q125), 연산증폭기(OP3) 및 저항(R4)을 포함하고 있다. 전류(Iref)는 제1전류미러회로의 트랜지스터(Q122)를 통해 흐른다. 트랜지스터(Q121)의 채널폭이 트랜지스터(Q122)의 채널폭의 2배로 되도록 설치되어 있기 때문에, 트랜지스터(Q121)를 통해 흐르는 전류는 2Iref로 된다. 따라서, 트랜지스터(Q121)를 통해 흐르는 전류(2Iref)와 전류전달부(201)를 통해 흐르는 전류(IC)가 가산되어, 도 18에 나타낸 트랜지스터(Q121)와 트랜지스터(Q124)의 접속노드(NC)에서 전류(2Icm)로 된다.
접속노드(NC)는 입력부(11)의 바이어스회로를 구성하는 트랜지스터(Q126, Q127)의 공통게이트단자에 접속되어 있다. 트랜지스터(Q126,Q127)의 게이트의 입력임피던스가 거의 무한대이기 때문에, 전류(Icm)는 기준전류(Iref)와 같아지게 된다.
그렇지만, 도 18에 나타낸 전압/전류 변환기는 CMFB회로(2a)를 구성하기 위해 2개의 전류미러회로(Q121,Q122; Q123,Q124), 저항(R4) 및 연산증폭기(OP3)를 설치하기 위한 커다란 칩영역을 필요로 한다. 더욱이, 대량의 전력소비를 필요로 한다.
도 19는 FB-OTA의 다른 예의 회로구성을 나타내고 있다. 이 FB-OTA는 「IEEE Journal of Solid State Circuits, Vol. 31, No. 3, pp. 321-330, Mar. 1996 under a title of "A Low-Distortion Bi-CMOS Seventh-Order Bessel Filter Operating at 2.5V Supply" by F. Yang, C. C. Enz」에 개시되어 있다. 이 FB-OTA도 OTA로부터의 공통모드 전류출력(Icm)을 이용한다. 도 19에 나타낸 전압/전류 변환기는, OTA(1)와 이 OTA(1)의 바이어스전류를 제어하기 위한 CMFF회로(2)를 포함하고 있다. OTA(1)는 전압입력(V1)에 대응하기 위한 제1회로(211)와 전압입력(V2)에 대응하기 위한 제2회로(212)로 구성되어 있다. 제1 및 제2회로는 동일한 회로구성으로 구성되어 있다.
OTA(1)의 2개의 MOS 트랜지스터(Q131,Q132)와 CMFF회로(2)의 트랜지스터 (Q133)는 전류미러회로를 형성한다. 따라서, OTA(1)의 트랜지스터(Q131,Q132)는 CMFF회로(2)의 트랜지스터(Q133)를 통해 흐르는 전류(IC)와 거의 동일한 전류흐름을 갖는다. OTA(1)의 2개의 트랜지스터(Q134,Q135)는 입력전압(V1,V2)을 출력전류(IO1,IO2)로 변환한다. CMFF회로(2)는 제1 및 제2회로(211,212)와 거의 같은 회로구성을 갖는다. 그렇지만, 제1 및 제2회로에서 트랜지스터(Q134,Q135)를 사용하는 대신에, CMFF회로(2)는 그 게이트에 입력전압(V1,V2)이 각각 인가되는 병렬로 접속된 2개의 트랜지스터(Q136,Q137)를 갖추고 있다.
각 차동전류출력(I1,I2)이 차동모드전류와 공통모드전류를 모두 포함하고 있더라도, 제어전류(IC)는 공통모드전류만을 포함하고 있다. 따라서, 전류미러회로를 통해 흐르는 제어전류(IC)를 OTA(1)에 바이어스전류로서 공급함으로써, OTA 입력신호에 포함된 공통모드가 제거된다.
도 19에 나타낸 전압/전류 변환기는, 용이한 설계로 장치를 제작하고, 피드포워드제어로 제어신호를 공급하는 것에 의해 장치의 연산속도를 더 빠르게 하는데 몇가지 이점을 가지고 있다. 이것은 피드백제어의 장치보다 더 빠르게 제작할 수 있다. 그렇지만, 이 전압/전류 변환기는 다른 문제를 가지고 있다. 즉, 이 변환기는 입력신호(V1,V2)에 포함된 공통모드신호를 제거할 수 있지만, OTA(1)에서 발생되는 공통모드신호는 제거할 수 없다.
따라서, 본 발명의 목적은 차동입력전압을 전평형 출력전류로 변환하는 종래의 장치 및 방법의 상기한 바와 같은 문제를 해결하고자 하는 것이다.
본 발명의 다른 목적은, 공통모드 출력전류성분을 소정의 고정된 일정치로안정시킴으로써 차동입력전압을 전평형 출력전류로 변환하는 신규한 장치 및 방법을 제공하는 것이다.
특히, 본 발명의 목적은 간단한 회로구성에 의해 수행할 수 있는, 차동입력전압을 전평형 출력전류로 변환하는 신규한 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 작은 탑재 칩영역으로 구성할 수 있고, 종래의 장치보다 더 적게 전력을 소비할 수 있는, 차동입력전압을 전평형 출력전류로 변환하는 장치 및 방법을 제공하는 것이다.
본 발명의 더욱 다른 목적은, 전평형 OTA장치에서의 변환중에 발생되는 출력전류의 공통모드성분을 제거할 수 있는, 차동입력전압을 전평형 출력전류로 변환하는 장치 및 방법을 제공하는 것이다.
도 1은 본 발명에 따른 차동전압/전평형전류 변환장치의 제1실시예를 나타낸 블록도,
도 2는 도 1에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸 회로도,
도 3은 도 2에 도시한 차동전압/전평형전류 변환장치에 이용되는 정전류원의 일례를 나타낸 회로도,
도 4는 도 2에 도시한 차동전압/전평형전류 변환장치 및/또는 도 8에 도시한 차동전압/전평형전류 변환장치에 이용되는 정전류원의 다른 예를 나타낸 회로도,
도 5는 도 2에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸 회로도의 변형례,
도 6은 도 2에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸 회로도의 다른 변형례,
도 7은 본 발명에 따른 차동전압/전평형전류 변환장치의 제2실시예를 나타낸 블록도,
도 8은 도 7에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸회로도,
도 9는 도 8에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸 회로도의 변형례,
도 10은 본 발명에 따른 차동전압/전평형전류 변환장치의 제3실시예를 나타낸 블록도,
도 11은 도 10에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸 회로도,
도 12는 도 11에 도시한 차동전압/전평형전류 변환장치를 구체적으로 나타낸 회로도의 변형례,
도 13은 본 발명에 따른 차동전압/전평형전류 변환장치의 제4실시예를 나타낸 블록도,
도 14는 종래의 차동전압/전평형전류 변환기를 나타낸 블록도,
도 15는 도 14에 도시한 차동전압/전평형전류 변환기를 구체적으로 나타낸 연산 상호컨덕턴스 증폭기의 회로도,
도 16은 도 14에 도시한 종래의 차동전압/전평형전류 변환기에 있어서 공통모드 피드백 제어회로를 구체적으로 나타낸 회로도,
도 17은 도 14에 도시한 종래의 차동전압/전평형전류 변환기에 있어서 공통모드 피드백 제어회로를 구체적으로 나타낸 다른 회로도,
도 18은 종래의 차동전압/전평형전류 변환기를 구체적으로 나타낸 다른 회로도,
도 19는 종래의 차동전압/전평형전류 변환기를 구체적으로 나타낸 또 다른 회로도이다.
상기한 목적을 달성하기 위해 본 발명에 따른 차동입력전압을 전평형 출력전류로 변환하는 장치는, 입력전압을 중간전류로 변환하는 변환회로 입력부와, 이 중간전류를 전평형 출력전류로 변환하는 변환회로 출력부로 분할된 전압/전류 변환회로와; 출력전류의 공통모드성분이 고정된 값으로 안정하게 되도록 제어하고, 변환회로 출력부와 거의 동일한 회로구성으로 이루어져 변환회로 입력부로부터의 중간전류에 기초하여 그 전류를 전압/전류 변환회로에 공급하도록 하는 제어전류를 발생시키는 공통모드 제어회로 및; 제1부하회로가 제1 OTA출력과 기준전압 사이에 접속되고, 제2부하회로가 제2 OTA출력과 기준전압 사이에 접속된 한쌍의 부하회로를 구비하고 있다.
(실시예)
이하, 예시된 첨부도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 전압/전류 변환기의 제1실시예를 나타낸 블록도이다.
도 1에 나타낸 바와 같이, 본 발명에 따른 차동입력전압(V1-V2)을 2개의 전평형 출력전류(IO1,IO2)로 변환하는 장치는, 2개의 출력단자를 갖춘 OTA(1)와, 공통모드 피드포워드제어(CMFF)회로(2)를 포함하고 있다. 전평형 출력전류(IO1,IO2)는 그들의 합 IO1+IO2이 항상 일정하여 어떤 소정의 값으로 고정될 수 있음을 의미한다.
OTA(1)는 OTA 입력부(11)와 OTA 출력부(12)로 구성되어 있다. 그리고 피드포워드제어형 CMFF회로(2)는 장치의 전 회로구성을 간단화하기 위해 OTA 출력부(12)와 동일한 회로구성으로 구성된다.
차동입력전압(V1-V2)은 OTA 입력부(11)의 한쌍의 입력단자(111)에 공급된다. OTA 입력부(11)의 한쌍의 출력단자(112)에서는 한쌍의 중간출력전류(interim out put current)가 발생된다. 이 중간출력전류는 OTA 출력부(12)와 CMFF회로(2)의 입력단자에 공급된다. OTA 출력부(12) 및 CMFF회로(2)는 각각 고임피던스 제어단자 (123,133)를 갖추고 있다. CMFF회로(2)의 출력단자(132)는 함께 접속되어 있고, 제어전류(I'O1,I'O2)가 가산되고 있다. 제어단자(123,133)의 고임피던스특성에 따라 전류(IC)는 항시 제로라고 가정할 수 있기 때문에, 그들의 합(I'O1+I'O2)은 제로이다. 그렇지만, 이 노드에서 제어전압(VC)이 생성된다. 이 제어전압(VC)은 OTA 출력부(12)와 CMFF회로(2)의 각각의 제어단자(123,133)에 인가된다.
CMFF회로(2)로부터의 제어전압(VC)은 출력전류(I'O1,I'O2)의 공통모드성분이 제로인 그러한 값(VC)으로 조정된다. OTA 출력부(12)의 구성도는 OTA 출력부(13)의 구성도와 완전히 동일하고, 출력부(12)의 모든 소자의 기하학적 파라미터는 출력부 (13)의 대응하는 소자의 기하학적 파라미터에 인자 k를 곱한 것과 정확히 비례한다고 가정한다. 그 결과, 제안된 OTA 아키텍쳐는 다음과 같은 특성을 갖는다.
IO1= k·I'O1
IO2= k·I'O2
즉,
IO1+ IO2= k·(I'O1+ I'O2)로 된다.
이것은, 전류(IO1,IO2)의 공통모드성분이 전류(I'O1,I'O2)의 아주 잘 제어된 공통모드성분에 정확히 비례함을 의미한다. 전류(I'O1,I'O2)의 공통모드성분이 제거/억제되면, 전류(IO1,IO2)의 공통모드성분도 제거/억제된다.
OTA 출력부(12)의 한쌍의 출력단자는 각각 한쌍의 부하회로(3a,3b)의 각각에 접속되어 있다. 한쌍의 부하회로(3a,3b)의 출력측은 기준전압(Vref)에 공통으로 접속되어 있다. I'O1+ I'O2= 0이라고 가정하면, 상기의 관계는 출력전압이 다음의 식으로 나타낸 바와 같이 기준전압(Vref)의 근방에서 전대칭/평형되도록 한다.
(VO1- Vref)Y + (VO2- Vref)Y = IO1+ IO2= k·(I'O1+ I'O2) = 0
따라서,
(VO1+ VO2)/2 = Vref로 된다.
본 발명에 따른 장치의 이 실시예의 특징의 하나는, OTA(1)가 OTA 입력부 (11)와 OTA 출력부(12)로 분할되어 있고, CMFF회로(2)가 OTA 출력부(12)와 거의 동일한 회로로 구성되어 있다는 점이다. 이 실시예의 다른 특징은, CMFF회로(2)가 OTA 입력부(11)로부터의 중간전류출력에 기초하여 제어신호를 생성하고, 이 제어신호를 피드포워드제어신호로서 OTA 출력부(12)에 공급한다는 점이다. 이들 특징은 공통모드전류를 제거함과 더불어 더욱 낮은 전력소비를 달성하면서 간단한 구성으로 장치를 제작하는데 이점을 준다.
더욱이, 이 장치의 출력 공통모드전압은 부하회로(3a,3b)의 일단에 공급되는 기준전압(Vref)과 같아지도록 제어된다.
도 2는 도 1에 도시한 차동전압/전평형전류 변환기의 실시예의 실질적인 회로구성을 나타내고 있다.
OTA 입력부(11)는, 각 게이트단자가 입력전압(V1,V2)에 각각 접속되고 각 드레인단자가 정전류원(21,22)에 각각 접속된 2개의 NMOS 트랜지스터(Q1,Q2)와, 이들 NMOS 트랜지스터(Q1,Q2)의 소스단자 사이에 접속된 저항(R1)으로 구성되어 있다.
OTA 출력부(12)는, OTA 입력부의 NMOS 트랜지스터(Q1)측에 접속된 제1출력부 (12A)와 OTA 입력부의 NMOS 트랜지스터(Q2)측에 접속된 제2출력부(12B)로 분할되어 있다. 제1 OTA 출력부(12A)는, 소스단자가 정전류원(21)에 접속되고 게이트단자가 소정의 전압(VB)에 접속된 PMOS 트랜지스터(Q3)와, 드레인단자가 PMOS 트랜지스터 (Q3)의 드레인단자에 공통으로 접속되고 게이트단자가 제어전압(VC)에 접속된 NMOS 트랜지스터(Q5)로 구성되어 있다. PMOS 트랜지스터(Q3)와 NMOS 트랜지스터(Q5)의 드레인단자는 중간전류(IO1)가 유입되는 부하회로(3a)의 일단에 공통으로 접속되어 있다. 부하회로(3a)의 타단은 기준전압(Vref)에 접속되어 있다. 제2 OTA 출력부 (12B)는, 소스단자가 OTA 입력부(11)의 정전류원(22)에 접속되고 게이트단자에 소정의 전압(VB)이 인가되는 PMOS 트랜지스터(Q4)와, 드레인단자가 PMOS 트랜지스터(Q4)의 드레인단자에 공통으로 접속되고 게이트단자에 제어전압(VC)이 인가되는 NMOS 트랜지스터(Q6)로 구성되어 있다. NMOS 트랜지스터(Q6)의 소스단자는 OTA 입력부(11)의 정전류원(23,24)에 공통으로 접속되어 있다. PMOS 트랜지스터(Q4)와 NMOS 트랜지스터(Q6)의 드레인단자는 중간전류(IO2)를 공급하기 위해 부하회로(3b)의 일단에 공통으로 접속되어 있다. 부하회로(3b)의 타단은 기준전압(Vref)에 접속되어 있다.
본 발명에 따른 장치의 특징의 하나는, CMFF회로를 OTA 출력부와 동일하게 구성한다는데 있다. 따라서, OTA 출력부가 제1 및 제2출력부로 분할되어 있기 때문에, CMFF회로도 제1 CMFF부(13A)와 제2 CMFF부(13B)로 분할되어 있다. 제1 CMFF부(13A)의 PMOS 트랜지스터(Q7)의 소스단자와 제1 OTA 출력부(12A)의 PMOS 트랜지스터(Q3)의 소스단자는 OTA 입력부(11)의 정전류원(21)에 공통으로 접속되어 있다. 제1 CMFF부(13A)의 PMOS 트랜지스터(Q7)와 NMOS 트랜지스터(Q9)의 드레인단자는 NMOS 트랜지스터(Q9)의 게이트단자에 공통으로 접속되어 있다. 드레인단자의 공통접속노드(N'O1)는 제1 CMFF부(13A)로부터 제어전류(I'O1)를 공급한다. 마찬가지로, 제2 CMFF부(13B)의 PMOS 트랜지스터(Q8)와 제2 OTA 출력부(12B)의 PMOS 트랜지스터 (Q4)의 소스단자는 OTA 입력부(11)의 정전류원(22)에 접속되어 있다. PMOS 트랜지스터(Q8)의 드레인단자는 NMOS 트랜지스터(Q10)의 드레인단자 및 게이트단자에 공통으로 접속되어 있다. 공통접속노드(N'O2)로부터, 제2 CMFF부(13B)는 제어전류 (I'O2)를 공급한다. 제1 CMFF부(13A)로부터의 제어전류(I'O1)와 제2 CMFF부(13B)로부터의 제어전류(I'O2)는 제어전압(VC)에 대응하여 그 합이 제로로 되도록 결합된다. 제어전압(VC)은 제1 및 제2 OTA 출력부(12A,12B)의 NMOS 트랜지스터(Q5,Q6)의 각 게이트단자에 피드포워드신호로서 인가된다.
도 3은 많은 도면에서 심벌로만 나타낸 정전류원의 회로구현예를 나타내고 있다. 각 정전류원은 드레인단자가 정전압원(예컨대 VDD)에 접속되고 소스가 접지된 PMOS 트랜지스터(31)와, 이 PMOS 트랜지스터(31)의 게이트단자에 접속된 정전압원(32)으로 구성되어 있다.
도 4는 많은 도면에서 심벌로만 나타낸 정전류원의 다른 회로예를 나타내고 있다. 각 정전류원은 NMOS 트랜지스터(Q201)와, 이 NMOS 트랜지스터(Q201)의 게이트단자와 소스단자 사이에 접속된 전압원(202)으로 구성되어 있다.
도 5는 도 1의 피드포워드제어형 차동입력전압/전평형 출력전류 변환기의 회로구성의 다른 예를 나타내고 있다.
도 5에서, OTA 입력부(11)는 각 게이트단자가 각각의 입력전압(V1,V2)에 접속된 NMOS 트랜지스터(Q27,Q28)와, NMOS 트랜지스터(Q27,Q28)의 각 드레인단자에 접속된 NPN 트랜지스터(Q23,Q26), 각 에미터단자가 NMOS 트랜지스터(Q27,Q28)의 각각의 소스단자에 접속된 NPN 트랜지스터(Q24,Q25) 및, 각 에미터단자가 NPN 트랜지스터(Q24,Q25)의 각각의 콜렉터단자에 접속된 NPN 트랜지스터(Q21,Q22)로 구성되어 있다. NPN 트랜지스터(Q21,Q22)의 베이스단자는 공통으로 접속되어 있으며, 전압 (Vgm2)이 공급되고 있다.
제1 및 제2 OTA 출력부(12A,12B)는 각각 소스단자가 전원전압(VDD)에 접속된 PMOS 트랜지스터(Q29)와, 콜렉터단자가 PMOS 트랜지스터(Q29)의 드레인단자에 접속된 NPN 트랜지스터(Q31)로 구성되어 있다. NPN 트랜지스터(Q21)의 에미터단자는 OTA 입력부(11)의 NPN 트랜지스터(Q24)의 콜렉터단자 및 NPN 트랜지스터(Q23)의 베이스단자에 공통으로 접속되어 있다.
제1 및 제2 OTA 출력부(12A,12B)와 마찬가지로, 제1 및 제2 CMFF부(13A,13B)도 전원전압(VDD)에 접속된 PMOS 트랜지스터(Q33)와, 콜렉터단자가 PMOS 트랜지스터 (Q33)의 공통드레인/게이트단자에 접속된 NPN 트랜지스터(Q35)로 구성되어 있다.공통드레인단자 결합노드(N'O1=N'O2)에서 제어전압(VC)이 생성된다. 이 제어전압 (VC)은 OTA 출력부(12A,12B)의 PMOS 트랜지스터의 게이트에 인가된다.
OTA 출력부(12A)의 PMOS 트랜지스터의 드레인단자로부터, 출력전류(IO1)가 부하회로(3a)의 일단으로 유출된다. 부하회로(3a)의 타단에는 기준전압(Vref)이 인가되고 있다. OTA 출력부(12B)의 PMOS 트랜지스터의 드레인단자로부터, 출력전류(IO2)가 부하회로(3b)의 일단으로 유출된다. 부하회로(3b)의 타단에는 기준전압(Vref)이 인가되고 있다.
도 5에 나타낸 전압/전류 변환기에서는, OTA 출력부의 PMOS 트랜지스터 (Q29,Q30)의 게이트단자는 CMFF회로의 PMOS 트랜지스터(Q33,Q34)의 각각의 게이트단자 및 공통게이트/드레인단자에 공통으로 접속되어 있다. 즉, CMFF회로로부터의 피드포워드 제어전압(VC)이 OTA 출력부에 인가되기 때문에, 출력 공통모드전압은 기준전압(Vref)과 같아지게 된다.
이 실시예에서는, OTA는 OTA 입력부와 OTA 출력부 및 CMFF회로로 분할되어 있다. 피드포워드 CMFF회로는 전 장치의 시스템 구현을 간단화하기 위해 OTA 출력부와 동일하게 구성되어 있다. 더욱이, 전류(I1,I2)가 공통모드성분을 포함하고 있는 OTA 입력부(11)의 NMOS 트랜지스터(Q27,Q28)를 통해 흐를 때에도, 이것을 제거하는 것이 가능하게 된다.
도 6은 도 2에 나타낸 피드포워드제어형 전압/전류 변환기의 변형례이다. 이 회로는 전압/전류 변환기의 상호컨덕턴스의 값을 증가시키려고 하는 것이다.
도 2와 마찬가지로, 전평형 OTA장치의 OTA 입력부(11)는 게이트단자가 각각의 입력전압(V1,V2)에 접속된 NMOS 트랜지스터(Q55,Q56)와, 이들 NMOS 트랜지스터(Q55, Q56)의 각각의 소스단자 사이에 접속된 저항(R1)을 포함하고 있다. 더욱이, OTA 입력부(11)는 복수의 PMOS 트랜지스터쌍(Q51,Q52; Q53,Q54)을 포함하고 있다. 각 쌍의 게이트는 하부의 트랜지스터의 드레인단자에 공통으로 접속되어 있다. OTA 출력부(12A) 및 CMFF부(13A)는 각각 전압제어 전류원을 형성하기 위한 PMOS 트랜지스터쌍(Q57,Q58; Q63,Q64)을 포함하고 있다. 마찬가지로, OTA 출력부(12B) 및 CMFF부(13B)도 각각 PMOS 트랜지스터쌍(Q59,Q60; Q65,Q66)에 의해 구성되는 전압제어 전류원을 포함하고 있다. OTA 출력부(12A,12B) 및 CMFF부(13A,13B)의 각 PMOS 트랜지스터쌍은 카스케이드회로(cascade circuit)로서 동작하고, 따라서 단일의 트랜지스터와 비교하여 출력임피던스가 대단히 크다.
도 7은 본 발명에 따른 피드백제어형 차동입력전압/전평형전류 변환장치의 제2실시예를 나타낸 블록도이다.
도 1에 나타낸 장치와 마찬가지로, 도 7의 OTA(1)는 OTA 입력부(11)와 OTA 출력부(12)로 구성되어 있다. 이 실시예에서는, 입력전압(V1,V2)이 중간전류로 변환된다. OTA 입력부(11)로부터의 중간전류는 OTA 출력부(12)의 입력단자에 유입되고, 또 공통모드 제어회로인 CMFB회로(2a)의 입력단자에도 유입된다.CMFB회로(2a)의 출력에서, 입력부(11)의 제어단자(113)에 인가되는 피드백 제어전압(VC)이 생성된다. 피드백 제어전압(VC)은 OTA 출력부(12)로부터의 출력전류(IO1,IO2)의 공통모드성분을 제로와 같게 만들거나, 혹은 우선 고정된 일정레벨로 만든다. OTA 출력부(12)로부터의 출력전류(IO1,IO2)는 부하회로(3a,3b)의 입력측으로 유입된다. 부하회로(3a, 3b)의 공통으로 접속된 출력측에는 기준전압(Vref)이 인가되고 있다.
CMFB회로(2a)는 OTA 입력부(11)로부터 공급된 중간차동전류에 기초하여 제어전류(I'O1,I'O2)를 발생시킨다. 이들 출력전류(I'O1,I'O2)는 합으로서 결합되고 그 값은 제로로 되지 않으면 안된다. 노드(N'O1=N'O2)에서 OTA 입력부(11)의 제어단자 (113)에 전류(IC) 제어를 위한 피드백신호로서 인가되는 제어전압(VC)이 생성된다. 즉, 도 1 및 도 7에 나타낸 장치의 실시예에서의 제어목적은 서로 다르다. 전자의 장치의 공통모드 제어회로는 OTA 출력부를 제어한다. 반면에, 후자의 장치의 공통모드 제어회로는 OTA 입력부를 제어하고 있다.
OTA 입력부(11)의 제어단자(113)가 MOS 트랜지스터의 게이트단자와 접속된 경우에는, 게이트단자를 통해 흐르는 전류가 없다. 따라서, CMFB회로(2a)의 출력단자를 통해 흐르는 제어전류(IC)는 제로(0)로 된다. 그 결과, 출력전류(IO1,IO2)는 전평형상태로 되고, OTA 출력부(12)의 출력 공통모드전압은 도 1과 마찬가지로 기준전압(Vref)과 같아지게 된다. 즉, 이 실시예도 OTA 입력부(11)에서 발생된 공통모드를 제거할 수 있다.
도 8은 도 7에 나타낸 피드백제어형 차동입력전압/전평형 출력전류 변환장치의 실질적인 회로이다.
OTA 입력부(11)는, 게이트단자가 차동입력전압(V1-V2)에 각각 접속된 NMOS 트랜지스터(Q1,Q2)와, 드레인단자가 이들 NMOS 트랜지스터(Q1,Q2)의 각각의 소스단자에 접속된 NMOS 트랜지스터(Q41,Q42)로 구성되어 있다. NMOS 트랜지스터(Q41,Q42)의 게이트단자는 공통으로 접속되어 있다.
제1 및 제2 CMFB부(13A,13B)에서는, 제어전압(VB)이 PMOS 트랜지스터(Q7,Q8)의 각 게이트단자에 인가된다. CMFB부(13A,13B)로부터의 제어전류(I'O1,I'O2)는 노드(N'O1=N'O2)에서 가산되고, 이 노드(N'O1=N'O2)로부터는 PMOS 트랜지스터(Q41,Q42)의 공통접속된 게이트단자로 제어전압(VC)이 인가된다.
따라서, CMFB회로(2a)는 공통모드전류(Icm)가 제로(0)로 되도록 OTA 입력부 (11)의 바이어스전류를 제어하기 때문에, OTA 출력부(12)의 출력 공통모드전압은 기준전압(Vref)과 같아지게 된다.
도 9는 도 7에 나타낸 차동입력전압/전평형 출력전류 변환장치의 회로구성의 다른 예이다. OTA 출력부(12A) 및 CMFB부(13A)는 각각 전압제어 전류원을 형성하기 위한 PMOS 트랜지스터쌍(Q57,Q58; Q63,Q64)을 포함하고 있다. 마찬가지로, OTA출력부(12B) 및 CMFB부(13B)도 각각 PMOS 트랜지스터쌍(Q59,Q60; Q65,Q66)에 의해 구성되는 전압제어 전류원회로를 포함하고 있다. OTA 출력부(12A,12B)와 CMFB부 (13A,13B)의 각 PMOS 트랜지스터쌍은 카스케이드회로로서 동작하고, 따라서 단일의 트랜지스터와 비교하여 출력임피던스가 대단히 크다.
도 10은 본 발명에 따른 전압/전류변환장치의 제3실시예를 나타내고 있다.
이 실시예에서는, 본 장치는 OTA 입력부(11)와 OTA 출력부(12)를 포함하고 있는 OTA(1)와, OTA 출력부(12)와 동일하게 구성된 CMFB회로(2a)로 구성되어 있다. CMFB회로(2a)로부터의 제어전압(VC)은 OTA 입력부(11) 및 그 자신의 CMFB회로(2a)에 인가된다.
OTA 입력부(11)의 입력단자에 인가되는 차동입력전압(V1-V2)은 중간전류로 변환된다. 변환된 중간전류의 제1부분은, 전평형 출력전류(IO1,IO2)로 변환하기 위해 OTA 출력부(12)의 입력단자로 유입된다. OTA 출력부(12)의 출력단자는 각각 부하회로(3a,3b)에 접속되어 있다. 부하회로(3a,3b)의 출력단자에는 기준전압(Vref)이 공급되고 있다.
OTA 입력부(11)로부터의 중간전류의 제2부분은, 합전류(IC)로 결합되는 제어전류(I'O1,I'O2)를 발생시키기 위해 CMFB회로(2a)의 입력단자로 유입된다. 이 합은 제로로 되고, 이 노드에서 제어전압(VC)이 생성된다. 이 제어전압(VC)은 본 장치의 주파수특성을 향상시키기 위해 OTA 입력부(11)의 제어단자(113) 및 CMFB회로(2a)의출력부(13)의 제어단자(133)에 인가된다.
도 11은 도 10에 나타낸 전압/전류변환장치의 회로구성의 일례이다.
OTA 입력부(11)는 전원전압(VDD)에 접속된 정전류원(21,22)과, 드레인단자가 이들 정전류원(21,22)의 각각에 접속된 NMOS 트랜지스터(Q1,Q2), 드레인단자가 NMOS 트랜지스터(Q1,Q2)의 각각의 소스단자에 접속된 NMOS 트랜지스터(Q41,Q42) 및, 저항(R1)으로 구성되어 있다. NMOS 트랜지스터(Q1,Q2)의 게이트단자에는 입력전압(V1,V2)이 각각 인가되고 있다.
제1 및 제2 OTA 출력부(12A,12B)는 각각 게이트단자가 바이어스전압(VB)에 접속된 PMOS 트랜지스터(Q3,Q4)와, 정전류원(31,32)으로 구성되어 있다. 제1 및 제2 CMFB부(13A,13B)는 각각 게이트단자가 바이어스전압(VB)에 접속된 PMOS 트랜지스터(Q7,Q8)와, 드레인단자가 PMOS 트랜지스터(Q7,Q8)의 드레인단자에 각각 접속된 NMOS 트랜지스터(Q9,Q10)로 구성되어 있다.
이 실시예에서는, OTA 출력부의 회로구성이 CMFB회로와 약간 다르다. OTA 입력부(11)의 PMOS 트랜지스터(Q41,Q42)의 공통접속된 게이트단자가 노드(N'O1=N'O2)의 전압에 의해 피드백제어되고 있다. 정전류원(31,32)은 도 4에 나타낸 것과 동일한 것이다.
이 실시예에서는, 각각의 NMOS 트랜지스터(Q9,Q10)의 게이트단자 및 드레인단자는 CMFB회로(2a)의 출력임피던스를 저감하기 위해 직접 접속되어 있다. 따라서, 도 8에 나타낸 장치와 비교하여 전압/전류변환장치의 주파수특성을 향상시킬 수 있다.
도 12는 도 11에 나타낸 차동입력전압/전평형 출력전류 변환장치의 회로구성의 다른 예이다.
도 6에 나타낸 전압/전류변환장치와 마찬가지로, OTA 출력부(12A)의 2개의 PMOS 트랜지스터(Q57,Q58)와 CMFB부(13A)의 PMOS 트랜지스터(Q63,Q64)는 각각 전압제어 전류원회로를 구성하고 있다. 마찬가지로, OTA 출력부(12B)의 PMOS 트랜지스터(Q59,Q60)와 CMFB부(13B)의 PMOS 트랜지스터(Q65,Q66)는 전압제어 전류원회로를 구성한다. 상기의 트랜지스터쌍 모두는 카스케이드회로로서 동작하고, 그들의 출력임피던스는 단일의 트랜지스터와 비교하여 상당히 크다. 이러한 접근은 정밀도향상을 제공한다.
도 13은 본 발명에 따른 차동전압/전평형 출력전류 변환장치의 제4실시예이다.
이 실시예는 도 1, 도 7 및 도 10에 나타낸 바와 같은 차동입력전압/전평형 출력전류 변환장치(FB-OTA; 51)와, 출력 공통모드전압을 선택가능한 레벨로 결정하기 위해 CMFF회로나 CMFB회로의 제어단자에 접속된 정전류원(52)으로 구성되어 있다.
예컨대, OTA 출력부의 제어단자가 도 2에 나타낸 바와 같은 MOS 트랜지스터의 게이트단자에 접속되어 있는 경우는, 정전류원(52)이 전류 I'O1과 I'O2의 합이 제로(0)로 되도록 제어한다.
Icref의 전류치를 갖는 정전류원(52)이 전압/전류변환기(51)의 출력단자(151)에 접속되어 있는 경우는, 출력 공통모드전압은 다음 식에 의해 표현할 수 있다.
(VO1+ VO2)/2 = Vref+ Icref/Y
여기서, Y는 각 부하회로(3a,3b)의 어드미턴스,
Vref는 각 부하회로(3a,3b)의 일단에 공급되는 기준전압,
Icref는 정전류원(52)을 통해 흐르는 전류이다.
즉, 전평형 OTA에 전류원을 접속함으로써, 전류원(52)을 통해 흐르는 전류에 의해 DC 공통모드 출력전압을 제어할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 차동입력전압/전평형 출력전류 변환장치는 간단화된 총 구성 및 저전력소비를 달성할 수 있다. 더욱이, 본 발명에 따른 차동입력전압을 전평형 출력전류로 변환하는 장치 및 방법은 출력전류의 공통모드성분을 제어할 수 있고, 공통모드 출력전압을 소망하는 레벨로 안정화시킬 수 있다.

Claims (10)

  1. 차동입력전압을 2개의 전평형 출력전류로 변환하는 장치에 있어서,
    상기 차동입력전압의 두 입력전압을 받아들이는 한쌍의 입력단자와, 상기 두 출력전류를 공급하는 한쌍의 출력단자, 제어단자, 상기 두 입력전압을 2개의 중간출력신호로 변환하도록 구성된 변환회로 입력부 및, 상기 2개의 중간출력신호를 상기 한쌍의 출력단자를 통해 흐르는 상기 2개의 출력전류로 변환하도록 구성된 변환회로 출력부를 갖춘 전압/전류변환회로와,
    상기 한쌍의 출력단자를 통해 흐르는 두 출력전류를 제어하고, 상기 2개의 중간출력신호를 받아들이도록 구성되며, 상기 변환회로 출력부의 회로구성과 거의 동일한 회로구성을 갖고, 상기 변환회로 입력부로부터의 상기 2개의 중간출력신호에 기초하여 제어전압신호를 발생시키는 공통모드 제어회로 및,
    각각이 상기 전압/전류변환회로의 상기 각 출력단자와 기준전압 사이에 대응하여 접속되고, 상기 전압/전류변환회로의 상기 출력단자의 출력 공통모드전압을 소정의 값으로 유지하는 한쌍의 부하회로를 구비하여 구성되고,
    상기 전압/전류변환회로의 상기 제어단자에 제어전압이 공급되며,
    상기 제어전압신호가 상기 2개의 중간출력신호에 기초하여 상기 공통모드 제어회로로부터 발생된 2개의 제어출력전류의 합에 기초를 두고 있고,
    상기 전압/전류변환회로의 제어단자가 상기 변환회로 출력부에 설치되어 있으며 고임피던스를 갖고, 상기 공통모드 제어회로가 상기 제어전압신호를 받아들이기 위한 고임피던스의 제어단자를 갖추며, 상기 공통모드 제어회로에 의해 발생된 상기 2개의 출력제어전류가 가산되어 거의 제로값으로 유지되는 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 장치.
  2. 차동입력전압을 2개의 전평형 출력전류로 변환하는 장치에 있어서,
    상기 차동입력전압의 두 입력전압을 받아들이는 한쌍의 입력단자와, 상기 두 출력전류를 공급하는 한쌍의 출력단자, 제어단자, 상기 두 입력전압을 2개의 중간출력신호로 변환하도록 구성된 변환회로 입력부 및, 상기 2개의 중간출력신호를 상기 한쌍의 출력단자를 통해 흐르는 상기 2개의 출력전류로 변환하도록 구성된 변환회로 출력부를 갖춘 전압/전류변환회로와,
    상기 한쌍의 출력단자를 통해 흐르는 두 출력전류를 제어하고, 상기 2개의 중간출력신호를 받아들이도록 구성되며, 상기 변환회로 출력부의 회로구성과 거의 동일한 회로구성을 갖고, 상기 변환회로 입력부로부터의 상기 2개의 중간출력신호에 기초하여 제어전압신호를 발생시키는 공통모드 제어회로 및,
    각각이 상기 전압/전류변환회로의 상기 각 출력단자와 기준전압 사이에 대응하여 접속되고, 상기 전압/전류변환회로의 상기 출력단자의 출력 공통모드전압을 소정의 값으로 유지하는 한쌍의 부하회로를 구비하여 구성되고,
    상기 전압/전류변환회로의 상기 제어단자에 제어전압이 공급되며,
    상기 제어전압신호가 상기 2개의 중간출력신호에 기초하여 상기 공통모드 제어회로로부터 발생된 2개의 제어출력전류의 합에 기초를 두고 있고,
    상기 전압/전류변환회로의 제어단자가 상기 변환회로 입력부에 설치되어 있으며 고임피던스를 갖고, 상기 공통모드 제어회로에 의해 발생된 상기 2개의 출력제어전류가 공통노드에서 가산되어 거의 제로값으로 유지되며, 상기 제어전압신호가 상기 공통모드에서 생성되는 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 장치.
  3. 삭제
  4. 삭제
  5. 제2항에 있어서, 상기 공통모드 제어회로는 상기 제어전압신호를 입력하기 위한 제어단자를 갖추고 있는 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 장치.
  6. 제1항 또는 제2항에 있어서, 상기 전압/전류변환회로의 상기 제어단자에 접속되어 상기 출력 공통모드전압의 소정의 값을 부가적으로 조정하는 정전류원을 더 구비하여 구성된 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 장치.
  7. 차동입력전압을 2개의 전평형 출력전류로 변환하는 방법에 있어서,
    OTA 입력부의 한쌍의 입력단자에 공급된 차동입력전압의 한쌍의 입력전압을 2개의 중간출력신호로 변환하는 단계와,
    상기 중간출력신호의 쌍을 OTA 출력부의 한쌍의 입력단자 및 공통모드 제어회로의 한쌍의 입력단자에 동시에 공급하는 단계,
    상기 OTA 입력부로부터의 상기 중간출력신호에 기초하여 상기 공통모드 제어회로로부터 한쌍의 출력제어전류신호를 발생시키는 단계,
    상기 한쌍의 출력제어전류신호의 합에 기초하여 공통모드 제어전압신호를 발생시키는 단계 및,
    상기 OTA의 출력 공통모드전압을 기준전압으로 유지하기 위해 상기 공통모드 제어전압신호를 상기 OTA의 제어단자에 공급하는 단계를 구비하여 이루어지고,
    공통모드 제어전압을 공급하는 단계가, 상기 공통모드 제어회로에 의한 상기 공통모드 제어전압을 상기 OTA 출력부의 제어단자에 공급하는 단계를 갖추고 있는 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 방법.
  8. 삭제
  9. 제7항에 있어서, 공통모드 제어전압을 공급하는 단계가, 상기 공통모드 제어전압을 상기 OTA 입력부의 제어단자에 공급하는 단계를 갖추고 있는 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 방법.
  10. 제7항에 있어서, 상기 OTA에 접속된 정전류원으로 상기 출력 공통노드전압의 소정의 값을 조정하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 차동입력전압을 전평형 출력전류로 변환하는 방법.
KR1019990049968A 1998-11-12 1999-11-11 차동전압을 전평형전류로 변환하는 장치 및 방법 KR100346989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-322131 1998-11-12
JP32213198A JP3557110B2 (ja) 1998-11-12 1998-11-12 電圧電流変換装置

Publications (2)

Publication Number Publication Date
KR20000035417A KR20000035417A (ko) 2000-06-26
KR100346989B1 true KR100346989B1 (ko) 2002-07-31

Family

ID=18140287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049968A KR100346989B1 (ko) 1998-11-12 1999-11-11 차동전압을 전평형전류로 변환하는 장치 및 방법

Country Status (4)

Country Link
US (1) US6329849B1 (ko)
JP (1) JP3557110B2 (ko)
KR (1) KR100346989B1 (ko)
TW (1) TW432791B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521999B2 (en) 2006-09-08 2009-04-21 Kabuhsiki Kaisha Toshiba Differential amplifier and sampling and holding circuit

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766769B2 (ja) * 2001-04-18 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路
US6781464B2 (en) * 2001-10-30 2004-08-24 Kabushiki Kaisha Toshiba Balanced amplifier and filter using the same
JP2006333515A (ja) * 2001-10-30 2006-12-07 Toshiba Corp 電圧電流変換回路及びこれを用いた平衡型増幅器
GB2381971B (en) 2001-11-08 2006-01-11 Micron Technology Inc Rail-to-rail CMOS comparator
KR20020069181A (ko) * 2002-05-13 2002-08-29 주식회사 엠씨링크 에프엠 전송신호 발생기용 전압조정 발진기의 집적회로 설계방법
KR100431999B1 (ko) * 2002-05-27 2004-05-17 인티그런트 테크놀로지즈(주) 자가 조절형 전압 제어 발진기
US7039885B1 (en) 2003-01-21 2006-05-02 Barcelona Design, Inc. Methodology for design of oscillator delay stage and corresponding applications
US7102449B1 (en) * 2003-01-21 2006-09-05 Barcelona Design, Inc. Delay stage for oscillator circuit and corresponding applications
JP3813939B2 (ja) 2003-03-31 2006-08-23 株式会社東芝 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路
FR2868626B1 (fr) * 2004-03-31 2006-06-23 St Microelectronics Sa Amplificateur differentiel a deux sorties et a entree unique a linearite amelioree
US7274916B2 (en) * 2004-07-23 2007-09-25 Texas Instruments Incorporated Differential signal receiver and method
US7863945B2 (en) 2005-07-05 2011-01-04 Nec Corporation Current converting method, transconductance amplifier and filter circuit using the same
GB2433661A (en) * 2005-12-22 2007-06-27 Cambridge Semiconductor Ltd An operational amplifier with common-mode stabilization of input and output circuits
KR100921517B1 (ko) 2006-12-05 2009-10-15 한국전자통신연구원 Ｎａｕｔａ 연산 상호 컨덕턴스 증폭기
EP2312751A1 (en) * 2009-10-13 2011-04-20 Sequans Communications Differential amplifier with common-mode feedback
CN105867517B (zh) * 2016-04-18 2018-01-05 中国电子科技集团公司第五十八研究所 一种高精度、输出电压可调的参考电压产生电路
WO2017192700A1 (en) * 2016-05-03 2017-11-09 Harman International Industries, Inc. Single-ended instrumentation folded cascode amplifier
US10594278B2 (en) 2017-09-06 2020-03-17 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier
US10873304B2 (en) 2017-09-06 2020-12-22 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier
JP7081783B2 (ja) * 2017-10-06 2022-06-07 ザインエレクトロニクス株式会社 増幅回路
CN108958345B (zh) * 2018-08-23 2020-08-07 中国电子科技集团公司第二十四研究所 差分参考电压缓冲器
US10845832B2 (en) 2018-09-10 2020-11-24 Analog Devices International Unlimited Company Voltage-to-current converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179812A (ja) 1989-09-14 1991-08-05 Ricoh Co Ltd 差動電流電圧変換回路
JP3179812B2 (ja) 1991-09-17 2001-06-25 トーカロ株式会社 密着性に優れた金属溶射被覆層を有する炭素部材
ES2162891T3 (es) * 1995-02-10 2002-01-16 Cit Alcatel Integrador gm-c sintonizable lineal.
KR100204591B1 (ko) * 1996-11-18 1999-06-15 정선종 복제 전압-전류 변환기를 사용한 혼합기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521999B2 (en) 2006-09-08 2009-04-21 Kabuhsiki Kaisha Toshiba Differential amplifier and sampling and holding circuit
US7636015B2 (en) 2006-09-08 2009-12-22 Kabushiki Kaisha Toshiba Differential amplifier and sampling and holding circuit

Also Published As

Publication number Publication date
JP3557110B2 (ja) 2004-08-25
TW432791B (en) 2001-05-01
JP2000148262A (ja) 2000-05-26
KR20000035417A (ko) 2000-06-26
US6329849B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
KR100346989B1 (ko) 차동전압을 전평형전류로 변환하는 장치 및 방법
KR100377064B1 (ko) 적응바이어서회로및공통모드궤환회로를갖는완전차동폴디드캐스코드씨모오스(ｃｍｏｓ)오피앰프(ｏｐａｍｐ)회로
US6052025A (en) CMOS operational amplifiers having reduced power consumption requirements and improved phase margin characteristics
US4829266A (en) CMOS power operational amplifier
US5714906A (en) Constant transductance input stage and integrated circuit implementations thereof
EP1215815B1 (en) Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter
EP0259879A2 (en) Operational amplifier circuit having wide operating range
KR100299740B1 (ko) 필터회로
KR19980070324A (ko) 프로그램 가능한 대역폭과 튜닝 루프를 갖는 연속 시간 필터
KR19990022113A (ko) 상수 및 일정한 공통 모드 출력 전류를 갖는 레일 투 레일 입력스테이지
JP2006141014A (ja) 共通モードフィードバック回路を具備したトランスコンダクタンス増幅器、及びトランスコンダクタンス増幅器の動作方法
US4835487A (en) MOS voltage to current converter
KR0134178B1 (ko) 개량된 선형성을 갖는 트랜스콘덕턴스 셀
JPH02260915A (ja) トランジスタ回路
US5321370A (en) Operational amplifier with common-mode feedback amplifier circuit
US5469092A (en) Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof
US8169263B2 (en) Differential gm-boosting circuit and applications
KR101080560B1 (ko) 트랜스컨덕턴스 조정 회로
KR19980081642A (ko) 가변 이득 증폭기
US6642788B1 (en) Differential cascode amplifier
KR100891221B1 (ko) 가변이득 증폭기 및 필터회로
US6043709A (en) Transconductor for processing a very high frequency signal
EP1376860A1 (en) Asymmetrical differential amplifier
US5424681A (en) Wide range operational amplifier
US6906588B2 (en) Variable-gain differential input and output amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee