TW432791B - Apparatus and method for converting differential voltage to fully balanced currents - Google Patents

Apparatus and method for converting differential voltage to fully balanced currents Download PDF

Info

Publication number
TW432791B
TW432791B TW088119432A TW88119432A TW432791B TW 432791 B TW432791 B TW 432791B TW 088119432 A TW088119432 A TW 088119432A TW 88119432 A TW88119432 A TW 88119432A TW 432791 B TW432791 B TW 432791B
Authority
TW
Taiwan
Prior art keywords
output
voltage
circuit
current
common mode
Prior art date
Application number
TW088119432A
Other languages
English (en)
Inventor
Czarnul Zdzislaw
Hirotomo Ishii
Kazuhiro Oda
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW432791B publication Critical patent/TW432791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45206—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45721—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45726—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45402—Indexing scheme relating to differential amplifiers the CMCL comprising a buffered addition circuit, i.e. the signals are buffered before addition, e.g. by a follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc Digital Transmission (AREA)

Description

A7 4327S1 B7_ 五、發明說明（1 ) 發明之背景 發明範圍 本發明關於一裝置及方法以將差動輸入電壓轉換爲全 平衡輸出電流。 本發明特別關於一裝置及方法以增加/加倍作業跨導 放大器方式以轉換差動輸入電壓爲全平衡輸出電流。 此外，本發明關於一裝置與方法經由利用一簡化共同 模式控制電路，以控制二輸出電流之共同模式成份。 作爲一輸入差動電壓/輸出電流轉換器|已發展一作 業跨導放大器（以後稱％〇TA〃 ）用以轉換輸入差動電 壓V】—V 2爲二輸出電流I。1，I。2，此二電流假定爲 在一參考電流IREFCM之固定常數値附近平衡。在最簡化型能 轉換輸入差動電壓爲二全平衡輸出電流1〇1，1〇2(以下 稱、1*'8_0丁入〃），參考電流Ikefcm之値假定爲〇。 通常，_FB - OTA包括負載電路分別耦合至 〇 T A之輸出端點。通常，每一負載電路有相同阻抗。 當差動輸入電壓乂1_乂2加到OTA時，轉換之輸出 電流I。；，I。2必定包括共同模式成份，此乃由於在 Ο T A中轉換期間外界噪音之影響》特別是，當爲類比系 統一部份之OTA與數位系統統合在同一基體上時*轉換 後之輸出電流，因爲自數位電路產生之噪音，而包括共同 模式成份。結果，有一種需求，採取某些測量以在輸出電 流中消除不當之共同模式成份，以使差動輸出電壓之可用 波幅越大越好。 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ml — — ml — — — *-------訂 ------ <請先閱讀背面之注意事項再f本頁) 經濟部智慧財產局員工消費合作社印製 -4- A7 432791 ___B7____ 五、發明說明P ) 傳統上，曾建議一共同模式控制電路加在OTA上， 以產生共同模式回輸控制信號或一共同模式前饋控制信號 至OTA。前型式0TA稱爲共同模式回輸控制型OTA (此後稱'"CMFB"— OTA)。後者OTA稱爲共同 模式前饋控制型0 TA (此後稱爲'、CMFF# — 0TA )° 圖1 4 _ 1 8係關於傳統共同模式回輸控制型全平衡 OTA實施。圖19顯示共同模式前饋控制型全平衡 O’T A實施。 在圖 14 中，CMFB — OTA 包括一OTA (1) 供轉換差動輸入電壓Vl — V2爲二輸出電流1。1’ 1。2 ，及CMF B電路（2 a )以產生共同模式回輸控制電壓 V至OTA ( 1 )。〇TA ( 1 )之輸出端點分別稱合至 負載電路（3a) ’ （3b) ° 當OTA ( 1 )轉換差動輸入電壓Vl — v2爲可自 〇TA(1)獲得之二輸出電流1〇1，1〇2時，輸出電壓 V 〇 ) ，V〇2根據負載電壓（3a) ’ （3b)之各別阻 抗而產生。CMFB電路（2 a )產生一回輸控制電壓VB ，其爲輸出電壓V。：，V。2之函數’以強力抑制/消除在 輸出電流I。1，I。2中之共同模式成份。 圖1 5顯示一傳統OTA ( 1 )電路。OTA ( 1) 由四個 PMOS 電晶體（Q101) -（Q104)，二 個NMOS電晶體（Q105) ’ ( Q 1 0 6 ) ’四個恆 流源（101) _ (104)及一電阻器（R1)組成。 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公f ) -5- -------------------訂-------*線 (請先"讀背面之注意事項再1^本頁) 經濟部智慧財產局員工消費合作社印製 432791 A7 __B7_ _ 五、發明說明（3 ) 輸入電壓V!，v2分別加在NMOS電晶體（Q1 〇5) 及（Q106)之每—閘極端點。CMFB電路（2a) 供應一控制電壓VB至OTA ( 1 )中之二pm〇S電晶 體（Q1 0 1 )及（Q1 02)之共同耦合閘極端點。— 預定之電壓V B 0加在另外二個PMO s電晶體（ Q 1 0 3 )及（Q 1 0 4 )之各別閘極端點。自二 PMOS電晶體（Q1 0 3)及（Q1 〇4)之各別汲極 端點可獲得輸出電流I。1 ’ I。2。差動輸出電壓Voi — V〇2根據負載電路（3 a )及（3 b )之阻抗而產生。 圖16顯示一傳統CMFB電路（2 a)。此電路結 構曾揭示於I EEE固態電路月刊，卷23，No . 6 , 頁 1410— 1414 ’ 1988，12，其標題爲'具 有準確輸出平衡之全差動作業放大器"，由M. Banu，J. M. Khoury 及 Y. Tsividis 所撰。 圖6中，CMFB電路（2a)包含一分壓器（ 111)及一感測放大器（112)。緩衝族大器（ 110)包括二作業放大器（OP1) ，（OP2)。分 壓器（111)含二電阻器（R2) ，（R3)及二電容 經濟部智慧財產局員工消費合作社印製 器（Cl) ，（C2)。感測放大器（112)由二 PMOS 電晶體（Qlll) ，（Q112)及二 NM0S電晶體（Q113) ，（Q114)及恆流源（ 113)構成。自OTA (1)之輸出電壓VD1 ’乂。2加 至緩衝電路（1 1 0 )上。緩衝電路之輸入阻抗必需越大 越好。假定OP 1及OP 2之增益極高，緩衝電路之增益 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 432791 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 可爲接近1。 當二電阻器（R2)及（R3)具有相同電阻値，二 電容器（C 1 )及（C2)具有相同電容値，分壓器（ 1 1 1 )輸出之電壓可由下列方程式（1 )表之。 Vcsens= (V〇l + V〇2) / 2= V cm (la) 電壓V；：i«名稱爲共同模式輸出電壓。差動模式輸出電 壓可由下式表之 Vdre=(V〇1-V〇2)/2 (lb) 根據（la)及（lb)，輸出電壓乂^及乂^可分 別由下式表之。 V 〇 1 — V d τη "ί* "V" c m * V 〇 Ί 二 _ V d m V cm F B - OTA之主要功能爲抑制，準確的說爲消除在 V〇I&V〇2中之共同模式成份V 。 在CMFB (2a)中之感測放大器（112)將自 分壓器（111)輸出電壓與外部加上之參考 電壓V ^ e ,相比較。感測放大器（1 1 2 )提供一控制電 壓VB至OTA如圖1 4所示，因此，OTA之輸出電壓 V。i，V。2之共同模式成份已大幅被抑制（理想情況爲消 — — — — — — — III — — — - 1 I I I I I I ·11111111 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43279. A7 B7 五、發明說明设) 除）。實際上，此共同模式電壓Vem，對參考電壓V ref 而言，經由利用自C M F B之回輸輸出，已被消除。但如 圖16所示，傳統CMFB (2a)必需包含二作業放大 器（0P1)及（0P2)。此外，CMFB 電路（2a )必需備有感測放大器（1 1 2 )。此一構型在製造小型 緊密及功率消耗有限之電壓/電流轉換器，會引起許多問 題。 另一型式之CMFB電路（2 a )如圖1 7所示，可 使消耗之功率有限。此電路構型曾揭示於由R.Baker, H. W. LiD. E. Boyce之標題爲、CMO S電路設計，布局及模 擬"文件中。 圖1 7所示之CMF B電路（2 a )結構包括第一感 測差動對（1 2 1 )以比較一、入電壓V〇1與參考電壓 Vrd，及第二感測差動對（1 2 2 )以比較一輸入電壓 乂。2與參考電壓。一控制電壓VB由第一及第二感 測差動對（1 2 1 )及（1 2 2 )之結果相加所產生。相 加之意義爲將電壓（Vot + Voa) / 2與參考電壓VMf 比較。結果，圖17中之CMFB電路（2a )可達到與 利用圖6之電路之幾乎同一結果。因此，圖1 7中之 CMF B電路可達成相似效果，而不需利用圖1 6中之緩 衝電路（110)及分壓器（111) »但圖17 CMFB電路之線性，根據簡單MOS差動對（1 2 1) 及（1 2 2 )之低線性，非常有限。
圖1 6及1 7之CMFB電路之目的爲控制自OTA 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 請 先 閲 讀 背 St 之 注 意 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 -8 - 4327S1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 共同模式輸出電壓V。。。 下列方程式表示輸出共同模式電壓νεπι，輸出共同模 式電流I = m與電壓/電流轉換器之負載導納γ之關係。 I c m = Y . V c Π1 圖1 8顯示根據利用輸出共同模式電流I ε m以控制 Ο τ A輸出電流之電壓/電流轉換器結構。此電路曾揭示 於1 997 ’ 5月，日本電氣工程師協會ECT — 97 -3 4 ’ 刊物之 1 3 — 1 6 頁，由 C. Wang, A, Hyogo 及 M. Ismail所撰’其標題爲w—單一端輸入全平衡輸出CMO S 電路〃。 與圖1 4裝之轉換器相似，圖1 8電壓/電流轉換器 包括一 0TAC1)及 CMFB 電路（2a) °OTA( 1)之輸出端點耦合至負載電路（3a)及（3b)。 OTA ( 1 )含一輸入部份（1 1 )以轉換輸入電壓爲輸 出電流I。1，I。2。。輸出部份（1 2 a )及（1 2 b ) 耦合至輸入部份（11)。輸出部份（12a)及（ 12b)由同一電路結構組成。CMFB (2a)包括二 電流轉移部份（2 0 1 a )及（2 0 1 b )及一控制電流 產生器（202)。電流轉移部份（201 a)及（ 2〇lb)之構造與輸出部份（：L2a)及（12b)相 同。電流轉移部份（2 0 1 a ) ，（ 2 0 1 b )分別偵出 輸出電流I。1，I。2。電流輸出I。1及I。2相加即成爲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ~^9~- !ίϊι—ιιί·裝·! I 訂·！ 1·線 (請先^讀背面之汶意事項再填寫本頁) 432731 A7 B7
五、發明說明（7 ) 一控制電流I ε。 與輸出電壓V
V ((參見（1 ))及輸出電流 I 〇 i ’ I。2相似’ 一差動模式電流成份I d m及一共同模 式電流成份I 可予以限定。結果，電流輸出丨, I。2可以下式表之： + + 2 a 2 b η 先 閱-讀 背 面 之 注 意 事 項 再!裝 頁 結果，電流I 變爲下式。 2 1 訂 經濟部智慧財產局員工消費合作社印*'衣 注意上述之控制電流I。僅含共同模式電流。 圖1 8中，控制電流產生部份（2 0 2 )包括一對電 晶體Q121，Q122 ’其包含第一電流鏡電路，及一 對電晶體Q123，Q124，其含一電流鏡電路及一電 晶體Q125 ’ 一作業放大器（0P3)及一電阻器（ R4)。一電流通過第一電流鏡電路中之電晶體 Q 1 2 2。由於電晶體Q 1 2 1之頻道寬爲電晶體 Q 1 2 2頻道寬之二倍’通過電晶體<3 1 2 2之電流爲 2 。因此，通過電晶體Q1 21之電流2 及 通過電流轉移部分（2 0 1〕之電流I。相加’因而在圖 1 8之電晶體Q 1 2 1及電晶體Q 1 2 4之連接節點N c 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公t ) -10- 經濟部智慧財產局員工消費合作社印製 ^32791 A7 B7 五、發明說明) 之電流爲2 I c η>。 連接節點N c耦合至電晶體Q 1 2 6及Q 1 2 7之共 同閘極端點，以在輸入部份（1 1 )中構成一偏壓電路。 由於電晶體Q 1 2 6及Q 1 2 7之閘極輸入阻抗幾乎爲無 限大，電流I=m變成與相等。 但，圖1 8之電壓/電流轉換器需要一大晶片面積以 裝設二電流鏡電路（Q121，Q122) , ( Q 1 2 3 ，Q 1 2 4 )，一電阻器R4及一作業放大器op 3以構 成一 CMF B電路（2 a )。此外，其需要一大電源消耗 〇 圖1 9顯示FB — OTA電路結構之另一例。FB — OTA曾揭示於1 9 9 6，5月之I EEE固態電路刊物 之 Vo . 31 ，No . 3，之 321_330 頁，標題爲 ''作業在2 . 5V之低失真雙CMOS第七級Bessel濾波 器#由E, Yang，C. C, Enz所撰。此F B _ 0 T A亦利用自 OTA之共同模式電流輸出I 。圖1 9之電壓/電流轉 換器包括一OTA ( 1 )及一 CMFF電路（2)以控制 OTA (1)中之偏壓^ OTA (1)含第一電路（ 2 1 1 )以對應一電壓1輸入V!及第二電路（2 1 2)以 對應一電壓輸Λν2。第一及第二電路以同一電路結構製造 〇 〇ΤΑ(1)中之二MOS 電晶體（Q131) ’ （ Q132)及CMFF電路（2)之電晶體（Q133) 形成一電流鏡電路。因此，OTA ( 1 )中之電晶體（ II-----!* ·!訂-！ 線 (請先M讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） -11 - ^32701 丄 A7 _ B7 經濟部智慧財產局員JL消費合作社印*1农 五、發明說明（9 ) Q 1 3 1 )及（Q 1 3 2 )中流動之電流實質上等於通過 CMFF電路（2)之電晶體（Q133)之電流Ις。 〇ΤΑ(1)中之此二電晶體（Q134) · Q 1 3 5 ) 將輸入電壓V: ’ V2轉換爲電流I i ’ I 2 " CMFF電路 (2)與第一及第二電路（21 Γ) ’ （212)有相同 電路結構。但在第一及第二電路中不用電晶體（Q 1 3 4 )-(Q 1 3 5 ) ，CMFF電路（2)有二電晶體（ Q 1 3 6 ) ，（Q137)並聯，其閘極分別被供應輸入 電壓V 1，V 2。 即使每一差動電流輸出I ^，I 2包括差動模式電流及 一共同模式電流，控制電流I t僅含有—共同模式電流。準 此，供應控制電流通過電流鏡電路至ο τ A ( 1 )，作爲 偏壓電流，含於〇丁 A輸入信號中之共同模式可被消除。 圖1 9中之電壓/電流轉換器有數個優點，因其供應 一前饋控制之控制信號，故可使裝置設計容易，及使裝置 之作業速度較快。此可使回饋控制之裝置較快。但，此電 壓/電流轉換器有另一問題。即，儘管此轉換器可消除在 輸入信號乂！，V2中之共同模式信號，其無法消除OTA (1 )中之共同模式信號。 發明之槪述 準此，本發明之一目的爲解決上述之傳統裝置之問題 ’及方法以轉換差動輸入電壓爲全平衡之輸出電流。 本發明之另一目的爲一新穎裝置及方法，以預定之固 ’丨—丨—丨！丨11- ί I (請先t讀背面之注意事項再填寫本頁) -線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- ^132791 A7 B7 經濟部智慧財產局員工消費合作社印裂 五 '發明說明（ίο > 定®値穩定共同模式輸出電流成份，以轉換差動輸入電壓 爲全平衡輸出電流。 本發明一特別目的爲提供新穎裝置及方法，以轉換差 動輸入電壓爲全平衡輸出電流，其可由簡單之電路結構實 施。 本發明之另一目的爲提供一裝置及方法，以轉換差動 輸入電壓爲全平衡之輸出電流，其可構造在一小安裝晶片 面積上，可較傳統裝置消耗較小功率。 本發明上有一目的爲提供一裝置及方法，以轉換差動 輸入電壓爲全平衡輸出電流，其可消除在全平衡型OTA 裝置在轉換期間產生之輸出電流中之共同模式成份》 爲達成此目的，本發明之轉換差動輸入電壓爲全平衡 輸出電流之裝置，包含一電壓/電流轉換電路，此轉換電 路分成轉換輸入電壓爲暫時電流之轉換電路輸入部份，及 轉換臨時電流爲全平衡輸出電流之轉換電流輸出部份；及 一共同模式控制電路以控制輸出電流之共同模式成份爲穩 定之固定値，共同模式控制電路由與轉換電路輸出部份之 相同電路結構製成，以產生控制電流並根據自轉換電路輸 入部份之中間電流，將其提供至電壓/電流轉換電路。有 一對負載電路，其第一個耦合至第一 OTA輸出及參考電 壓之間。第二個負載電路耦合至第二個OTA輸出與參考 電壓之間。 圖式之簡略說明 1 — — — — — — — — — — — — ·1111111 11111!1» < - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- ^32791 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明〇l ) 本發明之更完全瞭解及其許多優點將可自參考以下之 詳細說明，及配合伴隨之圖式，而可有較佳之瞭解，其中 圖1爲一方塊圖說明本發明之差動電壓/全平衡電流 轉換裝置之第一實施例。. 圖2將圖1顯示之差動電壓/全平衡轉換電流裝置倂 入之電路圖。 . 圖3爲一電路圖說明用在圖2中之差動電壓/全平衡 電流轉換裝置之恆定電流源之一例。 圖4爲一電路圖說明用在圖2中之差動電壓/全平衡 電流轉換裝置中之恆定電流源之另一例，及/或圖8顯示 之一差動電壓/全平衡電流轉換裝置。 圖5爲併入圖2之差動電壓/全平衡電流轉換裝置之 電路圖之修改。 圖6爲倂入圖2之差動電壓/全平衡轉換裝置之電路 圖之另一修改。 圖7爲一方塊圖說明本發明之差動電壓/全平衡電流 轉換裝置之第二個實施例。 圖8爲倂入圖7之差動電壓/全平衡轉換裝置之電路 圖。 圖9爲將圖8之差動電壓/全平衡電流轉換裝置倂入 之電路圖之修改。 圖1 0爲一方塊圖說明本發明之差動電壓/全平衡電 流轉換裝置之第三個實施例。 圖11爲將圖10之差動電壓/全平衡電流轉換裝置 1!!!_裝· — I "- (請先閱讀背面之注意事項再填寫本頁)
Ms -丨線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -14- 經濟部智慧財產局員工消費合作社印製 432791 A7 _______B7 五、發明說明（12 ) 倂入之電路圖。 圖12爲將圖11之差動電壓/全平衡電流轉換裝置 倂入之電路圖之修改。 圖13爲一方塊圖說明本發明之差動電壓/全平衡電 流轉換裝置之第四個實施例。 圖14爲方塊圖說明傳統之電壓/全平衡電流轉換裝 置。 圖15爲倂入圖14之傳統電壓/全平衡電流轉換裝 置之作業跨導放大器之電路圖。 圖16爲將圖14之傳統差動電壓/全平衡電流轉換 裝置中之共同模式回輸控制電路倂入之電路圖。 圖17爲將圖14之傳統差動電壓/全平衡電流轉換 裝置中之共同模式回輸控制電路併入之電路圖 圖18爲將傳統差動電壓/全平衡電流轉換裝置倂入 之另一電路圖。 圖1 9爲將傳統差動電壓/全平衡電流轉換裝置倂入 之另一電路圖。 主要元件對照表 1 作業跨導放大器 2 C M F F電路 3 a 負載電路 3 b 負載電路 11 OTA輸入部分 本紙張尺度適用中國國家標準<CNS)A4規格（210 x 297公釐） _1云_ -------------裝---I---—訂1!! -*^ ，(請先吼讀背面之注意事項再填裏本1) 4327S1 經濟部智慧財產局員工消費合作社印4|,衣 A7 __B7 五、發明說明（13 ) 12 OTA輸出部分 13 OTA輸出部分 1 3 B CMFF 電路 2 1 恆値電流源 22 恆値電流源 3 1 恆値電流源 32 恆値電流源 202 控制電流產生器 51 電壓/電流轉換器 5 2 電流源 111 分壓器 110 緩衝器電路 131 CMFF電路 12 2 第二差動對 112 感測放大器 1 2 1 第一差動對 15 1 輸出端點 113 控制端點 2 0 1a 電流移轉部分 2 0 1b 電流移轉部分 2 0 2 控制電流產生器 123 控制端點 133 控制端點 ------------· --------訂" — It----- 一 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- A7 4327S1 B7___ 五、發明說明¢14 ) 較佳實施例之說明 參考圖式，其中之相同號碼代表相同或對應組件，圖 1中說明本發明之電壓/電流轉換裝置之第一個實施例。 圖1中亦顯示一裝置，供轉換差動輸入電壓— 爲二全平衡輸出電流I。1，I。2，其包括—OTA ( 1 ) 具有二輸出端點及一共同模式前饋控制（CMF F )電路 。全平衡輸出電流I Q1，I。2之意義爲其和I。1+ I。2 始終爲常數可固定爲任何預定値。 OTA (1)包括一OTA輸出部份（11)及一 OTA輸出部份（12)。前饋控制型CMFF電路（2 )由與OTA輸出部份（1 2)之相同電路結構製成，以 簡化裝置之總電路製造。 差動輸入電壓Vi — Vs供應至〇TA之輸入部份（ 1 1 )輸入端點（1 1 1 )。一對中間輸出電流產生在 OTA輸入部份（11)之一對輸出端點（112)。中 間輸出電流供應至0 T A輸出部份（1 2 1 )及C M F F 電路（131) 。OTA輸出部分（12)及CMFF電 路（1 3 )各具有高阻抗控制端點（1 2 3 )及（1 3 3 )。CMFF電路（13)之端點（132)均連接一起 ，及二控制電流I ' i，I ' 2相加。其和I '。1，I、2等於 零|因爲控制端點（1 2 3 ) ，（ 1 3 3 )之高阻抗特性 ，電流I :假定爲零。但，控制電壓V。建立在此節點上。 控制電壓V c分別加在0 T A輸出部份（1 2 )及C M F F 電路（2)之控制端點（123)及（133)。 f -------------裝 — II 訂---I I----線 (請先Η·讀背面之注意事項再本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- ^32781 A7 ___B7____ 五、發明說明) 自CMF F電路（2 )之控制電壓V。調整爲一 Vc値 以使輸出電流I '。1，I '。2之共同模式成份爲零。假定 數結ί 參。 份何同 部幾相 出件全 輸元完 Α 有數 T 所參 ο 之何性 與中.幾特 圖 } 之之略 2 應下 槪 1 對以 之 C 中有 1'- 份 則2 部 3 構 12 ο ο1 及 1 結 ， ， (> (A II 份同份 T · 部相部o k k 出全與之1+一2— 輸完 K 議0102 A } 數建 II T3 因， ο 一—^以果 即 k -------------裳--- 一 * (請先閱讀背面之注意事項再填窝本頁) 訂 經濟部智慧財產局員工消費合作社印製 意即電流I。i，I。2之共同模式成份與電流I '。1 . I '。2之控制良好之共同模式成份完全成比例。如電流 I '。1，I '。2之共同模式成份被拒斥/抑制，則電流I。 ，I。2之共同模式成份亦被拒斥/抑制。 ο T A輸出部份（1 2 )之一對輸出端點分別耦合至 一對負載電路（3a)及（3b)。負載電路對（3a) 及（3 b )之輸出側共同連接至一參考電壓。假定 I '〇1+ I '。2 = 0，上述連接可使輸出電壓與參考電壓 vr6f完全對稱/平衡，如下方程式所示 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 經濟部智慧財產局員工消費合作社印製 432791 A7 _____B7__ 五、發明說明（16 ) (V ol-Vrcf)Y + (Vo2-Vref)Y = I。1+1。2 = k · (Ι’。Ι+Ι ’。:) = 0 結果* (V〇l + Vt,2)/2 = Vrcr 本發明裝置之此實施例之一特性爲OTA(1)被分 爲0ΤΑ輸入部份（1 1 )及0ΤΑ輸出部份（1 2)， 及CMFF電路（2 )實際上以0TA輸出部份（1 2) 之相同電路製成。此實施例之又一特性爲CMF F電路（ 2) ’根據自0ΤΑ輸入部份（11)產生控制信號，並 將其供至◦ T A輸出部份（1 2 )作爲前饋控制信號。此 等特性使裝置以簡單之結構製造及消除共同模式電流之優 點，並可達到低功率消耗。 此外，裝置之輸出共同模式電壓被控制，以使其等於 加在負載電路（3 a )及（3 b )之一端點之參考電壓 V r e f。 圖2顯示圖1中之差動電壓/全平衡電流轉換裝置之 實施例之實際電路構造。 ◦ TA輸入部份（1 1 )包含二NM0S電晶體（ Q 1 )及（Q 2 )，其中之每一閘極端點分別稱合至輸入 電壓V 1，V 2，每一汲極端點分別連接至恆値電流源（ 21)及（22)，一電阻器（R1)耦合至NM0S電 晶體（Q 1 )及（Q 2 )源極端點之間。 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） -19- II----It--^ - I---— I— ^il —----線 1:請先閲_讀背面之注意事項再1!^本頁) 432791 經濟部智慧財產局員工消費合作杜印5^ A7 五、發明說明（〗7 ) OTA輸出部份分成第一輸出部份（1 2A)，其耦 合至OTA輸入部份之NMOS電晶體（Q1)，及一第 二输出部份（12B)耦合至OTA輸入部份中之 NM〇s電晶體（Q2)。第一 OTA輸出部份（12A )包含PMOS電晶體（Q3)，其源極連接至恆値電流 源（2 1 ) ’及其閘極端點耦合至一預定電壓v b，及一 NMOS電晶體（Q5)，其汲極端點共同耦合至 PMO S電晶體（Q 3 )汲極端點，及一閘極端點連接至 控制電壓Vc。PMOS電晶體（Q3)及NMOS電晶體 (Q5 )之每一汲極端點共同連接至負載電路（3 a )之 一端，中間電流I 即加至其上。負載電路（3 a )之另 一端耦合至參考電壓。第二OTA輸出部份（ 12B)包含一 PMOS電晶體（Q4)，其源極端點耦 合至OTA ( 1 1)中之恆値電流源（22)，及一預定 電壓卩6加至其閘極端點，及一NMOS電晶體（Q6)， 其汲極端點共同連接至PMO S電晶體（Q 4 )之汲極端 點，及控制電壓V c供至其閘極端點。N Μ 0 S電晶體（ Q 6 )之源極端點共同連接至ΟΤΑ輸入部份（1 1 )中 之恆電流源（2 3 ) ， （ 2 4 ) 。Ρ Μ 0 S電晶體（Q 4 )及NMOS電晶體（Q6)之汲極端點共同連接至負載 電路（3 b )之一端以供應中間電流I。2。負載電路（ 3 b )之另一端耦合至參考電壓。 本發明裝置之一特性爲製造一與〇 T A輸出部份相同 之CMF F電路。結果，因爲OTA輸出部份分爲第一及 ------------ -裝-------- 訂-------— ·線 一:請先^讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 經濟部智慧財產局員工消費合作社印製 432791 a7 _____B7__ 五、發明說明（18 ) 第二部份，CMF F電路亦分爲第一 CMF F部份（ 13A)及第二CMFF部份（13B)。在第一 CMFF部份（1 3A)中之PMOS電晶體（Q7)之 源極端點，及在第一 〇Τ A輸出部份（1 2A)中之 PMO S電晶體（Q 3 )之源極端點共同連接至OTA輸 入部份（1 1 )之恆値電流源（2 1 )。在第一 C M F F 部份（13Α)中之PMOS電晶體（Q7)及NMOS 電晶體（Q9 )之汲極端點共同連接至NMOS電晶體（ Q 9 )之閘極端點。汲極端點之共同連接節點（N '。X )供 應自第一CMFF部份（13a)之控制電流I'。！。。同 理，在第二CMFF部份（1 3B)中之PMOS電晶體 (Q8)及在OTA輸出部份（1 2B)中之源極端點耦 合至OTA輸入部份（11)中之恆値電流源（22)。 PMOS電晶體（Q8)汲極端點共同連接至NMOS電 晶體（Q 1 0 )之汲極端點及閘極端點。自共同連接節點 (N '。2 ) ，C M F F部份（1 3 B )提供一控制電流 I ' 〇 2。自C M F F部份（1 3 A )之控制電流I ' „ !與自 CMFF部份（1 3B)之控制電流I '。2結合一起形成一 等於零之和，其與控制電壓V c對應。控制電壓V c作爲一 前饋信號加至第一及第二0丁A輸出部份（12A)及（ 1 2B)中之NMOS電晶體（Q5)及（Q6 )各閘極 端點。 圖3顯示一恆値電流源之範例電路實施，其在許多圖 式中僅以符號表示。各恆値電流源由源接地之P Μ 0 S電 ----- ------I -裝 --------訂·-------線 '(請先W.讀背面之沒意事項再填哀本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 經濟部智慧財產局員工消費合作社印*'农 4327S1 A7 __B7____ 五 '發明說明Ο9 ) 晶體（3 1 )組成，其源極端點連接至一恆値電壓源（如 V D D )，及一恆値電壓源連接至PMO S電晶體（3 1 ) 之閘極端點。 圖4顯示一恆電流源之範例電路實施*在圖式中以符 號顯示。 各恆値電流源包含一 NMOS電晶體（Q2 0 1 )及 一電壓源（202)連接至NMOS電晶體（Q201) 閘極端點源極端點之間。 圖5說明圖1中之前饋控制型差動輸入電壓/全平衡 輸出電流轉換裝置之電路結構之另一實施例。 圖5中，OTA輸入部份（1 1 )包含NMOS電晶 體（Q27)及（Q28)，其每一閘極端點分別耦合至 各輸入電壓Vi，V2，NPN電晶體（Q23)及（ Q26)耦合至NMOS電晶體（Q27)及（Q28) 之各汲極端點，NPN電晶體（Q24)及（Q25)之 射極端點耦合至NMOS電晶體（Q2 7 )及（Q28) 之源極，NPN電晶體（Q2 1 )及（Q2 2 )之射極耦 合至NPN電晶體（Q2 4)及（Q2 5 )之各汲極端點 。NPN電晶體（Q2 1 )及（Q2 2 )之基極端點共同 連接至及由一電壓Vsm2供應。
第一及第二0TA輸出部份（1 2A)及（1 2B) 分別包含PM0S電晶體（Q29)，其源極端點連接至 電源電壓VDD，及含NPN電晶體（Q31)，其汲極端 點連接至PM0S電晶體（Q2 9)之汲極端點、NPN — — — — — I 111— - — — 1 — — — — — — — — —— — <請先^讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- A7 432791 B7__ 五、發明說明（2〇 ) 電晶體（Q 2 1 )之射極端點共同耦合至在OTA輸入部 份（1 1)中之NPN電晶體（Q24)之汲極端點，及 NPN電晶體（Q2 3)之基極端點。 與第一及第二OTA輸出部份（1 2A)及（1 2 B )相似，第一及第二CMF F部份（1 3A )及（1 3 B )亦包含PMOS電晶體（Q3 3 )耦合至電源電壓 ，及NPN電晶體（Q3 5)，其集極端點連接至 PMO S電晶體之共同汲極/閘極端點。在共同汲極端點 耦合節點之，建立一控制電壓Vc。該電壓 加至OTA輸出部份（1 2A)及（1 2B)中之 P MO S電晶體之鬧極。 自OTA輸出部份（1 2A)中之PMOS電晶體之 汲極端點，輸出電流I。1流向負載電路（3 a )之一端。 一參考電壓加至負載電路（3 a )之另一端。自 OTA輸出部份（1 2B)中之PMOS電晶體之汲極端 點，輸出電流I。2流向負載電路（3 b )之一端。參考電 壓加在負載電路（3b)之另一端。 在圖5之電壓/電流轉換器中，OTA輸出部份中之 PMOS電晶體（Q29)及（Q30)之閘極端點共同 連接至在CMFF電路中之PMOS電晶體（Q3 3)及 (Q 3 4 )之各閘極端點及共同閘極/汲極端點。因爲自 CMF F電路之前饋控制電壓Vc係加在OTA輸出部分， 輸出共同節點成爲與參考電壓相等。 在此實施例中，0丁 A分爲一 OTA輸入部份與一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---— — — — — —----- I I I ---I ^-11111111^- <請先閲讀背面之注意事項再象寫本頁) 經濟部智慧財產局員工消費合作社印製 -23- 經濟部智慧財產局員工消費合作社印製 ^32791 A7 ------B7___ 五、發明說明（2〗） 〇T A輸出部份及一前饋CMF F電路。前饋CMF F電 路與OTA之輸出部份結構相同，以簡化整個裝置之系統 實施。此外.，即使當I。i，I。2電流通過〇 τ A輸入部份 (1 1)中之NMOS電晶體（Q27)及（Q28)時 ’其中包括共同模式成份，其亦可能被消除。 圖6爲圖2所示之前饋控制式電壓/電流轉換裝置之 修改。此電路之目的爲增加電壓/電流轉換器之跨導値。 與圖2相似，全平衡OT A裝置中之OTA輸入部份 (11)包括NM〇S電晶體（Q55)及（Q56) ’ 其閘極端點耦合至各輸入電壓Vi，V2及一連接在 NMOS電晶體（Q5 5 )及（Q5 6 )之源極端點間之 電阻器（R1)。此外，OTA輸入部份（11)包括複 數個PMOS電晶體對（Q51) — (Q52)及（ Q 5 3 ) - ( Q 5 4 )。 每對之閘極共同連接至較低電晶體之汲極端點。 OTA輸出部份（1 2A)及CMF F部份（1 3A)包 括 PMOS 電晶體對（Q57) - (Q58)及（Q63 )-(Q 6 4 )，以形成電壓控制電流源。〇 T A輸出部 份（12B)與CMFF (13B)部份亦包括由 PMOS 電晶體對（Q59) — (Q60)及（Q65) 一（Q 6 6 )構成之電壓控制電流源電路。在（1 2 A ) ，C12B) ，（13A) ，（13B)中之每對 PMO S電晶體以串級電路作業，其輸出阻抗與單一電晶 體相較大許多。 本纸張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐) -24- -----------------訂-----11 (請先虬讀背面之主意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^32721 a7 _B7 _ 五、發明說明（22 ) 圖7爲一方塊圖說明本發明之回饋控制型差動輸入電 壓/全平衡電流轉換裝置之第二實施例。 與圖1中之裝置相似，圖7之OTA (1)包含 〇TA輸入部份（11)及一 OTA輸出部份（12)。 在此實施例中，輸入電壓V!，V2被轉換爲中間電流。自 OTA輸入部份（1 1 )之中間電流被輸至OTA輸出部 份（1 2 )之輸入端點，及輸至共同模式控制電路 CMFF電路（2A)。在CMFB電路（2a)之輸出 ，加在輸入級（1 1 )之控制端點（1 1 3 )之回輸控制 電壓V。被建立。回輸控制電壓V使OTA輸出部份（1 2 )之輸出電流I。：，I。2中之共同模式成份等於零，或爲 以前之固定恆値位準。自OTA輸出部份（1 2 )之輸出 電流1。1，1。2將輸至負載電路（3a)及（3b)输入 側。一參考電壓V r u供應至負載電路（3 a )及（3 b )之共同連接之輸出側》 CMF B電路（2 a )根據自OTA輸出部份（1 2 )供應之中間差動電流，產生控制電流I、i，I ' D 2 »此 等輸出電流I ' D χ，I、2相加爲一和，其値必須爲零。在 節點，一控制電壓Vc被建立。該電壓被 加至Ο T A輸出部份（1 2 )之控制端點（1 1 3 )，作 爲回輸信號以控制電流I。。即圖1及7之裝置中之實施例 之控制目的彼此不同。在前裝置裝之共同模式控制電路控 制◦ T A輸出電路。反之，後裝置之共同模式控制電路則 控制Ο T A輸入部份。 -----------裝！ —訂 — — I! ·線 (請先M讀背面之注意事項再1!^本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- A7 432791 __B7___ 五、發明說明（23 ) 當Ο T A輸入部份（1 1 )之控制端點（1 1 3 )耦 合至Μ 0 S電晶體之閘極端點，無電流通過該閘極端點。 準此’通過CMF Β電路（2 a )之輸出端點之控制電流_ 爲零（0)。結果，輸出電流I〇i，1。2變爲全平衡， 〇丁 A輸出部份（1 2 )之輸出共同模式電壓與參考電壓 V _ r相等，與圖1相似。即此實施例亦可消除〇 T A輸 入部份（1 1 )產生之共同模式。 圖8爲一圖7中之回輸控制型差動輸入電壓/全平衡 輸出電流轉換裝置之一電路實施例。 〇TA輸入部份（1 1)包括NMOS電晶體（Q1 )及（Q2)，其閘極端點分別連接至差動輸入電壓Vi — V2，及NMOS電晶體（Q41)及（Q42)，其汲極 端點分別連接至NM0S電晶體（Q1 )及（Q2 )之源 極端點。NM0S電晶體（Q4 1 )及（Q42)之閘極 端點爲共同連接。 在第一及第二CMFB部分（1 3A)及（1 3B) 中，一控制電壓VB加至PM0S電晶體（Q4 1 )及（ Q 4 2 )之共同連接之閘極端點。 結果，由於CMFB電路（2a)控制，OTA輸入 部份（1 1 )中之偏壓電流，以使共同模式電流I。m爲零 (0) ，0TA輸出部份（12)之輸出共同模式電壓變 爲等於參考電壓。 圖9爲圖7所示之差動輸入電壓/全平衡輸出電流轉 換裝置之電路結構之另一實施例。OTA輸出部份（ ----I — — — — — — — — * -----II I I I I I 1 --- ~猜先"讀背面之注帝3#項再Sfw本頁) 經濟部智慧財產局員工消費合作社印剎衣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -26- 經濟部智慧財產局員工消費合作社印製 432Ϊ9Ϊ A7 _______B7__ 五、發明說明（24 ) 12A)及CMFB部份（13A)包括PMOS電晶體 (Q57)及（Q58)及（Q63) - (Q64)以組 成電壓控制電流源。 同理’ OTA輸出部份（1 2B)及CMFB部份（ 1 3B)亦含一由PM〇s電晶體對（Q59) _ ( Q60)及（Q65) -（Q66)構成之電壓控制電流 源電路。在（12A) ，（12B)及（13A)，( 1 3 B )中之每一對PM0 S電晶體以疊接電路作業，其 輸出阻抗與一單一電晶體比較，大出許多。 圖1 0爲本發明電壓/電流轉換裝置之第三個實施例 在此實施例中，此裝置包括OTA ( 1 )，其包括 ◦ TA輸入部份（；li)及〇ΤΑ輸出部份（12)，及 —CMFB電路（2a)，其構造與OTA輸出部份（ 1 2 )相同。自CMFB電路（2 a )之控制電壓Vc加至 〇Τ A輸入部份（1 1 )及CMF B電路（2 a )本身。 加至OTA輸入部份（1 1)之輸入端點（1 1 1) 之差動輸入電壓V i - V 2被轉換爲中間電流。轉換之中間 電流之第一部份被推至〇丁 A輸出部份（1 2 )之輸入端 點’以轉換爲全平衡輸出電流Icl， 1。2。0丁厶輸出部 份（1 2 )之輸出端點分別耦合至負載電路（3 a )及（ 3b)。一參考電壓¥^“共應至負載電路（3a)及（ 3 b )之輸出端點。 自0 T A輸入部份（1 1 )之中間電流之第二部份被 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27- --I!---- -----訂-— — — — — —-- (請先Μ-讀背面之注意事項再填寫本頁) A7 432791 B7_ 五、發明說明（25 ) 推至CMF B電路（2 a )之輸入端點以產生控制電流 I '。！，I '。2，其被相加爲一電流和I。。此和等於零， 及在此節點上建立一控制電壓Vc。此控制電壓Vc加至 OTA輸入部份（1 2)之控制端點（1 1 3)及 CMFB電路（13)之控制端點（133)，以改進裝 置之頻率特性。 圖1 1爲圖1 0中之電壓/電流轉換裝置之電路結構 之實施例。 OTA輸入部份（1 1 )包含恆値電流源（2 1 )及 (22)，耦合至電源電壓Vdd，NMOS電晶體（Q1 )及（Q2)，其汲極分別耦合至每一恆値電流源（2 1 )及（22)，及NMOS 電晶體（Q41)及（Q42 )之汲極端點分別耦合至N Μ 0 S電晶體（Q 1 )及（ Q2)之源極端點及一電阻器（R1)。輸入電壓Vi及 V 2分別加至N Μ 0 S電晶體（Q 1 )及（Q 2 )之閜極端 點。 第一及第二ΟΤΑ輸出部份（1 2Α)及（1 2Β) 分別由Ρ Μ 0 S電晶體（Q 3 )及（Q 4 )組成，其閘極 端點連接至偏壓V b，及恆値電流源（3 1 ) ( 3 2 )第一 及二CMFB電路（13A)及（13B)分別由 Ρ Μ ◦ S電晶體（Q 7 )及（Q 8 )組成，其閘極端點連 接至偏壓Vb，及NMQS電晶體（Q9) (Q10)及汲 極端點分別耦合至PM〇S電晶體（Q7)及（Q8)之 汲極端點。 nil---------裝 ------— 訂·！------線 (請先M讀背面之注意事項再赛駕本頁) 經濟部智慧財產局員工消費合作社印制取 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28- A7 432791 ______B7_____ 五、發明說明（26 ) 在此實施例中，OTA輸出部份之電路結構與 CMFB電路稍有不同。在OTA輸入部份（11)中之 PM〇 S電晶體（Q4 1 )及（Q4 2 )之共同連接閘極 端點由在節點N '。i = N、2之電壓所回饋控制，恆値電流 源（31)及（32)與圖4所示相同。 在此實施例中，在各NMOS電晶體（Q9 )及（ Q 1 0 )中之閘極端點及汲極端點係直接連接以降低 CMFB電路（2 a )之輸出阻抗。結果，與圖8之裝置 相較，可改進電壓/電流轉換裝置之頻率特性。 圖1 2爲圖1 1所示之差動輸入電壓/全平衡輸出電 流轉換裝置之另一實施例。 與圖6之電壓/電流轉換裝置相似，OTA輸出部份 (12A)中之二 PMOS 電晶體（Q57)及（Q58 )，及CMFB部份（13A)中之PMOS電晶體（ Q6 3 )及（Q64)分別爲電壓控制電流源電路。同理 ，在OTA輸出部份（12B)中之PMOS電晶體（ Q 5 9 ) (Q60)及 CMFB 部份（13B)中之 PMOS電晶體（Q6 5)及（Q6 6 )亦爲電壓控制電 流源電路》以上各對係以串級操作*其輸出阻抗與單一電 晶體比較要大許多。此裝置可在精確度上有改進。 圖1 3爲本發明差動電壓/全平衡輸出電流轉換裝置 之第四個實施例 此實施例包含一如圖1，7，1 0所示之差動輸入電 壓/全平衡輸出電流轉換裝置（FB — OTA) (51) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I-----I ------裝·！I 訂·！-線 (請先1讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 -29- 432791 A7 ___B7_____ 五、發明說明（27 ) ’及一恆値電流源（5 2 )，其耦合至CMF F電路之控 制端點以決定在一作業位準之輸出模式電壓。 例如，當OTA輸出部份之控制端點耦合至圖2之 Μ 0 S電晶體之閘極端點時，恆値電流源（5 2 )即控制 而使電流1'01，1、2之和爲零（0)。 當具有I : r e f電流値之衡値電流源（5 2 )耦合至電 壓/電流轉換器（5 1 )之輸出端點時，輸出共同模式電 壓可由下式表之。 諳 先 閲-讀 背 面 之 注 意 事 項 再 填1 Ϊ裝 頁
V +
/ Y 此處，Y 爲各負載電路（3a)及（3b)之導納， V 爲加在各負載電路（3 a )及（3 b )上之 參考電壓， I crcf爲通過電流源（5 2 )之電流。 即，DC共同模式輸出電壓可將電流源耦合至全平衡 〇τ A之方式，以使電流通過電流源（5 2 )而予以控制 訂 線 經濟部智慧財產局員工消費合作社印製 如上說明，本發明之差動輸入電壓/全平恆輸出電流 轉換裝置，可達成一簡化之整個構型及較低之功率消耗。 此外，本發明供轉換差動輸入電壓爲全平衡輸出電流之裝 置及方法，可穩定共同模式輸出電壓至一所望位準。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30-

Claims (1)

  1. B8 432791 六、申請專利範圍 1 一種用來將差動輸入電壓轉換成爲二全平衡輸出 電流之裝置，包含： 一具有一對用來接收該差動輸入電壓之二輸入電壓的 輸入端點，及一對用來供應該二輸出電流的輸出端點，及 一控制端點之電壓/電流轉換裝置， 該電壓/電流轉換裝置包含一用來將該二輸入電壓轉 換成爲二中間輸出信號之轉換電路輸入部份，及一用來將 該二中間輸出信號轉換成爲流經該對輸出端點之二輸出電 流的轉換電路輸出部份： 一共同模式控制電路，用來控制流經該對輸出端點之 二輸出電流，以使其全平衡，該控制電路包含與電路輸出 部份具實際相同結構之電路，及根據來自該轉換電路輸入 部份之二中間輸出信號以便產生控制電壓信號，用來供應 至該電壓/電流轉換電路之該控制端點；及 一對負載電路，每一個電路連接至該電壓/電流轉換 電路的各輸出端點與一參考電壓之間，用來使該裝置之輸 出共同模式電壓維持在預定値。 2 .如申請專利範圍第1項之用來將差動輸入電壓轉 換成爲二全平衡輸出電流的裝置，其中； 該控制電壓信號係基於根據該二中間輸出信號而從該 共同模式控制電路所產生之二控制輸出電流之和。 3.如申請專利範圍第2項之用來將差動輸入電壓轉 換成爲二全平衡輸出電流的裝置，其中； 該電壓/電流電路之控制端點係配備於該轉換電路輸 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） ---------^------ΐτ------線 (請先1^讀背面之注f項再填ί本頁) 經濟部智慧財產局員工消費合作钍印製 ABCD 432791 力、申請專利範圍 出部分中，並具有高阻抗； 該共同模式控制電路包括一高阻抗之控制端點’用來 接收該控制電壓信號；及 將由該共同模式控制電路所產生之該二輸出控制電流 相加，並且實際上始終保持爲零，此係因爲該轉換電路輸 出部份及該共同模式控制電路之各自控制端點的該高阻抗 之故。 4. 如申請專利範圍第1項之用來將差動輸入電壓轉 換成爲二全平衡輸出電流的裝置，其中； 該電壓/電流轉換電路之控制端點係配備於該轉換電 路輸入部份中，並具有高阻抗；及 由該控制模式控制電路所產生之二輸出控制電流相加 於共同節點處1並且實際上總是保持爲零，此係因爲該轉 換電路輸入部份之該控制端點的該高阻抗之故；及 該控制電壓信號係建立於該共同節點處。 5. 如申請專利範圔第4項之用來將差動輸入電壓轉 換成爲二全平衡輸出電流的裝置，其中： 該控制共同模式控制電路包括一高阻抗之控制端點， 用來接收該控制電壓信號。 6 .如申請專利範圍第3、4、 5項中任何一項之用 來將差動輸入電壓轉換成爲二全平衡輸出電流的裝置，更 包含： 一恆値電流源，其連接至該電壓/電流轉換電路，用 來另外調整該參考電壓之値。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） ---------^:— _(请先亂讀背面之注意事項再填貧本頁) 、tr 線 經濟部智慧財產局員工消費合作社印製 32 A8 BS C8 D8 432791 六、申請專利範圍 7 . —種用來將差動輸入電壓轉換成爲全平衡之二輸 出電流的方法，其係利用一含OTA輸入部份及OTA輸 出部份之OTA、藉由該OTA之輸出部份之實際重複的 示意構造所獲得之一共同模式控制電路，及一對連接在該 每一個OTA與一參考電壓間之負載電路所組成，該方法 包含下列步驟； 將供應至該〇 TA的一對輸入端點之該差動輸入電壓 的一對輸入電壓轉換成爲二中間輸出信號； 同時將該對中間輸出信號提供至◦TA輸出部份的一 對輸入端點以及共同模式控制端點的一對輸入端點； 根據來自該Ο T A輸入部份之該等中間輸出信號而從 共同模式控制電路產生一對輸出控制信號； 根據該對輸出控制信號之總和來產生共同模式控制電 壓信號：以及 將該共同模式控制電壓信號提供至該Ο T A之控制端 點，用來使該〇Τ A之輸出共同模式電壓保持在該參考電 壓。 8 .如申請專利範圍第7項之方法，其中： 該提供共同模式控制電壓電流之步驟的特徵在於該共 同模式控制電路該共同模式控制電壓提供至該◦ T A輸出 部分的一控制端點。 9 .如申請專利範圍第7項之方法，其中： 該提供共同模式控制電壓電流之步驟的特徵在於該共 同模式控制電路將該共同模式控制電壓提供至該〇 TA輸 本紙張尺度埴用中國國家標準（CNS ) A4規格（210X297公釐） ---------^------訂------^ _(請先¾讀背面之注意事項再填f本頁) 經濟部智慧財產局員工消費合作社印製 A8 Β8 C8 D8 4327G1 六、申請專利範圍 入部分的一控制端點。 1 0 .如申請專利範圍第7項之方法，更包含一步驟 連接一恆値電流源至該OTA，用來另外調整該參考 電壓之値。 請 先 閲· 讀 背 Λ 之 注 意 事 項 再 填 f 本 頁 裝 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐）
TW088119432A 1998-11-12 1999-11-06 Apparatus and method for converting differential voltage to fully balanced currents TW432791B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32213198A JP3557110B2 (ja) 1998-11-12 1998-11-12 電圧電流変換装置

Publications (1)

Publication Number Publication Date
TW432791B true TW432791B (en) 2001-05-01

Family

ID=18140287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119432A TW432791B (en) 1998-11-12 1999-11-06 Apparatus and method for converting differential voltage to fully balanced currents

Country Status (4)

Country Link
US (1) US6329849B1 (zh)
JP (1) JP3557110B2 (zh)
KR (1) KR100346989B1 (zh)
TW (1) TW432791B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521999B2 (en) 2006-09-08 2009-04-21 Kabuhsiki Kaisha Toshiba Differential amplifier and sampling and holding circuit

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766769B2 (ja) * 2001-04-18 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路
US6781464B2 (en) 2001-10-30 2004-08-24 Kabushiki Kaisha Toshiba Balanced amplifier and filter using the same
JP2006333515A (ja) * 2001-10-30 2006-12-07 Toshiba Corp 電圧電流変換回路及びこれを用いた平衡型増幅器
GB2381971B (en) * 2001-11-08 2006-01-11 Micron Technology Inc Rail-to-rail CMOS comparator
KR20020069181A (ko) * 2002-05-13 2002-08-29 주식회사 엠씨링크 에프엠 전송신호 발생기용 전압조정 발진기의 집적회로 설계방법
KR100431999B1 (ko) * 2002-05-27 2004-05-17 인티그런트 테크놀로지즈(주) 자가 조절형 전압 제어 발진기
US7039885B1 (en) 2003-01-21 2006-05-02 Barcelona Design, Inc. Methodology for design of oscillator delay stage and corresponding applications
US7102449B1 (en) * 2003-01-21 2006-09-05 Barcelona Design, Inc. Delay stage for oscillator circuit and corresponding applications
JP3813939B2 (ja) 2003-03-31 2006-08-23 株式会社東芝 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路
FR2868626B1 (fr) * 2004-03-31 2006-06-23 St Microelectronics Sa Amplificateur differentiel a deux sorties et a entree unique a linearite amelioree
US7274916B2 (en) * 2004-07-23 2007-09-25 Texas Instruments Incorporated Differential signal receiver and method
WO2007004432A1 (ja) * 2005-07-05 2007-01-11 Nec Corporation 電流変換方法、トランスコンダクタンスアンプおよびこれを用いたフィルタ回路
GB2433661A (en) * 2005-12-22 2007-06-27 Cambridge Semiconductor Ltd An operational amplifier with common-mode stabilization of input and output circuits
KR100921517B1 (ko) 2006-12-05 2009-10-15 한국전자통신연구원 Ｎａｕｔａ 연산 상호 컨덕턴스 증폭기
EP2312751A1 (en) * 2009-10-13 2011-04-20 Sequans Communications Differential amplifier with common-mode feedback
CN105867517B (zh) * 2016-04-18 2018-01-05 中国电子科技集团公司第五十八研究所 一种高精度、输出电压可调的参考电压产生电路
EP3453112B1 (en) * 2016-05-03 2020-12-16 Harman International Industries, Inc. Single-ended instrumentation folded cascode amplifier
US10594278B2 (en) 2017-09-06 2020-03-17 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier
US10873304B2 (en) 2017-09-06 2020-12-22 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier
JP7081783B2 (ja) * 2017-10-06 2022-06-07 ザインエレクトロニクス株式会社 増幅回路
CN108958345B (zh) 2018-08-23 2020-08-07 中国电子科技集团公司第二十四研究所 差分参考电压缓冲器
US10845832B2 (en) 2018-09-10 2020-11-24 Analog Devices International Unlimited Company Voltage-to-current converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179812A (ja) 1989-09-14 1991-08-05 Ricoh Co Ltd 差動電流電圧変換回路
JP3179812B2 (ja) 1991-09-17 2001-06-25 トーカロ株式会社 密着性に優れた金属溶射被覆層を有する炭素部材
EP0726652B1 (en) * 1995-02-10 2001-10-17 Alcatel Linear tunable Gm-C integrator
KR100204591B1 (ko) * 1996-11-18 1999-06-15 정선종 복제 전압-전류 변환기를 사용한 혼합기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521999B2 (en) 2006-09-08 2009-04-21 Kabuhsiki Kaisha Toshiba Differential amplifier and sampling and holding circuit
US7636015B2 (en) 2006-09-08 2009-12-22 Kabushiki Kaisha Toshiba Differential amplifier and sampling and holding circuit

Also Published As

Publication number Publication date
KR20000035417A (ko) 2000-06-26
JP3557110B2 (ja) 2004-08-25
KR100346989B1 (ko) 2002-07-31
JP2000148262A (ja) 2000-05-26
US6329849B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
TW432791B (en) Apparatus and method for converting differential voltage to fully balanced currents
US5442318A (en) Gain enhancement technique for operational amplifiers
TW379436B (en) Continuous time filter with programmable bandwidth and tuning loop
US7187235B2 (en) Class AB rail-to-rail operational amplifier
EP0639889A1 (en) Low voltage fully differential operational amplifiers
JP2003008407A (ja) オフセット補償機能付きコンパレータおよびオフセット補償機能付きｄ／ａ変換装置
JP2006229954A (ja) ヒステリシス特性を有するコンパレータ
US4835487A (en) MOS voltage to current converter
JPH02260915A (ja) トランジスタ回路
JP3486072B2 (ja) 可変利得増幅器
US8169263B2 (en) Differential gm-boosting circuit and applications
EP0286347A2 (en) Balanced output analog differential amplifier circuit
JP2005244276A (ja) 差動増幅回路
JPH11220341A (ja) 演算増幅器
US6642788B1 (en) Differential cascode amplifier
US6538513B2 (en) Common mode output current control circuit and method
US7728669B2 (en) Output stage circuit and operational amplifier thereof
EP1254511B1 (en) Differential amplifier with gain substantially independent of temperature
US7532045B1 (en) Low-complexity active transconductance circuit
JPS60158708A (ja) 通信用演算増幅器
JP4371618B2 (ja) 差動増幅回路
US7248104B2 (en) Operational amplifier
EP1173923B1 (en) Differential pair provided with degeneration means for degenerating a transconductance of the differential pair
JP3442613B2 (ja) 可変利得増幅器
JP3875726B2 (ja) フィルタ及び発振器用の相補トランスコンダクタを具えている電子回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees