JP4585094B2

JP4585094B2 - Ｇｍ−Ｃフィルタにおける容量回路

Info

Publication number: JP4585094B2
Application number: JP2000231639A
Authority: JP
Inventors: 良中嶋
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2000-07-31
Filing date: 2000-07-31
Publication date: 2010-11-24
Anticipated expiration: 2020-07-31
Also published as: JP2002043893A

Description

【０００１】
【発明の属する技術分野】
本発明は、書き込み可能なＣＤ（コンパクト・ディスク）やＤＶＤのリードチャネル用ＬＳＩのイコライザフィルタ、および携帯電話用ＬＳＩの中間周波数フィルタ等に使用されるＧｍ−Ｃフィルタに関し、特にそのＧｍ−Ｃフィルタおける容量回路に関する。
【０００２】
【従来の技術】
従来、この種のＧｍ−Ｃフィルタの一例としては、図５に示すようなものが知られている。
このＧｍ−Ｃフィルタは、図５に示すように、トランスコンダクタンス増幅器１とキャップバンク回路（以下、容量回路という）２とから構成されている。
【０００３】
容量回路２は、複数（この例では６個）のコンデンサＣ１〜Ｃ６と、これらと一対をなすＮＭＯＳ型からなるスイッチ用のトランジスタＱ１〜Ｑ６とを有している。そして、各コンデンサＣ１〜Ｃ６と、これらと一対をなす各トランジスタＱ１〜Ｑ６とは、トランスコンダクタンス増幅器１の出力ノード３とアースとの間にそれぞれ直列に接続されている。
【０００４】
ここで、コンデンサＣ１〜Ｃ６の静電容量はコンデンサＣ１が最大で、Ｃ１＞Ｃ２＞Ｃ３…＞Ｃ６の関係を満たすようになっている。また、トランジスタＱ１〜Ｑ６のトランジスタサイズはトランジスタＱ１が最大で、Ｑ１＞Ｑ２＞Ｑ３…＞Ｑ６の関係を満たすようになっている。
このような容量回路２を持つＧｍ−Ｃフィルタでは、トランジスタＱ１〜Ｑ６をオンオフ制御することによりコンデンサＣ１〜Ｃ６を選択し、フィルタとしての所望の周波数特性を持たせるようにしている。
【０００５】
すなわち、従来のＧｍ−Ｃフィルタは、低速信号を処理する場合には、静電容量の大きなコンデンサＣ１、Ｃ２等を選択するために、トランジスタＱ１、Ｑ２をオンにし、高速信号を処理する場合には、トランジスタＱ１〜Ｑ６を全てオフにしてトランスコンダクタンス増幅器１の出力ノード３の寄生容量のみを利用し、これにより所望の周波数特性を得るようにしている。
【０００６】
【発明が解決しようとする課題】
このように、従来の容量回路では、低速信号を処理するために設けているトランジスタＱ１、Ｑ２等は大きな拡散容量を持ち、この拡散容量がトランスコンダクタンス増幅器１の出力ノード３の寄生容量となる。このため、従来のＧｍ−Ｃフィルタでは、高速設定時において周波数帯域が制限されてしまうという不都合があった。
【０００７】
そこで、本発明の目的は、上記の点に鑑み、低速度に対応するとともに、トランスコンダクタンス増幅器の出力に接続される容量回路のトランジスタによる寄生容量を低減することにより、広帯域化に適応できるＧｍ−Ｃフィルタにおける容量回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１に記載の発明は以下のように構成した。
すなわち、請求項１に記載の発明は、トランスコンダクタンス増幅器の出力側に、ｎ個のコンデンサと、その各コンデンサを選択するｎ個の第１スイッチ素子とを有するＧｍ−Ｃフィルタにおける容量回路において、前記ｎ個のコンデンサのうちの関連する少なくとも２つのコンデンサと、その各コンデンサに対応する少なくとも２つの前記第１のスイッチ素子とを１つに束ねて結束回路を形成するとともに、前記結束回路と前記トランスコンダクタンス増幅器の出力ノードとの間に、前記結束回路を選択する第２のスイッチ素子を設け、前記結束回路の少なくとも２つの第１のスイッチ素子は対応する制御信号により開閉制御され、その各制御信号を論理和処理した信号により前記第２のスイッチ素子を開閉制御するようになっていることを特徴とするものである。
【００１０】
このような構成からなる本発明では、トランスコンダクタンス増幅器の出力側の寄生容量を低減できるので、低速から高速までの広い範囲にわたって周波数特性を調整できるＧｍ−Ｃフィルタが実現できる。
【００１１】
【発明の実施の形態】
以下、本発明の第１実施形態について、図１の回路図を参照して説明する。
この第１実施形態にかかるＧｍ−Ｃフィルタは、図１に示すように、トランスコンダクタンス増幅器１と、このトランスコンダクタンス増幅器１の出力側に接続される容量回路２Ａとを備えている。
【００１２】
容量回路２Ａは、図１に示すように、コンデンサＣ１〜Ｃ３等を１つに束ねた第１結束回路２１と、コンデンサＣ４、Ｃ５等を１つに束ねた第２結束回路２２とを有している。
第１結束回路２１にはスイッチ用のトランジスタＱ１１が直列に接続され、第２結束回路２２にはスイッチ用のトランジスタＱ１２が直列に接続され、かつ、コンデンサＣ６にはトランジスタＱ６が直列に接続されている。そして、このように直列接続された各回路が、トランスコンダクタンス増幅器１の出力ノード３とアースとの間に並列に接続されている。
【００１３】
第１結束回路２１は、図５におけるトランジスタＱ１〜３とコンデンサＣ１〜Ｃ３を１つに束ねたものである。すなわち、第１結束回路２１では、各コンデンサＣ１〜Ｃ３と、これらと一対となる各トランジスタＱ１〜Ｑ３とが直列に接続されている。そして、トランジスタＱ１〜Ｑ３の各ドレインが共通接続され、その共通接続部がＮＭＯＳ型のトランジスタＱ１１を経てトランスコンダクタンス増幅器１の出力ノード３に接続されている。さらに、コンデンサＣ１〜Ｃ３の接地側の各端子が共通接続されて接地されている。
【００１４】
第１結束回路２１のトランジスタＱ１〜Ｑ３の各ゲートには、トランジスタＱ１〜Ｑ３をオンオフ制御する各制御信号Ｓ１〜Ｓ３が印加されるようになっている。また、その制御信号Ｓ１〜Ｓ３は、オアゲート（論理和回路）３１を経由してトランジスタＱ１１のゲートにも印加されるようになっている。
第２結束回路２２は、図５におけるトランジスタＱ４、Ｑ５とコンデンサＣ４、Ｃ５を１つに束ねたものである。すなわち、第２結束回路２２では、各コンデンサＣ４、Ｃ５と、これらと一対となる各トランジスタＱ４、Ｑ５とが直列に接続されている。そして、トランジスタＱ４、Ｑ５の各ドレインが共通接続され、その共通接続部がＮＭＯＳ型のトランジスタＱ１２を経てトランスコンダクタンス増幅器１の出力ノード３に接続されている。さらに、コンデンサＣ４、Ｃ５の接地側の各端子が接地されている。
【００１５】
第２結束回路２２のトランジスタＱ４、Ｑ５の各ゲートには、トランジスタＱ４、Ｑ５をオンオフ制御する各制御信号Ｓ４、Ｓ５が印加されるようになっている。また、その制御信号Ｓ４、Ｓ５は、オアゲート３２を経由してトランジスタＱ１２のゲートにも印加されるようになっている。さらに、トランジスタＱ６のゲートに、トランジスタＱ６をオンオフ制御する制御信号Ｓ６が印加されるようになっている。
【００１６】
次に、このように構成される第１実施形態の動作の一例について説明する。
例えば、低速動作の場合には、容量回路２Ａの静電容量の大きなコンデンサＣ１、Ｃ２を選択して使用する必要がある。この場合には、制御信号Ｓ１、Ｓ２によりトランジスタＱ１、Ｑ２がオンにされるとともに、その制御信号Ｓ１、Ｓ２がオアゲート３１に経てトランジスタＱ１１がオンにされる。
【００１７】
この結果、コンデンサＣ１、Ｃ２が、トランスコンダクタンス増幅器１の出力ノード３とアースとの間に並列接続され、容量回路２Ａが所望の周波数特性を持つことになる。
また、このような構成からなる第１実施形態では、第１結束回路２１や第２結束回路２２を形成し、トランジスタＱ１、Ｑ2 等が持つ拡散容量がトランスコンダクタンス増幅器１の出力ノード３の寄生容量として表れるのを減少できるようにしたので、この理由について従来回路と比較しながら説明する。
【００１８】
図２は従来回路の場合であり、図３は第１実施形態の回路であり、ここでは説明を簡略化するためにコンデンサＣ１、Ｃ２とトランジスタＱ１、Ｑ２を１つに束ねて結束回路２１Ｃを形成している。
図２において、いま、トランジスタＱ１、Ｑ２のオン抵抗をそれぞれ５ｋΩ、１０ｋΩ、コンデンサＣ１、Ｃ２の静電容量の関係をＣ１＝２×Ｃ２とする。この場合に、トランジスタＱ１をオンにしてコンデンサＣ１を選ぶときには、オン抵抗（５ｋΩ）が見えることになる。また、トランジスタＱ２をオンにしてコンデンサＣ２を選ぶときには、オン抵抗（１０ｋΩ）が見えることになる。
【００１９】
これに対して、図３の場合において、トランジスタＱ１、Ｑ２のオン抵抗をそれぞれ１ｋΩ、６ｋΩ、トランジスタＱ１１のオン抵抗を４ｋΩとする。この場合において、トランジスタＱ１、Ｑ１１をオンにしてコンデンサＣ１を選ぶときには、オン抵抗は１ｋΩ＋４ｋΩ＝５ｋΩとなり、トランジスタとコンデンサの関係は従来回路と同じ関係が得られる。また、トランジスタＱ２、Ｑ１１をオンにしてコンデンサＣ２を選ぶときには、オン抵抗は６ｋΩ＋４ｋΩ＝１０ｋΩとなり、トランジスタとコンデンサの関係は従来回路と同じ関係が得られる。
【００２０】
従って、図３に示す第１実施形態の回路では、トランスコンダクタンス増幅器１の出力ノード３に接続されるのは、オン抵抗が４ｋΩのトランジスタＱ１１で足りる。これに対して、図２に示す従来回路では、オン抵抗が５ｋΩのトランジスタＱ１とオン抵抗が１０ｋΩのトランジスタＱ２とが必要となる。
このため、従来回路のオン抵抗が１０ｋΩのトランジスタＱ２のサイズを１とすると、第１実施形態の回路のオン抵抗が４ｋΩのトランジスタＱ３のトランジスタサイズは、１０ｋΩ／４ｋΩ＝２．５となる。これに対して、従来回路に必要なオン抵抗が５ｋΩのトランジスタＱ１とオン抵抗が１０ｋΩのトランジスタＱ２のトランジスタサイズは、１０ｋΩ／５ｋΩ＋１０ｋΩ／１０ｋΩ＝２＋１＝３となる。
【００２１】
従って、従来回路では、トランジスタＱ１、Ｑ２が持つ拡散容量がトランスコンダクタンス増幅器１の出力ノード３の寄生容量となり、第１実施形態にかかる回路ではトランジスタＱ１１の持つ拡散容量がその寄生容量となり、その寄生容量はトランジスタのサイズに比例する。このため、第１実施形態の回路は、従来回路に比較してトランスコンダクタンス増幅器１の出力ノード３の寄生容量を減少できるので、低域の性能を変えずに高域まで周波数特性を広げることができ、広帯域化が実現できる。
【００２２】
以上述べたように、この第１実施形態では、コンデンサＣ１、Ｃ２等と、これらと対となるトランジスタＱ１、Ｑ２等を結束回路２１、２２により１つに束ね、この結束回路をトランジスタＱ１１等を経てトランスコンダクタンス増幅器１の出力ノード３に接続するようにした。このため、この第１実施形態によれば、トランスコンダクタンス増幅器１の出力側の寄生容量を低減でき、低速から高速までの広い範囲にわたって周波数特性を調整できる。
【００２３】
次に、本発明の第２実施形態の構成について、図４の回路図を参照して説明する。
この第２実施形態は、図１のトランスコンダクタンス増幅器１を差動型のトランスコンダクタンス増幅器１Ａに代え、これに伴って容量回路２Ｂを図４に示すように第１結束回路２１Ａ等により構成したものである。
【００２４】
第１結束回路２１Ａは、図１の結束回路２１に相当する回路であり、その違いは、コンデンサＣ１〜Ｃ３を選択するために、トランジスタＱ１〜Ｑ３の他にトランジスタＱ２１〜Ｑ２３を設けるようにした点である。すなわち、トランジスタＱ１、コンデンサＣ１、及びトランジスタＱ２１を直列に接続し、トランジスタＱ２、コンデンサＣ２、及びトランジスタＱ２２を直列に接続し、かつ、トランジスタＱ３、コンデンサＣ３、及びトランジスタＱ２３を直列に接続するようにした。そして、その各直列回路を並列に接続し、これにより第１結束回路２１Ａを形成するようにした。
【００２５】
そして、トランジスタＱ１〜Ｑ３の各ドレインが共通接続され、その共通接続部がトランジスタＱ１１を経てトランスコンダクタンス増幅器１Ａの出力ノード５に接続されている。さらに、トランジスタＱ２１〜Ｑ２３の各ソースが共通接続され、その共通接続部がトランジスタＱ３１を経てトランスコンダクタンス増幅器１Ａの出力ノード６に接続されている。
【００２６】
第１結束回路２１ＡのトランジスタＱ１、Ｑ２１、トランジスタＱ２、Ｑ２２及びトランジスタＱ３、Ｑ２３の各ゲートには、それらオンオフ制御する制御信号Ｓ１〜Ｓ３が印加されるようになっている。また、その制御信号Ｓ１〜Ｓ３は、オアゲート３１を経由してトランジスタＱ１１、Ｑ３１のゲートにも印加されるようになっている。
【００２７】
第２結束回路２２Ａは、図１の第２結束回路２２に相当する回路であり、その違いは、コンデンサＣ４、Ｃ５を選択するために、トランジスタＱ４、Ｑ５の他にトランジスタＱ２４、Ｑ２５を設けるようにした点である。すなわち、トランジスタＱ４、コンデンサＣ４、及びトランジスタＱ２４を直列に接続するとともに、トランジスタＱ５、コンデンサＣ５、及びトランジスタＱ２５を直列に接続するようにした。そして、その各直列回路を並列に接続し、これにより第２結束回路２２Ａを形成するようにした。
【００２８】
そして、トランジスタＱ４、Ｑ５の各ドレインが共通接続され、その共通接続部がトランジスタＱ１２を経てトランスコンダクタンス増幅器１Ａの出力ノード５に接続されている。さらに、トランジスタＱ２４、Ｑ２５の各ソースが共通接続され、その共通接続部がトランジスタＱ３２を経てトランスコンダクタンス増幅器１Ａの出力ノード６に接続されている。
【００２９】
第２結束回路２２ＡのトランジスタＱ４、Ｑ２４、及びトランジスタＱ５、Ｑ２５の各ゲートには、それらをオンオフ制御する制御信号Ｓ４、Ｓ５が印加されるようになっている。また、その制御信号Ｓ４、Ｓ５は、オアゲート３２を経由してトランジスタＱ１２、Ｑ３２のゲートにも印加されるようになっている。
さらに、トランジスタＱ６、コンデンサＣ６、及びトランジスタＱ２６が直列に接続され、これがトランスコンダクタンス増幅器１Ａの出力ノード５と出力ノード６との間に接続されている。また、トランジスタＱ６のゲートに、それをオンオフ制御する制御信号Ｓ６が印加されるようになっている。
【００３０】
次に、このように構成される第２実施形態の動作の一例について説明する。
例えば、低速動作の場合には、容量回路２Ｂの静電容量の大きなコンデンサＣ１、Ｃ２を選択して使用する必要がある。この場合には、制御信号Ｓ１、Ｓ２によりトランジスタＱ１、Ｑ２１、及びトランジスタＱ２、Ｑ２２がそれぞれオンされるとともに、その制御信号Ｓ１、Ｓ２がオアゲート３１に経てトランジスタＱ１１、Ｑ３１をオンにする。
【００３１】
この結果、コンデンサＣ１、Ｃ２が、トランスコンダクタンス増幅器１の出力ノード５と出力ノード６との間に並列接続され、容量回路２Ｂが所望の周波数特性を持つことになる。
以上述べたように、この第２実施形態では、コンデンサＣ１、Ｃ２等と、これらと一対となるトランジスタＱ１、Ｑ２等を結束回路２１Ａ、２２Ａにより１つに束ね、この結束回路をトランジスタを経てトランスコンダクタンス増幅器１Ａの出力ノードに接続するようにした。このため、この第２実施形態によれば、トランスコンダクタンス増幅器１Ａの出力側の寄生容量を低減でき、低速から高速までの広い範囲にわたって周波数特性を調整できる。
【００３２】
【発明の効果】
以上述べたように、本発明によれば、トランスコンダクタンス増幅器の出力側の寄生容量を低減できるので、低速から高速までの広い範囲にわたって周波数特性を調整できるＧｍ−Ｃフィルタが実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の構成を示す回路図である。
【図２】第１実施形態の効果を比較するために従来回路の一部を抜き出した回路図である。
【図３】第１実施形態の効果を比較するために第１実施形態の一部を抜き出した回路図である。
【図４】本発明の第２実施形態の構成を示す回路図である。
【図５】従来回路の回路図である。
【符号の説明】
Ｑ１〜Ｑ６ＭＯＳトランジスタ
Ｑ１１、Ｑ１２ＭＯＳトランジスタ
Ｃ１〜Ｃ６コンデンサ
Ｓ１〜Ｓ６制御信号
１、１Ａトランスコンダクタンス増幅器
２Ａ、２Ｂ容量回路
３、５、６出力ノード
２１、２１Ａ第１結束回路
２２、２２Ａ第２結束回路
３１、３２オアゲート

Claims

トランスコンダクタンス増幅器の出力側に、ｎ個のコンデンサと、その各コンデンサを選択するｎ個の第１スイッチ素子とを有するＧｍ−Ｃフィルタにおける容量回路において、
前記ｎ個のコンデンサのうちの関連する少なくとも２つのコンデンサと、その各コンデンサに対応する少なくとも２つの前記第１のスイッチ素子とを１つに束ねて結束回路を形成するとともに、
前記結束回路と前記トランスコンダクタンス増幅器の出力ノードとの間に、前記結束回路を選択する第２のスイッチ素子を設け、
前記結束回路の少なくとも２つの第１のスイッチ素子は対応する制御信号により開閉制御され、その各制御信号を論理和処理した信号により前記第２のスイッチ素子を開閉制御するようになっていることを特徴とするＧｍ−Ｃフィルタにおける容量回路。