JP3370045B2 - 時定数切換回路および波形成形回路 - Google Patents
時定数切換回路および波形成形回路Info
- Publication number
- JP3370045B2 JP3370045B2 JP2000089806A JP2000089806A JP3370045B2 JP 3370045 B2 JP3370045 B2 JP 3370045B2 JP 2000089806 A JP2000089806 A JP 2000089806A JP 2000089806 A JP2000089806 A JP 2000089806A JP 3370045 B2 JP3370045 B2 JP 3370045B2
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- terminal
- switch
- constant switching
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、時定数切換回路
と、その時定数切換回路を使用した時定数誤差の少ない
波形成形回路を提供することに関する。
と、その時定数切換回路を使用した時定数誤差の少ない
波形成形回路を提供することに関する。
【０００２】
【従来の技術】図７に従来の時定数切換回路を示す。図
７では、８個の容量を切り換えて、時定数を可変にする
場合について示している。抵抗１の一方の端子を入力端
子２、および、他方の端子を出力端子３、出力端子３に
は、複数のスイッチ４ａ〜４ｈが並列に接続されてお
り、それぞれのスイッチの他方の端子には、容量値の異
なる対接地容量５ａ〜５ｈが接続されており、その容量
値はＣ（５ａ）＜Ｃ（５ｂ）＜Ｃ（５ｃ）…＜Ｃ（５
ｈ）の関係を持つ。また、それぞれのスイッチは、制御
信号６ａ〜６ｈでＯＮ／ＯＦＦ制御される。
７では、８個の容量を切り換えて、時定数を可変にする
場合について示している。抵抗１の一方の端子を入力端
子２、および、他方の端子を出力端子３、出力端子３に
は、複数のスイッチ４ａ〜４ｈが並列に接続されてお
り、それぞれのスイッチの他方の端子には、容量値の異
なる対接地容量５ａ〜５ｈが接続されており、その容量
値はＣ（５ａ）＜Ｃ（５ｂ）＜Ｃ（５ｃ）…＜Ｃ（５
ｈ）の関係を持つ。また、それぞれのスイッチは、制御
信号６ａ〜６ｈでＯＮ／ＯＦＦ制御される。
【０００３】図７に示した回路では、抵抗１の抵抗値と
出力端子３に接続される容量値の合計の積によって時定
数が決定される。したがって、スイッチ６ａ〜６ｈを制
御することによって、出力端子に接続する容量値を変更
し、時定数を可変とすることが可能となる。例えば、最
も小さな容量５ａを選択する場合、制御信号６ａのみが
“ＯＮ”レベルとして、スイッチ４ａのみをＯＮする。
この時、その他のスイッチの制御信号は“ＯＦＦ”とす
る。したがって、出力端子には、容量５ａのみが接続さ
れ、抵抗１の抵抗値と容量５ａの容量値の積で決定され
る時定数が実現される。また、複数の容量を接続する場
合、例えば、容量５ａと５ｂを接続する場合には、スイ
ッチ４ａと４ｂがＯＮ、その他のスイッチがＯＦＦとす
る。
出力端子３に接続される容量値の合計の積によって時定
数が決定される。したがって、スイッチ６ａ〜６ｈを制
御することによって、出力端子に接続する容量値を変更
し、時定数を可変とすることが可能となる。例えば、最
も小さな容量５ａを選択する場合、制御信号６ａのみが
“ＯＮ”レベルとして、スイッチ４ａのみをＯＮする。
この時、その他のスイッチの制御信号は“ＯＦＦ”とす
る。したがって、出力端子には、容量５ａのみが接続さ
れ、抵抗１の抵抗値と容量５ａの容量値の積で決定され
る時定数が実現される。また、複数の容量を接続する場
合、例えば、容量５ａと５ｂを接続する場合には、スイ
ッチ４ａと４ｂがＯＮ、その他のスイッチがＯＦＦとす
る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来例
のような構成では、時定数がスイッチの寄生容量の影響
を受ける。図８にＮｃｈトランジスタで構成されるスイ
ッチを示す。図８では、スイッチの入出力端子８、９は
Ｎｃｈトランジスタ７のソース端子、および、ドレイン
端子となっている。また、スイッチの制御端子１０はト
ランジスタ７のゲート端子となっている。このようにＮ
ｃｈトランジスタでスイッチを構成した場合、スイッチ
の入出力端子８と９には、それぞれ、拡散容量１１、１
２が寄生容量として存在する。また、スイッチＯＮの場
合には、前記の拡散容量の以外にゲート容量１３、１４
が寄生容量として存在する。
のような構成では、時定数がスイッチの寄生容量の影響
を受ける。図８にＮｃｈトランジスタで構成されるスイ
ッチを示す。図８では、スイッチの入出力端子８、９は
Ｎｃｈトランジスタ７のソース端子、および、ドレイン
端子となっている。また、スイッチの制御端子１０はト
ランジスタ７のゲート端子となっている。このようにＮ
ｃｈトランジスタでスイッチを構成した場合、スイッチ
の入出力端子８と９には、それぞれ、拡散容量１１、１
２が寄生容量として存在する。また、スイッチＯＮの場
合には、前記の拡散容量の以外にゲート容量１３、１４
が寄生容量として存在する。
【０００５】したがって、例えば図７において、容量５
ａのみを接続する場合、ＯＮするスイッチ４ａの寄生容
量のほか、ＯＦＦするスイッチ４ｂ〜４ｈの寄生容量
（拡散容量）も出力端子に付加されるため、時定数が大
きくなり、フィルタ特性が劣化するという問題があっ
た。特に小さな容量を使用する場合、すなわち、時定数
が小さい場合にその影響が顕著となる傾向があった。
ａのみを接続する場合、ＯＮするスイッチ４ａの寄生容
量のほか、ＯＦＦするスイッチ４ｂ〜４ｈの寄生容量
（拡散容量）も出力端子に付加されるため、時定数が大
きくなり、フィルタ特性が劣化するという問題があっ
た。特に小さな容量を使用する場合、すなわち、時定数
が小さい場合にその影響が顕著となる傾向があった。
【０００６】本発明は前記問題点を解決するためになさ
れたものであり、フイルタの時定数を決定する容量値を
可変とするためのスイッチ部における寄生容量による、
フイルタ特性の劣化を抑制するフイルタ時定数切換回路
を提供することにある。
れたものであり、フイルタの時定数を決定する容量値を
可変とするためのスイッチ部における寄生容量による、
フイルタ特性の劣化を抑制するフイルタ時定数切換回路
を提供することにある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、抵抗の一方の端子を入力端子、また、他方の端子を
出力端子とし、時定数制御信号で制御される第１のスイ
ッチによって、前記出力端子に接続する容量値を可変と
する時定数切換回路において、前記容量値を可変とする
ための複数の時定数切換用容量を複数のグループに分割
し、最も小さな容量値を持つ容量を含むグループを直
接、前記出力端子に接続し、その他のグループは第２の
スイッチを介して、前記出力端子に接続したものであ
る。こうすることによって、より小さな時定数を実現す
る場合に、出力端子に接続されるスイッチ数を減少させ
ることができ、スイッチの寄生容量を減少し、寄生容量
による特性劣化を抑制することができる。
は、抵抗の一方の端子を入力端子、また、他方の端子を
出力端子とし、時定数制御信号で制御される第１のスイ
ッチによって、前記出力端子に接続する容量値を可変と
する時定数切換回路において、前記容量値を可変とする
ための複数の時定数切換用容量を複数のグループに分割
し、最も小さな容量値を持つ容量を含むグループを直
接、前記出力端子に接続し、その他のグループは第２の
スイッチを介して、前記出力端子に接続したものであ
る。こうすることによって、より小さな時定数を実現す
る場合に、出力端子に接続されるスイッチ数を減少させ
ることができ、スイッチの寄生容量を減少し、寄生容量
による特性劣化を抑制することができる。
【０００８】請求項２に記載の発明は、前記最も小さな
容量グループを１個の容量で構成することにより、最も
小さな時定数を実現する場合に、出力端子に接続される
ＯＦＦスイッチ数が１個となるため、寄生容量による特
性劣化を抑制することができる。請求項３に記載の発明
は、前記、複数の容量グループを、容量値の小さい順に
出力端子から接続することにより、より小さい時定数を
実現する場合ほど、スイッチの寄生容量を削減できるた
め、寄生容量による特性劣化を抑制することができる。
容量グループを１個の容量で構成することにより、最も
小さな時定数を実現する場合に、出力端子に接続される
ＯＦＦスイッチ数が１個となるため、寄生容量による特
性劣化を抑制することができる。請求項３に記載の発明
は、前記、複数の容量グループを、容量値の小さい順に
出力端子から接続することにより、より小さい時定数を
実現する場合ほど、スイッチの寄生容量を削減できるた
め、寄生容量による特性劣化を抑制することができる。
【０００９】請求項４に記載の発明は、請求項１〜３の
いずれかに記載の時定数切換回路を波形成形回路に使用
することにより、寄生容量による特性劣化が小さい波形
成形回路を実現することができる。
いずれかに記載の時定数切換回路を波形成形回路に使用
することにより、寄生容量による特性劣化が小さい波形
成形回路を実現することができる。
【００１０】
【発明の実施の形態】（第１実施形態）図１に本発明の
第１実施形態にかかる時定数切換回路４７を示す。尚、
従来例と同様の構成、および、同様の部材には同じ符号
を用い、その詳細な説明は省略する。図１では、８個の
容量を切り換えて時定数を可変にする時定数切換回路４
１を示し、抵抗１の一方の端子が入力端子２に、また、
他方の端子が出力端子３となっている。出力端子３に
は、スイッチ１５ａ〜１５ｄが並列に接続されており、
このスイッチの他方の端子には、それぞれ容量値の異な
る対接地容量１６ａ〜１６ｄが接続されており、その容
量値はＣ（１６ａ）＜Ｃ（１６ｂ）＜Ｃ（１６ｃ）＜Ｃ
（１６ｄ）の関係を持つ。また、出力端子３にはスイッ
チ１８が直列接続されており、このスイッチ１８は制御
信号１９で制御される。スイッチ１８の他方の端子２０
には、スイッチ２１ａ〜２１ｄが並列に接続されてい
る。これらスイッチ２１ａ〜２１ｄの他方の端子には、
容量値の異なる対接地容量２２ａ〜２２ｄが接続されて
おり、その容量値はＣ（１６ｄ）＜Ｃ（２２ａ）＜Ｃ
（２２ｂ）＜Ｃ（２２ｃ）＜Ｃ（２２ｄ）の関係を持
つ。また、スイッチ２１ａ〜２１ｄは、それぞれ、制御
信号２３ａ〜２３ｄでＯＮ／ＯＦＦ制御される。
第１実施形態にかかる時定数切換回路４７を示す。尚、
従来例と同様の構成、および、同様の部材には同じ符号
を用い、その詳細な説明は省略する。図１では、８個の
容量を切り換えて時定数を可変にする時定数切換回路４
１を示し、抵抗１の一方の端子が入力端子２に、また、
他方の端子が出力端子３となっている。出力端子３に
は、スイッチ１５ａ〜１５ｄが並列に接続されており、
このスイッチの他方の端子には、それぞれ容量値の異な
る対接地容量１６ａ〜１６ｄが接続されており、その容
量値はＣ（１６ａ）＜Ｃ（１６ｂ）＜Ｃ（１６ｃ）＜Ｃ
（１６ｄ）の関係を持つ。また、出力端子３にはスイッ
チ１８が直列接続されており、このスイッチ１８は制御
信号１９で制御される。スイッチ１８の他方の端子２０
には、スイッチ２１ａ〜２１ｄが並列に接続されてい
る。これらスイッチ２１ａ〜２１ｄの他方の端子には、
容量値の異なる対接地容量２２ａ〜２２ｄが接続されて
おり、その容量値はＣ（１６ｄ）＜Ｃ（２２ａ）＜Ｃ
（２２ｂ）＜Ｃ（２２ｃ）＜Ｃ（２２ｄ）の関係を持
つ。また、スイッチ２１ａ〜２１ｄは、それぞれ、制御
信号２３ａ〜２３ｄでＯＮ／ＯＦＦ制御される。
【００１１】次に図１に示した時定数切換回路４７の動
作を述べる。最も小さな時定数を実現するために最も小
さな容量１６ａを選択する場合には、スイッチ１５ａを
ＯＮし、スイッチ１５ａ以外のスイッチをＯＦＦとす
る。これによって、抵抗１と容量１５ａによって、決定
される時定数を得ることができる。また、容量２２ａを
選択する場合は、スイッチ１８、および、スイッチ２１
ａをＯＮして、出力端子３に容量２２ａを接続する。
作を述べる。最も小さな時定数を実現するために最も小
さな容量１６ａを選択する場合には、スイッチ１５ａを
ＯＮし、スイッチ１５ａ以外のスイッチをＯＦＦとす
る。これによって、抵抗１と容量１５ａによって、決定
される時定数を得ることができる。また、容量２２ａを
選択する場合は、スイッチ１８、および、スイッチ２１
ａをＯＮして、出力端子３に容量２２ａを接続する。
【００１２】すなわち、小さな時定数を実現するため
に、１６ａ〜１６ｄのいずれかを接続する場合には、ス
イッチ１８がＯＦＦしているため、端子２０に接続され
るスイッチ２１ａ〜２１ｄの寄生容量の影響を受けな
い。このため、時定数の誤差を小さくすることができ
る。一方、容量２２ａ〜２２ｄを接続する場合には、ス
イッチ１８がＯＮするため、全スイッチの寄生容量の影
響を受けるが、時定数が大きいため、問題となることは
ない。 （第２実施形態）図２に本発明の第２実施形態にかかる
時定数切換回路４７を示す。尚、従来例と同様の構成、
および、同様の部材には同じ符号を用い、その詳細な説
明は省略する。
に、１６ａ〜１６ｄのいずれかを接続する場合には、ス
イッチ１８がＯＦＦしているため、端子２０に接続され
るスイッチ２１ａ〜２１ｄの寄生容量の影響を受けな
い。このため、時定数の誤差を小さくすることができ
る。一方、容量２２ａ〜２２ｄを接続する場合には、ス
イッチ１８がＯＮするため、全スイッチの寄生容量の影
響を受けるが、時定数が大きいため、問題となることは
ない。 （第２実施形態）図２に本発明の第２実施形態にかかる
時定数切換回路４７を示す。尚、従来例と同様の構成、
および、同様の部材には同じ符号を用い、その詳細な説
明は省略する。
【００１３】図２では、８個の容量を切り換えて時定数
を可変にする時定数切換回路４１を示し、抵抗１の一方
の端子が入力端子２に、また、他方の端子が出力端子３
となっている。出力端子３には、スイッチ２４が接続さ
れており、このスイッチ２４の他方の端子には、対接地
容量２５が接続されている。このスイッチ２４は制御信
号２６でＯＮ／ＯＦＦ制御される。また、出力端子３に
はスイッチ２７が接続されており、制御信号２８でＯＮ
／ＯＦＦ制御される。スイッチ２７の他方の端子２９に
は、スイッチ３０ａ〜３０ｇが並列に接続されている。
これらスイッチ３０ａ〜３０ｇの他方の端子には、容量
値の異なる対接地容量３１ａ〜３１ｇが接続されてお
り、その容量値はＣ（２５）＜Ｃ（３１ａ）＜Ｃ（３１
ｂ）＜Ｃ（３１ｃ）＜Ｃ（３１ｄ）＜Ｃ（３１ｅ）＜Ｃ
（３１ｆ）＜Ｃ（３１ｇ）の関係を持つ。また、スイッ
チ３０ａ〜３０ｇは、それぞれ、制御信号３２ａ〜３２
ｇでＯＮ／ＯＦＦ制御される。
を可変にする時定数切換回路４１を示し、抵抗１の一方
の端子が入力端子２に、また、他方の端子が出力端子３
となっている。出力端子３には、スイッチ２４が接続さ
れており、このスイッチ２４の他方の端子には、対接地
容量２５が接続されている。このスイッチ２４は制御信
号２６でＯＮ／ＯＦＦ制御される。また、出力端子３に
はスイッチ２７が接続されており、制御信号２８でＯＮ
／ＯＦＦ制御される。スイッチ２７の他方の端子２９に
は、スイッチ３０ａ〜３０ｇが並列に接続されている。
これらスイッチ３０ａ〜３０ｇの他方の端子には、容量
値の異なる対接地容量３１ａ〜３１ｇが接続されてお
り、その容量値はＣ（２５）＜Ｃ（３１ａ）＜Ｃ（３１
ｂ）＜Ｃ（３１ｃ）＜Ｃ（３１ｄ）＜Ｃ（３１ｅ）＜Ｃ
（３１ｆ）＜Ｃ（３１ｇ）の関係を持つ。また、スイッ
チ３０ａ〜３０ｇは、それぞれ、制御信号３２ａ〜３２
ｇでＯＮ／ＯＦＦ制御される。
【００１４】次に図２に示した時定数切換回路４７の動
作を述べる。最も小さな時定数を実現するために最も小
さな容量２５を選択する場合には、スイッチ２４をＯＮ
し、スイッチ２４以外のスイッチをＯＦＦとする。これ
によって、抵抗１と容量２５によって、決定される時定
数を得ることができる。また、容量３１ａを選択する場
合は、スイッチ２７、および、スイッチ３０ａをＯＮし
て、出力端子３に容量３１ａを接続する。
作を述べる。最も小さな時定数を実現するために最も小
さな容量２５を選択する場合には、スイッチ２４をＯＮ
し、スイッチ２４以外のスイッチをＯＦＦとする。これ
によって、抵抗１と容量２５によって、決定される時定
数を得ることができる。また、容量３１ａを選択する場
合は、スイッチ２７、および、スイッチ３０ａをＯＮし
て、出力端子３に容量３１ａを接続する。
【００１５】すなわち、最も小さな時定数を実現するた
めに、容量２４を接続する場合には、スイッチ２７がＯ
ＦＦしているため、端子２９に接続されるスイッチ３０
ａ〜３０ｇの寄生容量の影響を受けない。このため、寄
生容量の影響が最も大きいと考えられる最も小さな時定
数を得る場合に、時定数の誤差を小さくすることができ
る。一方、容量３０ａ〜３０ｇを接続する場合には、ス
イッチ２７がＯＮするため、全スイッチの寄生容量の影
響を受けるが、時定数が大きいため、問題となることは
ない。
めに、容量２４を接続する場合には、スイッチ２７がＯ
ＦＦしているため、端子２９に接続されるスイッチ３０
ａ〜３０ｇの寄生容量の影響を受けない。このため、寄
生容量の影響が最も大きいと考えられる最も小さな時定
数を得る場合に、時定数の誤差を小さくすることができ
る。一方、容量３０ａ〜３０ｇを接続する場合には、ス
イッチ２７がＯＮするため、全スイッチの寄生容量の影
響を受けるが、時定数が大きいため、問題となることは
ない。
【００１６】図３は、本発明の時定数切換回路を含むＣ
Ｄ−ＲＯＭ（Compact Disk ReadOnly Memory）用のＲ
Ｆ（Radio Frequency）アンプのＲＦ系の信号処理部の
構成を示す回路図である。ＣＤ−ＲＯＭ等の光ディスク
に記録された信号の再生にあたっては、光ディスクから
読み出し、得られたアナログＲＦ（Radio Frequency）
信号を所定のスライスレベルを基準として２値のＲＦ信
号、即ちデジタルＲＦ信号に変換する処理が行われてい
る。そして、光ディスクに記録された信号は、多くの場
合、ＥＦＭ（Eight to Fourteen Modulation）信号であ
り、信号の直流成分が基本的に０となるように設定され
ている。このため、デジタル変換における上記スライス
レベルは、入力アナログＲＦ信号の中心電圧レベルにな
るように制御されている。
Ｄ−ＲＯＭ（Compact Disk ReadOnly Memory）用のＲ
Ｆ（Radio Frequency）アンプのＲＦ系の信号処理部の
構成を示す回路図である。ＣＤ−ＲＯＭ等の光ディスク
に記録された信号の再生にあたっては、光ディスクから
読み出し、得られたアナログＲＦ（Radio Frequency）
信号を所定のスライスレベルを基準として２値のＲＦ信
号、即ちデジタルＲＦ信号に変換する処理が行われてい
る。そして、光ディスクに記録された信号は、多くの場
合、ＥＦＭ（Eight to Fourteen Modulation）信号であ
り、信号の直流成分が基本的に０となるように設定され
ている。このため、デジタル変換における上記スライス
レベルは、入力アナログＲＦ信号の中心電圧レベルにな
るように制御されている。
【００１７】図３に示す回路は、このようなアナログＲ
Ｆ信号からデジタルＲＦ信号へと変換するデジタル変換
部及びスライスレベルコントロール部で構成をされてい
る。ピックアップによって、光ディスクから読み出され
た信号は、ＲＦアンプ３３により、高周波（ＲＦ）増幅
および波形成形され、これがアナログＲＦ信号として、
直流成分除去用の入力キャパシタ３４を介してコンパレ
ータ３５の反転入力端子に供給される。このコンパレー
タ３５は、デジタル変換部であり、その非反転入力端子
には、一定の基準電圧Ｖrefが供給されており、上記ア
ナログＲＦ信号をこの基準電圧Ｖrefと比較してデジタ
ルＲＦ信号に変換して出力する。
Ｆ信号からデジタルＲＦ信号へと変換するデジタル変換
部及びスライスレベルコントロール部で構成をされてい
る。ピックアップによって、光ディスクから読み出され
た信号は、ＲＦアンプ３３により、高周波（ＲＦ）増幅
および波形成形され、これがアナログＲＦ信号として、
直流成分除去用の入力キャパシタ３４を介してコンパレ
ータ３５の反転入力端子に供給される。このコンパレー
タ３５は、デジタル変換部であり、その非反転入力端子
には、一定の基準電圧Ｖrefが供給されており、上記ア
ナログＲＦ信号をこの基準電圧Ｖrefと比較してデジタ
ルＲＦ信号に変換して出力する。
【００１８】入力キャパシタ３４とコンパレータ３５の
反転入力端子との間には、抵抗３６の一端が接続され、
この抵抗３６の他端には、充放電によって入力アナログ
ＲＦ信号の中心電圧レベルをシフトさせるための積分キ
ャパシタ３７の正側電極が接続されている。コンパレー
タ３５の出力側と積分キャパシタ３７の正側電極と間に
は、チャージポンプ回路３８が設けられている。このチ
ャージポンプ回路３８は、コンパレータ３５から出力さ
れるデジタルＲＦ信号の出力レベルに応じて積分キャパ
シタ３７の充放電を制御するので、積分キャパシタ３７
の充電量が出力デジタルＲＦ信号の平均直流レベルに応
じて制御されることとなる。
反転入力端子との間には、抵抗３６の一端が接続され、
この抵抗３６の他端には、充放電によって入力アナログ
ＲＦ信号の中心電圧レベルをシフトさせるための積分キ
ャパシタ３７の正側電極が接続されている。コンパレー
タ３５の出力側と積分キャパシタ３７の正側電極と間に
は、チャージポンプ回路３８が設けられている。このチ
ャージポンプ回路３８は、コンパレータ３５から出力さ
れるデジタルＲＦ信号の出力レベルに応じて積分キャパ
シタ３７の充放電を制御するので、積分キャパシタ３７
の充電量が出力デジタルＲＦ信号の平均直流レベルに応
じて制御されることとなる。
【００１９】すなわち、コンパレータ３５の出力が、チ
ャージポンプ回路３８を介して積分キャパシタ３７で積
分され、デジタルＲＦ信号の平均値が演算される。この
平均値は、抵抗３６を介してアナログＲＦ信号に加えら
れる。従って、アナログＲＦ信号の中心電圧レベルが、
積分キャパシタ３７の正側電極の電圧レベル、即ち、デ
ジタルＲＦ信号の平均直流レベルに応じて調整され、ス
ライスレベルがアナログＲＦ信号の中心電圧レベルに追
従して制御される。
ャージポンプ回路３８を介して積分キャパシタ３７で積
分され、デジタルＲＦ信号の平均値が演算される。この
平均値は、抵抗３６を介してアナログＲＦ信号に加えら
れる。従って、アナログＲＦ信号の中心電圧レベルが、
積分キャパシタ３７の正側電極の電圧レベル、即ち、デ
ジタルＲＦ信号の平均直流レベルに応じて調整され、ス
ライスレベルがアナログＲＦ信号の中心電圧レベルに追
従して制御される。
【００２０】図４に、図３におけるＲＦアンプ３３の詳
細な回路構成を示す。ＲＦアンプ３３は、第１演算増幅
回路３９、波形成形回路４０及び第２演算増幅回路４１
を順次直結した構成になっており、アナログＲＦ信号を
増幅および波形成形を行い、次段のコンパレータに出力
する。波形成形回路４０は、ピックアップ部のレーザー
の劣化による振幅の減少を補正する目的で使用される。
この振幅の減少はＣＤ−ＲＯＭ上に形成されたビットの
長さが短いほど、すなわち、アナログＲＦ信号の周波数
が高いほど振幅が小さくなる傾向にあり、異なる振幅の
アナログＲＦ信号をコンパレータで２値化するため、ジ
ッタなどデジタルＲＦ信号成分が劣化するという問題が
ある。そこで、波形成形回路４０では、高い周波数の信
号だけを増幅し、全周波数領域にわたってアナログＲＦ
信号の振幅を揃えるという動作を行っている。
細な回路構成を示す。ＲＦアンプ３３は、第１演算増幅
回路３９、波形成形回路４０及び第２演算増幅回路４１
を順次直結した構成になっており、アナログＲＦ信号を
増幅および波形成形を行い、次段のコンパレータに出力
する。波形成形回路４０は、ピックアップ部のレーザー
の劣化による振幅の減少を補正する目的で使用される。
この振幅の減少はＣＤ−ＲＯＭ上に形成されたビットの
長さが短いほど、すなわち、アナログＲＦ信号の周波数
が高いほど振幅が小さくなる傾向にあり、異なる振幅の
アナログＲＦ信号をコンパレータで２値化するため、ジ
ッタなどデジタルＲＦ信号成分が劣化するという問題が
ある。そこで、波形成形回路４０では、高い周波数の信
号だけを増幅し、全周波数領域にわたってアナログＲＦ
信号の振幅を揃えるという動作を行っている。
【００２１】図５に波形成形回路の詳細な回路構成図を
示す。抵抗４２の一方の端子をＥＱ入力とし、他方の端
子を差動アンプ４３の反転入力端子と接続する。差動ア
ンプ４３の反転入力端子と差動アンプの出力端子間に
は、直列接続された抵抗４４、４５が挿入されており、
差動アンプの出力端子がＥＱ出力となっている。また、
抵抗４４、４５の接続点であるノード４６には、第１図
に示した時定数切換回路４７が配置されている。このよ
うな構成の波形成形回路では、図６に示すように時定数
切換回路４７による時定数の切換によって、複数の周波
数特性を実現することができる。
示す。抵抗４２の一方の端子をＥＱ入力とし、他方の端
子を差動アンプ４３の反転入力端子と接続する。差動ア
ンプ４３の反転入力端子と差動アンプの出力端子間に
は、直列接続された抵抗４４、４５が挿入されており、
差動アンプの出力端子がＥＱ出力となっている。また、
抵抗４４、４５の接続点であるノード４６には、第１図
に示した時定数切換回路４７が配置されている。このよ
うな構成の波形成形回路では、図６に示すように時定数
切換回路４７による時定数の切換によって、複数の周波
数特性を実現することができる。
【００２２】図６は、図５に示した回路の周波数―ゲイ
ン特性をシミュレーションした結果である。低周波ゲイ
ン４８は、抵抗４２，４３，４４の抵抗値によって決ま
る値、高周波ゲイン４９は抵抗４２〜４５の値によって
決まる値である。図８には、増幅が始まる周波数（ブー
スト周波数）が異なる１０種類の周波数―ゲイン特性が
示されている。これは、ＣＤ−ＲＯＭ用ＲＦアンプは１
倍速、４倍速など、異なる周波数成分を持つＲＦアナロ
グ信号を扱う必要があり、それぞれの倍速に対応して波
形成形回路の周波数特性を切り換えなければならないた
めである。このブースト周波数は、抵抗４５と、容量切
換部４７で選択されノード４６に接続される容量の容量
値によって決まる。したがって、本発明の時定数切換回
路を、上記の容量切換部に使用することにより、容量切
換部のスイッチの寄生容量を削減することができるた
め、良好な高周波数特性を持つ波形成形回路を実現する
ことが可能となる。
ン特性をシミュレーションした結果である。低周波ゲイ
ン４８は、抵抗４２，４３，４４の抵抗値によって決ま
る値、高周波ゲイン４９は抵抗４２〜４５の値によって
決まる値である。図８には、増幅が始まる周波数（ブー
スト周波数）が異なる１０種類の周波数―ゲイン特性が
示されている。これは、ＣＤ−ＲＯＭ用ＲＦアンプは１
倍速、４倍速など、異なる周波数成分を持つＲＦアナロ
グ信号を扱う必要があり、それぞれの倍速に対応して波
形成形回路の周波数特性を切り換えなければならないた
めである。このブースト周波数は、抵抗４５と、容量切
換部４７で選択されノード４６に接続される容量の容量
値によって決まる。したがって、本発明の時定数切換回
路を、上記の容量切換部に使用することにより、容量切
換部のスイッチの寄生容量を削減することができるた
め、良好な高周波数特性を持つ波形成形回路を実現する
ことが可能となる。
【００２３】上記のように、波形成形回路のブースト周
波数の切換に、本発明の時定数切換回路を適用すること
により、周波数特性が良好なＣＤ−ＲＯＭ用ＲＦアンプ
を実現することが可能となる。尚、上記の説明では、Ｃ
Ｄ−ＲＯＭ用ＲＦアンプを例に説明したが、本発明の時
定数切換回路は、この例に限定されず、良好な周波特性
が要求される種々の回路に同様に適用することが可能で
あり、同様の効果を得ることができる。
波数の切換に、本発明の時定数切換回路を適用すること
により、周波数特性が良好なＣＤ−ＲＯＭ用ＲＦアンプ
を実現することが可能となる。尚、上記の説明では、Ｃ
Ｄ−ＲＯＭ用ＲＦアンプを例に説明したが、本発明の時
定数切換回路は、この例に限定されず、良好な周波特性
が要求される種々の回路に同様に適用することが可能で
あり、同様の効果を得ることができる。
【００２４】
【発明の効果】以上、詳述したように、本発明の時定数
切換回路にあっては、小さな時定数を実現する場合、ス
イッチの寄生容量の影響を抑制することができる。した
がって、時定数の誤差を小さくし、良好な周波数特性を
実現することが可能となる。
切換回路にあっては、小さな時定数を実現する場合、ス
イッチの寄生容量の影響を抑制することができる。した
がって、時定数の誤差を小さくし、良好な周波数特性を
実現することが可能となる。
【図１】 本発明の第１実施形態における時定数切換回
路の回路図。
路の回路図。
【図２】 本発明の第２実施形態における時定数切換回
路の回路図。
路の回路図。
【図３】 ＣＤ−ＲＯＭ用ＲＦ信号処理部の回路構成
図。
図。
【図４】 ＲＦアンプの回路構成図。
【図５】 波形成形回路の回路図。
【図６】 波形成形回路のシミュレーション結果（周波
数―ゲイン特性）を示す図。
数―ゲイン特性）を示す図。
【図７】 従来例における時定数切換回路の回路図。
【図８】 ＭＯＳスイッチの回路図。
１ 抵抗
２ 入力端子
３ 出力端子
４ａ〜４ｈ 時定数切換スイッチ
５ａ〜５ｈ 時定数切換容量
６ａ〜６ｈ 時定数切換制御信号
７ Ｎｃｈトランジスタ
８、９ スイッチの入出力端子
１０ スイッチの制御端子
１１、１２ 拡散容量
１３、１４ ゲート容量
１５ａ〜１５ｄ 時定数切換スイッチ
１６ａ〜１６ｄ 時定数切換容量
１７ａ〜１７ｄ 時定数切換制御信号
１８ 時定数切換スイッチ
１９ 時定数切換制御信号
２０ 端子
２１ａ〜２１ｄ 時定数切換スイッチ
２２ａ〜２２ｄ 時定数切換容量
２３ａ〜２３ｄ 時定数切換制御信号
２４ 時定数切換スイッチ
２５ 時定数切換容量
２６ 時定数切換制御信号
２７ 時定数切換スイッチ
２８ 時定数切換制御信号
２９ 端子
３０ａ〜３０ｇ 時定数切換スイッチ
３１ａ〜３１ｇ 時定数切換容量
３２ａ〜３２ｇ 時定数切換制御信号
３３ ＲＦアンプ
３４ 入力部容量
３５ コンパレータ
３６ 抵抗
３７ 積分容量
３８ チャージポンプ
３９ 第１増幅回路
４０ 波形成形回路
４１ 第２増幅回路
４２ 抵抗
４３ 差動アンプ
４４、４５ 抵抗
４６ 時定数ノード
４７ 時定数切換回路
４８ 低周波ゲイン
４９ 高周波ゲイン
フロントページの続き
(56)参考文献 米国特許5235335（ＵＳ，Ａ)
米国特許4468653（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03H 11/04
G11B 20/10 321
H03H 7/06
Claims (4)
- 【請求項１】 抵抗の一方の端子を入力端子、また、他
方の端子を出力端子とし、時定数制御信号で制御される
第１のスイッチによって、前記出力端子に接続する容量
値を可変とする時定数切換回路において、前記容量値を
可変とするための複数の時定数切換用容量を複数のグル
ープに分割し、最も小さな容量値を持つ容量を含むグル
ープを直接、前記出力端子に接続し、その他のグループ
は第２のスイッチを介して、前記出力端子にすることを
特徴とした時定数切換回路。 - 【請求項２】 前記最も小さな容量グループを１個の容
量で構成することを特徴とした請求項１に記載の時定数
切換回路。 - 【請求項３】 前記、複数の容量グループを、容量値の
小さい順に接続すること特徴とした請求項１に記載の時
定数切換回路。 - 【請求項４】 抵抗の一方の端子を入力とし、他方の端
子を差動アンプの反転入力端子と接続し、前記差動アン
プの反転入力端子と前記出力端子との間に、直列接続さ
れた抵抗を挿入し、前記直列接続された抵抗の接続点
に、請求項１〜４のいずれかに記載の時定数切換回路を
接続した波形成形回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089806A JP3370045B2 (ja) | 2000-03-28 | 2000-03-28 | 時定数切換回路および波形成形回路 |
| KR1020010010439A KR100676354B1 (ko) | 2000-03-02 | 2001-02-28 | 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 |
| US09/795,443 US6403943B2 (en) | 2000-03-02 | 2001-03-01 | Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit |
| US10/137,427 US6538246B2 (en) | 2000-03-02 | 2002-05-03 | Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit |
| US10/358,310 US6696680B2 (en) | 2000-03-02 | 2003-02-05 | Variable resistance circuit, operational amplification circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089806A JP3370045B2 (ja) | 2000-03-28 | 2000-03-28 | 時定数切換回路および波形成形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285026A JP2001285026A (ja) | 2001-10-12 |
| JP3370045B2 true JP3370045B2 (ja) | 2003-01-27 |
Family
ID=18605510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089806A Expired - Fee Related JP3370045B2 (ja) | 2000-03-02 | 2000-03-28 | 時定数切換回路および波形成形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370045B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4585094B2 (ja) * | 2000-07-31 | 2010-11-24 | 旭化成エレクトロニクス株式会社 | Ｇｍ−Ｃフィルタにおける容量回路 |
| JP5251628B2 (ja) * | 2009-03-12 | 2013-07-31 | セイコーエプソン株式会社 | 液体残量検出システム |
| JP2010208271A (ja) * | 2009-03-12 | 2010-09-24 | Seiko Epson Corp | 半導体装置、液体噴霧装置、液体噴霧システム |
-
2000
- 2000-03-28 JP JP2000089806A patent/JP3370045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001285026A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538246B2 (en) | Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit | |
| US20050232101A1 (en) | Filter circuit | |
| US4509021A (en) | Circuit for amplifying and/or attenuating a signal | |
| JPH1070466A (ja) | 高調波歪を低減させたスイッチドキャパシタディジタル−アナログ変換器 | |
| JP2002280877A (ja) | トランスコンダクタ及びそれを用いたフィルタ回路 | |
| JP2001274645A (ja) | 演算増幅回路および集積回路 | |
| JP3370045B2 (ja) | 時定数切換回路および波形成形回路 | |
| KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
| US6359503B1 (en) | Basic cell for programmable analog time-continuous filter | |
| US6052001A (en) | Method and circuit for varying transconductance and variable bandwidth filter and variable gain amplifier using the same | |
| US6008691A (en) | Frequency-dependent resistor | |
| US5742199A (en) | Filter circuit and electronic apparatus | |
| US6304134B1 (en) | High-frequency boost technique | |
| JP3374115B2 (ja) | 可変抵抗回路、演算増幅回路および集積回路 | |
| EP0696846B1 (en) | High-pass filter structure with programmable zeros | |
| JP3859572B2 (ja) | 可変ゲインアンプおよびフィルタ回路 | |
| US5717350A (en) | Degenerated differential pair waveform builder | |
| JP3455063B2 (ja) | 可変利得増幅器 | |
| EP0948132B1 (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| JP3851889B2 (ja) | 可変電流分割回路 | |
| JP2001209901A (ja) | 磁気ディスクメモリ装置 | |
| JPS644363B2 (ja) | ||
| JPH08288794A (ja) | 基本セル構造、時系列遅延線および直交時系列フィルタ | |
| JPH0522077A (ja) | ローパスフイルタ内蔵差動増幅回路 | |
| JP2003008361A (ja) | 位相補償増幅回路とそれを用いたスイッチドキャパシタ回路および抵抗可変型アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |