JP2007088699A - 電圧電流変換回路及びアナログフィルタ回路 - Google Patents

Abstract

【課題】寄生容量を変化させずに出力電流を停止する。
【解決手段】所定の定電流を供給する第１（１２，１４）及び第２電流源（１１，１３）と、前記第１電流源と直列に接続され、制御電極に第１入力電圧（Ｖｉｎ−）が印加される第１トランジスタ（１８）と、前記第２電流源と直列に接続され、制御電極に第２入力電圧（Ｖｉｎ＋）が印加される第２トランジスタ（１７）とを有し、前記第１入力電圧及び前記第２入力電圧に応じて動作する差動回路と、を備え、前記第１電流源と前記第１トランジスタとの間から、前記第１電流源から供給される前記定電流と、前記第１トランジスタを流れる電流とに応じた第１出力電流（Ｉｏｕｔ＋）を出力する電圧電流変換回路であって、前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１出力電流を停止するスイッチ回路を、更に備える。
【選択図】図２

Description

本発明は、電圧電流変換回路及びアナログフィルタ回路に関する。

低電圧、低消費電力のアナログフィルタ回路として、電圧電流変換回路であるＯＴＡ（Operational Transconductance Amplifier）とキャパシタとを組み合わせたｇｍ−Ｃフィルタが一般的に知られている（例えば、特許文献１）。ｇｍ−Ｃフィルタにおけるカットオフ周波数ｆｃは、ＯＴＡのトランスコンダクタンスをｇｍ、キャパシタの容量をＣとすると、ｆｃ＝ｇｍ／２πＣとなる。そして、ｇｍ−Ｃフィルタでは、複数のＯＴＡを並列に接続することにより、カットオフ周波数ｆｃを変更する制御が一般的に行われている。

図７は、並列に接続された複数のＯＴＡを用いたｇｍ−Ｃフィルタの一般的な構成を示す図である。ｇｍ−Ｃフィルタ１００は、並列に接続されたＯＴＡ１１０，１１１と、キャパシタ１１２とを備えている。ＯＴＡ１１０，１１１には入力電圧Ｖｉｎが印加され、ＯＴＡ１１０，１１１から出力される電流がキャパシタ１１２に流れ込み、出力電圧Ｖｏｕｔとして出力される。

そして、ｇｍ−Ｃフィルタ１００は、カットオフ周波数ｆｃを切り替えるためのスイッチ回路１２１〜１２４を備えている。ＯＴＡ１１０のトランスコンダクタンスをｇｍ１、ＯＴＡ１１１のトランスコンダクタンスをｇｍ２、キャパシタ１１２の容量をＣとすると、全てのスイッチ回路１２１〜１２４がオンの状態では、ｇｍ−Ｃフィルタ１００のカットオフ周波数ｆｃは、ｆｃ＝（ｇｍ１＋ｇｍ２）／２πＣとなる。そして、例えば、スイッチ回路１２３またはスイッチ回路１２４がオフの状態では、ＯＴＡ１１１からキャパシタ１１２に対して電流が流れ込まなくなるため、ｇｍ−Ｃフィルタ１００のカットオフ周波数ｆｃは、ｆｃ＝ｇｍ１／２πＣとなる。また、例えば、スイッチ回路１２１またはスイッチ回路１２２がオフの状態では、ＯＴＡ１１０からキャパシタ１１２に対して電流が流れ込まなくなるため、ｇｍ−Ｃフィルタ１００のカットオフ周波数ｆｃは、ｆｃ＝ｇｍ２／２πＣとなる。

このように、ｇｍ−Ｃフィルタ１００では、並列に接続されたＯＴＡ１１０，１１１の出力電流をスイッチ回路１２１〜１２４を用いて停止することにより、カットオフ周波数ｆｃを変更することができる。
特開平７−２１２１８５号公報

ところで、ｇｍ−Ｃフィルタ１００には、様々な寄生容量が存在しており、この寄生容量もカットオフ周波数ｆｃを決定するための容量Ｃに加えられることとなる。図８は、ＯＴＡ１１０の一般的な構成例を示す図である。なお、ＯＴＡ１１０は、図７ではシングルエンドで表したが、図８に示すように全差動構成であることとする。

ＯＴＡ１１０は、Ｐ型ＭＯＳＦＥＴ１４１〜１４４、Ｎ型ＭＯＳＦＥＴ１４５〜１４８を備えている。Ｐ型ＭＯＳＦＥＴ１４１，１４２のゲートには所定のバイアス電圧ＢＩＡＳ１が印加され、Ｐ型ＭＯＳＦＥＴ１４３，１４４のゲートには所定のバイアス電圧ＢＩＡＳ２が印加され、これらのＰ型ＭＯＳＦＥＴ１４１〜１４４によって定電流源が構成されている。また、Ｎ型ＭＯＳＦＥＴ１４５，１４６のゲートには、可変のバイアス電圧ＢＩＡＳ３が印加されており、バイアス電圧ＢＩＡＳ３を調整することにより、ＯＴＡ１１０におけるトランスコンダクタンスｇｍ１を変更することができる。

Ｎ型ＭＯＳＦＥＴ１４７，１４８は差動回路を構成しており、差動入力Ｖｉｎ^＋，Ｖｉｎ⁻が入力される。そして、出力端子１５１，１５２からは、差動入力Ｖｉｎ^＋，Ｖｉｎ⁻に応じた差動出力Ｉｏｕｔ^＋，Ｉｏｕｔ⁻が出力される。例えば、入力電圧Ｖｉｎ^＋が入力電圧Ｖｉｎ⁻より大きくなったとする。これにより、Ｎ型ＭＯＳＦＥＴ１４７のドレイン電流がΔＩだけ増加し、Ｎ型ＭＯＳＦＥＴ１４８のドレイン電流がΔＩだけ減少したとすると、出力電流Ｉｏｕｔ^＋は＋ΔＩ、出力電流Ｉｏｕｔ⁻は−ΔＩとなる。このようにして、出力端子１５１，１５２からは、入力電圧Ｖｉｎ^＋，Ｖｉｎ⁻に応じた出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻が出力される。

このようなＯＴＡ１１０では、図７に示したスイッチ回路１２２に該当するスイッチ回路１２２ａ，１２２ｂのオンオフにより、出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻の出力・停止を制御することができる。このスイッチ回路１２２ａ，１２２ｂは、例えばＭＯＳＦＥＴを用いて実現することができるが、その両端には寄生容量１３１〜１３４が存在することとなる。したがって、スイッチ回路１２２ａ，１２２ｂがオンのときは、寄生容量１３１〜１３４が、カットオフ周波数ｆｃを決定するための容量Ｃに加えられることとなる。

一方、図９に示すように、スイッチ回路１２２ａ，１２２ｂがオフのときは、スイッチ回路１２２ａ，１２２ｂの寄生容量のうち、出力側にある寄生容量１３２，１３４のみがカットオフ周波数ｆｃを決定するための容量Ｃに加えられることとなる。つまり、スイッチ回路１２２ａ，１２２ｂのオンオフにより、カットオフ周波数ｆｃに影響する寄生容量が変化することとなり、ｇｍ−Ｃフィルタ１００において所望のカットオフ周波数ｆｃを精度良く得ることが困難となってしまう。

また、ＯＴＡ１１０では、スイッチ回路１２２ａ，１２２ｂによらず、スイッチ回路１２１のオンオフにより、出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻の出力・停止を制御することもできる。しかし、スイッチ回路１２１をオフにすると、Ｐ型ＭＯＳＦＥＴ１４１〜１４４で構成される定電流源がオフとなり、Ｎ型ＭＯＳＦＥＴ１４５〜１４８もオフとなる。したがって、スイッチ回路１２１をオフにすると、Ｎ型ＭＯＳＦＥＴ１４５，１４６の出力端子側にある寄生容量１６１，１６２及びＮ型ＭＯＳＦＥＴ１４７，１４８の寄生容量１６３，１６４が小さくなってしまう。この寄生容量１６１〜１６４も、カットオフ周波数ｆｃに影響するものであるため、スイッチ回路１２１のオンオフにより寄生容量が変化すると、ｇｍ−Ｃフィルタ１００において所望のカットオフ周波数ｆｃを精度良く得ることが困難となってしまう。

本発明は上記課題を鑑みてなされたものであり、寄生容量を変化させずに出力電流を停止することができる電圧電流変換回路、及び精度の良いカットオフ周波数を得ることができるアナログフィルタ回路を提供することを目的とする。

上記目的を達成するため、本発明の電圧電流変換回路は、所定の定電流を供給する第１及び第２電流源と、前記第１電流源と直列に接続され、制御電極に第１入力電圧が印加される第１トランジスタと、前記第２電流源と直列に接続され、制御電極に第２入力電圧が印加される第２トランジスタとを有し、前記第１入力電圧及び前記第２入力電圧に応じて動作する差動回路と、を備え、前記第１電流源と前記第１トランジスタとの間から、前記第１電流源から供給される前記定電流と、前記第１トランジスタを流れる電流とに応じた第１出力電流を出力する電圧電流変換回路であって、前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１出力電流を停止するスイッチ回路を、更に備えることとする。

さらに、前記電圧電流変換回路は、前記第２電流源と前記第２トランジスタとの間から、前記第２電流源から供給される前記定電流と、前記第２トランジスタを流れる電流とに応じた第２出力電流を出力し、前記スイッチ回路は、前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１及び第２出力電流を停止することとしてもよい。

また、前記電圧電流変換回路は、前記第１電流源と前記第１トランジスタとの間に直列に接続された第３トランジスタと、前記第２電流源と前記第２トランジスタとの間に直列に接続された第４トランジスタと、を更に備え、前記第３及び第４トランジスタの制御電極に前記第１及び第２出力電流を調整するための電圧が印加されてなることとしてもよい。

そして、本発明のアナログフィルタ回路は、前記電圧電流変換回路であり、並列接続される第１及び第２電圧電流変換回路と、前記第１及び第２電圧電流変換回路から出力される前記第１出力電流が入力され、前記第１及び第２電圧電流変換回路の夫々の前記スイッチ回路のオンオフに応じて、前記第１及び第２電圧電流変換回路の少なくとも何れか一方から出力される前記第１出力電流に応じた出力電圧を出力するキャパシタと、を備えることとする。

寄生容量を変化させずに出力電流を停止することができる電圧電流変換回路、及び精度の良いカットオフ周波数を得ることができるアナログフィルタ回路を提供することができる。

＝＝ＯＴＡ＝＝
図１は、本発明の電圧電流変換回路の一実施形態であるＯＴＡ（Operational Transconductance Amplifier）の構成を示す図である。ＯＴＡ１は、Ｐ型ＭＯＳＦＥＴ１１〜１４、Ｎ型ＭＯＳＦＥＴ１５〜１８、及びスイッチ回路１９を備えている。Ｐ型ＭＯＳＦＥＴ１１，１２のソースには、電源電圧Ｖｄｄが印加され、ゲートには所定のバイアス電圧ＢＩＡＳ１が印加されている。そして、Ｐ型ＭＯＳＦＥＴ１３は、ソースがＰ型ＭＯＳＦＥＴ１１のドレインと接続され、ゲートに所定のバイアス電圧ＢＩＡＳ２が印加されている。また、Ｐ型ＭＯＳＦＥＴ１４は、ソースがＰ型ＭＯＳＦＥＴ１２のドレインと接続され、ゲートにバイアス電圧ＢＩＡＳ２が印加されている。つまり、Ｐ型ＭＯＳＦＥＴ１１〜１４は、定電流Ｉを生成する電流源となっている。なお、Ｐ型ＭＯＳＦＥＴ１２，１４が本発明の第１電流源に該当し、Ｐ型ＭＯＳＦＥＴ１１，１３が本発明の第２電流源に該当する。

Ｎ型ＭＯＳＦＥＴ１５（第４トランジスタ）は、ドレインがＰ型ＭＯＳＦＥＴ１３のドレインと接続され、可変のバイアス電圧ＢＩＡＳ３がゲートに印加されている。また、Ｎ型ＭＯＳＦＥＴ１６（第３トランジスタ）は、ドレインがＰ型ＭＯＳＦＥＴ１４のドレインと接続され、ゲートに可変のバイアス電圧ＢＩＡＳ３が印加されている。このバイアス電圧ＢＩＡＳ３を調整することにより、ＯＴＡ１におけるトランスコンダクタンスを変更することができる。

Ｎ型ＭＯＳＦＥＴ１７，１８は差動の入力電圧Ｖｉｎ^＋（第２入力電圧），Ｖｉｎ⁻（第１入力電圧）に応じて動作する差動回路となっている。Ｎ型ＭＯＳＦＥＴ１７（第２トランジスタ）は、ドレインがＮ型ＭＯＳＦＥＴ１５のソースと接続され、ソースが接地され、ゲートに入力電圧Ｖｉｎ^＋が印加されている。また、Ｎ型ＭＯＳＦＥＴ１８（第１トランジスタ）は、ドレインがＮ型ＭＯＳＦＥＴ１６のソースと接続され、ソースが接地され、ゲートに入力電圧Ｖｉｎ⁻が印加されている。そして、スイッチ回路１９は、例えばＭＯＳＦＥＴ等のトランジスタ回路で構成されるものであり、制御信号に応じてオンオフすることにより、Ｎ型ＭＯＳＦＥＴ１７，１８のドレイン間を電気的に接続・開放することができる。

そして、Ｐ型ＭＯＳＦＥＴ１４とＮ型ＭＯＳＦＥＴ１６との間に、出力端子２１が設けられ、Ｐ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１５との間に、出力端子２２が設けられている。出力端子２１からは、差動出力の一方である出力電流Ｉｏｕｔ^＋（第１出力電流）が出力され、出力端子２２からは、差動出力の他方である出力電流Ｉｏｕｔ⁻（第２出力電流）が出力される。

このようなＯＴＡ１において、出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻を出力する場合は、スイッチ回路１９はオフとなっている。そして、スイッチ回路１９がオフの状態で、入力電圧Ｖｉｎ^＋が入力電圧Ｖｉｎ⁻より大きくなったとする。これにより、Ｎ型ＭＯＳＦＥＴ１７のドレイン電流がΔＩだけ増加し、Ｎ型ＭＯＳＦＥＴ１８のドレイン電流がΔＩだけ減少したとすると、出力電流Ｉｏｕｔ^＋は＋ΔＩ、出力電流Ｉｏｕｔ⁻は−ΔＩとなる。このようにして、出力端子２１，２２からは、入力電圧Ｖｉｎ^＋，Ｖｉｎ⁻に応じた出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻が出力される。なお、ＯＴＡ１におけるトランスコンダクタンスをｇｍとすると、Ｉｏｕｔ^＋＝ｇｍ（Ｖｉｎ^＋−Ｖｉｎ⁻）となる。

図２は、ＯＴＡ１の出力電流を停止した状態を示す図である。図２では、スイッチ回路１９がオンとなっている。この状態において、図１の場合と同様に、入力電圧Ｖｉｎ^＋が入力電圧Ｖｉｎ⁻より大きくなり、Ｎ型ＭＯＳＦＥＴ１７のドレイン電流がΔＩだけ増加し、Ｎ型ＭＯＳＦＥＴ１８のドレイン電流がΔＩだけ減少したとする。このとき、Ｎ型ＭＯＳＦＥＴ１８のドレイン電流の減少分ΔＩは、スイッチ回路１９を介してＮ型ＭＯＳＦＥＴ１７のドレインに流れ込むこととなる。つまり、スイッチ回路１９がオンの状態では、入力電圧Ｖｉｎ^＋，Ｖｉｎ⁻の差により生じる電流変化は、Ｎ型ＭＯＳＦＥＴ１７，１８及びスイッチ回路１９で構成されるループ内で吸収され、出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻は出力されない。

また、スイッチ回路１９のオンオフにかかわらず、Ｐ型ＭＯＳＦＥＴ１１〜１４で構成される定電流源は動作しており、Ｎ型ＭＯＳＦＥＴ１５〜１８もオンとなっている。そのため、出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻の出力時及び停止時においてＮ型ＭＯＳＦＥＴ１５，１６の出力端子２１，２２側にある寄生容量３１，３２及びＮ型ＭＯＳＦＥＴ１７，１８の寄生容量３３，３４は変化しない。つまり、ＯＴＡ１では、寄生容量を変化させずに出力電流を停止することができる。

なお、本実施形態においては、ＯＴＡ１は完全差動構成としたが、シングルエンド構成とすることも可能である。また、ＯＴＡ１は、トランスコンダクタンスを調整するためのＮ型ＭＯＳＦＥＴ１５，１６を備えることとしたが、このようなトランジスタを備えないこととしてもよい。Ｎ型ＭＯＳＦＥＴ１５，１６を備えない場合においても、Ｎ型ＭＯＳＦＥＴ１７，１８の寄生容量３３，３４が出力電流Ｉｏｕｔ^＋，Ｉｏｕｔ⁻の出力時及び停止時において変化しないため、寄生容量を変化させずに出力電流を停止することができる。

＝＝ｇｍ−Ｃフィルタ＝＝
図３は、本発明のアナログフィルタ回路の一実施形態であるｇｍ−Ｃフィルタの構成を示す図である。図３（ａ）は、差動構成のｇｍ−Ｃフィルタ４０であり、ＯＴＡ１と同一構成のＯＴＡ１ａ，１ｂと、キャパシタ４１，４２とを備えている。ＯＴＡ１ａ，１ｂは並列接続されており、夫々の非反転入力端子（Ｎ型ＭＯＳＦＥＴ１７のゲート）に入力電圧Ｖｉｎ^＋が印加され、夫々の反転入力端子（Ｎ型ＭＯＳＦＥＴ１８のゲート）に入力電圧Ｖｉｎ⁻が印加されている。そして、夫々の非反転出力端子（出力端子２１）とキャパシタ４２の一端とが接続され、夫々の反転出力端子（出力端子２２）とキャパシタ４１の一端とが接続されている。ＯＴＡ１ａ，１ｂの非反転出力端子から出力される出力電流によりキャパシタ４２が充電され、キャパシタ４２の電圧が出力電圧Ｖｏｕｔ^＋となっている。そして、ＯＴＡ１ａ，１ｂの反転出力端子から出力される出力電流によりキャパシタ４１が充電され、キャパシタ４１の電圧が出力電圧Ｖｏｕｔ⁻となっている。なお、ＯＴＡ１ａ，１ｂをシングル構成とする場合は、図３（ｂ）に示すようにｇｍ−Ｃフィルタ４０を構成することができる。

このようなｇｍ−Ｃフィルタ４０では、ＯＴＡ１ａ，１ｂの夫々のスイッチ回路１９のオンオフにより、カットオフ周波数ｆｃを切り替えることができる。例えば、ＯＴＡ１ａ，１ｂの夫々のスイッチ回路１９がオフのとき、キャパシタ４１の容量及びＯＴＡ１ａ，１ｂの寄生容量を合わせた容量をＣ、ＯＴＡ１ａのトランスコンダクタンスをｇｍ１、ＯＴＡ１ｂのトランスコンダクタンスをｇｍ２とすると、カットオフ周波数ｆｃは、ｆｃ＝（ｇｍ１＋ｇｍ２）／２πＣとなる。

そして、例えば、ＯＴＡ１ａのスイッチ回路１９をオフ、ＯＴＡ１ｂのスイッチ回路１９をオンとすると、ＯＴＡ１ｂの出力電流は停止される。このとき、前述したように、ＯＴＡ１ｂの寄生容量３２は変化しないため、キャパシタ４１の容量及びＯＴＡ１ａ，１ｂの寄生容量を合わせた容量はＣのままである。したがって、カットオフ周波数ｆｃは、ｆｃ＝ｇｍ１／２πＣとなる。同様に、ＯＴＡ１ａのスイッチ回路１９をオン、ＯＴＡ１ｂのスイッチ回路１９をオフとした場合も、ＯＴＡ１ａの寄生容量３２は変化しないため、カットオフ周波数ｆｃは、ｆｃ＝ｇｍ２／２πＣとなる。

このように、ＯＴＡ１ａ，１ｂを用いたｇｍ−Ｃフィルタ４０では、出力電流の出力時及び停止時で寄生容量が変化しないため、精度の良いカットオフ周波数を得ることができる。

＝＝ＡＧＣ回路＝＝
図４は、本発明の電圧電流変換回路を用いて構成される自動利得調整回路（以後「ＡＧＣ回路」と称する）の一例を示す図である。ＡＧＣ（Auto Gain Control）回路５０は、出力電圧Ｖｏｕｔが所定の信号レベルとなるようにゲイン（利得）を自動調整する回路であり、可変ゲインアンプ５１、信号レベル検出回路５２、ＯＴＡ５３，５４、及びキャパシタ５５を備えている。

可変ゲインアンプ５１は、ＯＴＡ５４から出力される電流に応じたゲインで入力電圧Ｖｉｎを増幅して出力する。本例においては、ＯＴＡ５４から出力される電流が大きくなるほど可変ゲインアンプ５１におけるゲインが大きくなることとする。信号レベル検出回路５２は、出力電圧Ｖｏｕｔの信号レベルを検出して出力する。

ＯＴＡ５３は、信号レベル検出回路５２から出力される信号レベルと、所定の信号レベルを示す基準電圧Ｖｒｅｆとの誤差に応じた電流を出力する。なお、本例においては、信号レベル検出回路から出力される信号レベルをＶｄ、ＯＴＡ５３のトランスコンダクタンスをｇｍ１とすると、ＯＴＡ５３から出力される電流Ｉｏｕｔは、Ｉｏｕｔ＝ｇｍ１（Ｖｒｅｆ−Ｖｄ）となっている。したがって、出力電圧Ｖｏｕｔの信号レベルが所定の信号レベルより小さい場合は、ＯＴＡ５３の出力電流Ｉｏｕｔは正の電流となり、その電流量に応じてキャパシタ５５の電圧が上昇する。一方、出力電圧Ｖｏｕｔの信号レベルが所定の信号レベルより大きい場合は、ＯＴＡ５３の出力電流Ｉｏｕｔは負の電流となり、その電流量に応じてキャパシタ５５の電圧が下降する。

ＯＴＡ５４は、キャパシタ５５の電圧を電流に変換して可変ゲインアンプ５１に出力する。つまり、出力電圧Ｖｏｕｔの信号レベルが所定の信号レベルより小さい場合は、キャパシタ５５の電圧が上昇し、ＯＴＡ５４の出力電流が大きくなる。そして、ＯＴＡ５４の出力電流が大きくなると、可変ゲインアンプ５１におけるゲインが大きくなり、出力電圧Ｖｏｕｔの信号レベルが大きくなる。一方、出力電圧Ｖｏｕｔの信号レベルが所定の信号レベルより大きい場合は、キャパシタ５５の電圧が下降し、ＯＴＡ５４の出力電流が小さくなる。そして、ＯＴＡ５４の出力電流が小さくなると、可変ゲインアンプ５１におけるゲインが小さくなり、出力電圧Ｖｏｕｔの信号レベルが小さくなる。

このように、ＡＧＣ回路５０では、入力電圧Ｖｉｎの信号レベルが変化しても、出力電圧Ｖｏｕｔの信号レベルが一定となるように、可変ゲインアンプ５１におけるゲインの調整が行われている。図５は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの変化の一例を示す図である。時刻ｔ１に、入力電圧Ｖｉｎが大きくなると、その入力電圧Ｖｉｎが時刻ｔ１までのゲインで増幅されるため、出力電圧Ｖｏｕｔが所定の信号レベルより大きくなる。これにより、ＡＧＣ回路５０では、時刻ｔ１からゲインが徐々に小さくなり、時刻ｔ２に出力電圧Ｖｏｕｔが所定の信号レベルとなる。

ここで、ＯＴＡ５３のトランスコンダクタンスをｇｍ１、キャパシタ５５の容量及びＯＴＡ５３の寄生容量を合わせた容量をＣとすると、時刻ｔ１から時刻ｔ２までの時間Ｔは、ｇｍ１／Ｃにより定まることとなる。そして、ＡＧＣ回路５０が用いられるアプリケーションの動作モード等により、ＯＴＡ５３のトランスコンダクタンスを調整し、この時間Ｔを変更する場合がある。そこで、トランスコンダクタンスを調整可能とするため、複数のＯＴＡを並列に接続することにより、ＯＴＡ５３を構成する場合がある。

図６は、本発明の電圧電流変換回路を並列接続したＯＴＡの一例を示す図である。ＯＴＡ５３は、ＯＴＡ１と同一構成のＯＴＡ１ｃ，１ｄが並列接続された構成となっている。ＯＴＡ１ｃ，１ｄの夫々の反転入力端子（Ｎ型ＭＯＳＦＥＴ１８のゲート）には、信号レベル検出回路５２から出力される電圧Ｖｄが印加され、ＯＴＡ１ｃ，１ｄの夫々の非反転入力端子（Ｎ型ＭＯＳＦＥＴ１７のゲート）には、基準電圧Ｖｒｅｆが印加されている。そして、ＯＴＡ１ｃ，１ｄの夫々の非反転出力端子（出力端子２１）とキャパシタ５５の一端とが接続されている。

このようなＯＴＡ５３を用いたＡＧＣ回路５０では、ＯＴＡ１ｃ，１ｄの夫々のスイッチ回路１９のオンオフにより、出力電圧Ｖｏｕｔが安定するまでの時間Ｔを調整することができる。例えば、ＯＴＡ１ｃ，１ｄの夫々のスイッチ回路１９がオフのとき、キャパシタ５５の容量及びＯＴＡ１ｃ，１ｄの寄生容量を合わせた容量をＣ、ＯＴＡ１ｃのトランスコンダクタンスをｇｍ１１、ＯＴＡ１ｄのトランスコンダクタンスをｇｍ１２とすると、時間Ｔは、（ｇｍ１１＋ｇｍ１２）／Ｃにより定まることとなる。

そして、例えば、ＯＴＡ１ｃのスイッチ回路１９をオフ、ＯＴＡ１ｄのスイッチ回路１９をオンとすると、ＯＴＡ１ｄの出力電流は停止される。このとき、前述したように、ＯＴＡ１ｄの寄生容量３２は変化しないため、キャパシタ５５の容量及びＯＴＡ１ｃ，１ｄの寄生容量を合わせた容量はＣのままである。したがって、時間Ｔは、ｇｍ１１／Ｃにより定まる。同様に、ＯＴＡ１ｃのスイッチ回路１９をオン、ＯＴＡ１ｄのスイッチ回路１９をオフとした場合も、ＯＴＡ１ｃの寄生容量３２は変化しないため、時間Ｔは、ｇｍ１２／Ｃにより定まることとなる。

このように、ＯＴＡ５３を用いたＡＧＣ回路５０では、出力電流の出力時及び停止時で寄生容量が変化しないため、入力電圧Ｖｉｎが変化してから出力電圧Ｖｏｕｔの信号レベルが安定するまでの時間Ｔを、精度良く調整することが可能となる。

以上、本実施形態のＯＴＡ１、ＯＴＡ１を用いて構成されるｇｍ−Ｃフィルタ４０及びＡＧＣ回路５０について説明した。前述したように、ＯＴＡ１は、寄生容量を変化させずに出力電流を停止することができる。

そして、このようなＯＴＡ１を用いることにより、ｇｍ−Ｃフィルタ４０において、精度の良いカットオフ周波数ｆｃを得ることができる。また、このようなＯＴＡ１を用いることにより、ＡＧＣ回路５０において出力電圧が安定するまでの時間を精度良く調整することができる。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

本発明の電圧電流変換回路の一実施形態であるＯＴＡの構成を示す図である。 ＯＴＡの出力電流を停止した状態を示す図である。 本発明のアナログフィルタ回路の一実施形態であるｇｍ−Ｃフィルタの構成を示す図である。 本発明の電圧電流変換回路を用いて構成される自動利得調整回路の一例を示す図である。 入力電圧及び出力電圧の変化の一例を示す図である。 本発明の電圧電流変換回路を並列接続したＯＴＡの一例を示す図である。 並列に接続された複数のＯＴＡを用いたｇｍ−Ｃフィルタの一般的な構成を示す図である。 ＯＴＡの一般的な構成例を示す図である。 ＯＴＡの出力電流を停止する一般的な例を示す図である。

符号の説明

１，１ａ，１ｂ，１ｃ，１ｄ，５３，５４ ＯＴＡ
１１〜１４ Ｐ型ＭＯＳＦＥＴ
１５〜１８ Ｎ型ＭＯＳＦＥＴ
１９ スイッチ回路
２１，２２ 出力端子
３１〜３４ 寄生容量
４０ ｇｍ−Ｃフィルタ
４１，４２，５５ キャパシタ
５０ ＡＧＣ回路
５１ 可変ゲインアンプ
５２ 信号レベル検出回路

Claims (4)

1. 所定の定電流を供給する第１及び第２電流源と、
   前記第１電流源と直列に接続され、制御電極に第１入力電圧が印加される第１トランジスタと、前記第２電流源と直列に接続され、制御電極に第２入力電圧が印加される第２トランジスタとを有し、前記第１入力電圧及び前記第２入力電圧に応じて動作する差動回路と、を備え、
   前記第１電流源と前記第１トランジスタとの間から、前記第１電流源から供給される前記定電流と、前記第１トランジスタを流れる電流とに応じた第１出力電流を出力する電圧電流変換回路であって、
   前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１出力電流を停止するスイッチ回路を、
   更に備えることを特徴とする電圧電流変換回路。
2. 請求項１に記載の電圧電流変換回路であって、
   前記第２電流源と前記第２トランジスタとの間から、前記第２電流源から供給される前記定電流と、前記第２トランジスタを流れる電流とに応じた第２出力電流を出力し、
   前記スイッチ回路は、
   前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１及び第２出力電流を停止すること、
   を特徴とする電圧電流変換回路。
3. 請求項２に記載の電圧電流変換回路であって、
   前記第１電流源と前記第１トランジスタとの間に直列に接続された第３トランジスタと、
   前記第２電流源と前記第２トランジスタとの間に直列に接続された第４トランジスタと、
   を更に備え、
   前記第３及び第４トランジスタの制御電極に前記第１及び第２出力電流を調整するための電圧が印加されてなることを特徴とする電圧電流変換回路。
4. 請求項１〜３の何れか一項に記載の電圧電流変換回路であり、並列接続される第１及び第２電圧電流変換回路と、
   前記第１及び第２電圧電流変換回路から出力される前記第１出力電流が入力され、前記第１及び第２電圧電流変換回路の夫々の前記スイッチ回路のオンオフに応じて、前記第１及び第２電圧電流変換回路の少なくとも何れか一方から出力される前記第１出力電流に応じた出力電圧を出力するキャパシタと、
   を備えることを特徴とするアナログフィルタ回路。
   
   

Images