JP2000049661A

JP2000049661A - マッチドフィルタ回路

Info

Publication number: JP2000049661A
Application number: JP21613698A
Authority: JP
Inventors: Ichiro Imaizumi; 市郎今泉; Hisashi Kato; 寿加藤; Kenzo Urabe; 健三占部; Tetsuhiko Miyatani; 徹彦宮谷
Original assignee: Kokusai Electric Corp
Current assignee: Kokusai Electric Corp
Priority date: 1998-07-30
Filing date: 1998-07-30
Publication date: 2000-02-18

Abstract

(57)【要約】【課題】定期的なリフレッシュを不要にし、回路規模
を増大することなく、高速で且つ消費電力を低減できる
マッチドフイルタ回路を提供する。【解決手段】入力したアナログ電圧をアナログ電流に
変換し、アナログ電流についてサンプルホールド及び拡
散符号との乗算及び乗算結果の加算を行い、加算結果の
電流を電圧に変換して相関出力とするマッチドフィルタ
回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信や無線
ＬＡＮ等におけるスペクトラム拡散通信システムの受信
機側で用いられるマッチドフィルタ回路に係り、特に高
速で且つ消費電力を低減できるマッチドフィルタ回路に
関する。

【０００２】

【従来の技術】一般的にスペクトラム拡散（Spread Spe
ctrum ：ＳＳ）通信システムでは、送信側で送信データ
に対して狭帯域変調（１次変調）と拡散変調（２次変
調）の２段階の変調を行ってデータを送信し、受信側で
は、受信データに対して逆拡散を行って１次変調信号に
戻してから、通常の検波回路でベースバンド信号の再生
を行うようになっている。

【０００３】そして、従来スぺクトラム拡散された受信
信号の逆拡散回路としては、高速に同期捕捉を行い、以
降検出された同期位相で相関を取ることができるマッチ
ドフィルタ回路が用いられていた。

【０００４】まず、従来のマッチドフィルタ回路の１つ
であるデジタル方式のマッチドフィルタ回路について、
図６を使って説明する。図６は、従来のデジタル方式の
マッチドフィルタ回路の構成ブロック図である。

【０００５】従来のデジタル方式のマッチドフィルタ回
路は、入力アナログ信号をデジタル値に変換するアナロ
グ／デジタル（Ａ／Ｄ）変換器１と、複数のディレイフ
リップフロップ（Delay Flip-Flop:Ｄ−ＦＦ）で構成さ
れるサンプル・ホールド回路２′と、各Ｄ−ＦＦからの
出力に拡散符号であるＰＮ（Pseudo random Noise ）符
号を乗算する乗算器３′と、乗算器３′からの乗算結果
を加算する加算器４′とから構成されている。

【０００６】従来のデジタル方式のマッチドフィルタ回
路の動作は、入力アナログ信号がＡ／Ｄ変換器１でデジ
タル値に変換され、サンプル・ホールド回路２′で、１
シンボル分のデータが保持され、乗算器３′でＰＮ符号
を構成する各コードと各々乗算され、乗算結果が加算器
４′で加算されて、相関出力が得られるようになってい
る。

【０００７】しかし、このデジタル方式のマッチドフィ
ルタ回路の場合、高精度のアナログ／デジタル変換器が
必要なために消費電力の増大をもたらすという問題点が
あり、また処理速度を高速にしたい場合、例えば符号長
分のサンプル・ホールド回路２′及び乗算器３′の組を
複数設ける方法を取ると、それに比例して消費電力が増
加し、高速化と低消費電力化を両立することが困難とな
っている。

【０００８】そこで、これらの対策として、アナログ／
デジタル変換器を用いず、直接アナログ信号のまま復調
を行うマッチドフィルタ回路が、特開平９−４６２３１
号「マッチドフィルタ回路」に提案されている。

【０００９】ここで、従来のマッチドフィルタ回路の別
の例であるアナログ方式のマッチドフィルタ回路につい
て、図７を用いて説明する。図７は、従来のアナログ方
式のマッチドフィルタ回路の構成例を示すブロック図で
ある。

【００１０】従来のアナログ方式のマッチドフィルタ回
路は、入力アナログ信号を順次取り込んで保持する複数
のサンプル・ホールド回路（Ｓ／Ｈ）２″と、各サンプ
ル・ホールド回路２″で保持された電位に対してＰＮ符
号を乗算する乗算器３″と、乗算器３″からの出力を一
斉に加算する加算器４″とから構成されている。

【００１１】尚、特開平９−４６２３１号の提案では、
消費電力を低減する目的から、サンプル・ホールド回路
２″にいわゆるニューロオペアンプが使用されている。
ニューロオペアンプについては、特開平６−４５８３９
号「演算増幅器」等に提案されている他、‘９７ＩＳＳ
ＣＣ Digest of Technical Paper TP6.5 Page100 にも
記載されている。

【００１２】

【発明が解決しようとする課題】しかしながら、特開平
９−４６２３１号に提案されている従来のアナログ方式
のマッチドフィルタ回路では、前記デジタル方式のマッ
チドフィルタ回路に比べ低消費電力化を実現している
が、アナログ型の演算回路においては、ニューロオペア
ンプを用いているために、インバータやキャパシタンス
における電荷残留によりオフセット電圧が生じ、多数の
アンプ間のオフセット誤差が大きく、出力精度が劣化す
るという問題点があった。

【００１３】そして、このような残留電荷の解消のため
には、容量部分を短絡させるいわゆるリフレッシュを定
期的に実施する必要があり、このリフレッシュ時には演
算を停止しなければならないため、代わりに演算を実行
する回路を余分に設けて速度低下を防ぐことになり、回
路規模が増大するという問題点があった。

【００１４】また、定期的なリフレッシュを制御する制
御ロジックの規模が大きく、更なる低消費電力化が難し
いという問題点があり、必ずしも性能面、製造面で課題
が無いとは言えない。

【００１５】本発明は上記実情に鑑みて為されたもの
で、定期的なリフレッシュを不要にし、回路規模を増大
することなく、高速で且つ消費電力を低減できるマッチ
ドフィルタ回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、マッチドフィルタ
回路において、符号分割多重方式で変調されたアナログ
電圧を入力し、前記アナログ電圧をアナログ電流に変換
し、前記アナログ電流をサンプルホールドし、前記ホー
ルドされたアナログ電流に拡散符号を乗算し、前記乗算
結果を加算して相関出力を取得することを特徴としてお
り、定期的なリフレッシュを不要にできる。

【００１７】上記従来例の問題点を解決するための請求
項２記載の発明は、マッチドフィルタ回路において、符
号分割多重方式で変調されたアナログ電圧を入力し、前
記アナログ電圧をアナログ電流に変換する電圧電流変換
器と、前記アナログ電流をサンプルホールドする複数の
サンプルホールド回路と、前記各サンプルホールド回路
でホールドされた電流に与えられた拡散符号を乗算する
複数の乗算器と、前記各サンプルホールド回路における
サンプルタイミングを制御すると共に、前記乗算回路に
拡散符号をシフトしながら与えるコントロール回路と、
前記乗算結果を加算する加算器と、前記加算結果の電流
を電圧に変換する電流電圧変換器を有することを特徴と
しており、定期的なリフレッシュを不要にできる。

【００１８】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項２記載のマッチドフィルタ回
路において、サンプルホールド回路が、電圧電流変換器
から出力されるアナログ電流を時分割でサンプリング
し、前記サンプリングした電流に対応する出力電流をホ
ールドする制御を行う第１及び第２のスイッチと、前記
サンプリングした電流による電荷をホールドする静電容
量と、前記サンプリングした電流と前記出力電流の向き
を反転する為の２つのトランジスタとを有するサンプル
ホールド回路であることを特徴としており、簡単な構成
で且つ消費電力を低減したサンプル・ホールド回路を実
現できる。

【００１９】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項２記載のマッチドフィルタ回
路において、乗算器が、サンプルホールド回路の出力を
入力し、与えられる拡散符号の値に従って正相又は逆相
に切り替えて出力するスイッチと、前記逆相側にあって
前記サンプルホールド回路の出力を反転する反転増幅器
とを有する乗算器であることを特徴としており、簡単な
構成で乗算器を実現できる。

【００２０】

【発明の実施の形態】請求項に係る発明について、その
実施の形態を図面を参照しながら説明する。本発明に係
るマッチドフィルタ回路は、入力したアナログ電圧をア
ナログ電流に変換し、アナログ電流についてサンプルホ
ールド及び拡散符号との乗算及び乗算結果の加算を行
い、加算結果の電流を電圧に変換して相関出力とするも
のなので、定期的なリフレッシュを不要にでき、回路規
模を増大することなく、高速で且つ消費電力を低減でき
るものである。

【００２１】まず、本発明に係るマッチドフィルタ回路
の構成について図１を使って説明する。図１は、本発明
に係るマッチドフィルタ回路の構成ブロック図である。
尚、図７と同様の構成をとる部分については同一の符号
を付して説明する。

【００２２】本実施の形態のマッチドフィルタ回路は、
図１に示すように、従来と同様の構成である複数のサン
プル・ホールド回路２と、サンプル・ホールド回路２と
対になる乗算器３と、加算器４と、本発明の特徴部分で
ある電圧電流変換器５と、電流電圧変換器６と、コント
ロール回路７とから構成されている。

【００２３】次に、本発明のマッチドフィルタ回路の各
部について具体的に説明する。電圧電流変換器５は、ス
ペクトラム拡散変調されているアナログの入力電圧信号
を、電流信号に変換する一般的な電圧電流変換器であ
る。電流電圧変換器６は、相関出力の電流を電圧に変換
するものである。

【００２４】サンプル・ホールド回路２は、変換された
電流をサンプルホールドするもので、拡散信号（ＰＮ符
号）の１シンボル長分（図１ではｎ個）必要とし、各サ
ンプル・ホールド回路２-1〜２-nが、１シンボル時間を
ｎ等分したチップ間隔で時分割して順に電流の取り込み
を行い、それを繰り返すようになっている。

【００２５】ここで、１つのサンプル・ホールド回路２
の具体的な構造について、図２を使って説明する。図２
は、本発明のサンプル・ホールド回路の内部構成図であ
る。サンプルホールド回路２は、図２に示すように、カ
レントミラー回路を基本とし、スイッチ（Ｓ１）２１
と、スイッチ（Ｓ２）２２と、ＭＯＳトランジスタ（Ｍ
１）２３と、ＭＯＳトランジスタ（Ｍ２）２４と、静電
容量（Ｃｓ）２５とから構成されている。

【００２６】図２のサンプル・ホールド回路２の動作
は、時分割された電流の取り込みタイミングになると、
スイッチ２１とスイッチ２２が共にＯＮになって、カレ
ントミラー回路として動作し、ＭＯＳトランジスタ２３
とＭＯＳトランジスタ２４に同電流が流れ、入力電流を
サンプリングして、静電容量２５にホールドし、サンプ
リング時間（１チップ時間）が経過すると、スイッチ２
１とスイッチ２２が共にＯＦＦになる。

【００２７】そして、スイッチ２１とスイッチ２２がＯ
ＦＦになると、静電容量Ｃｓに保持された電荷によりＭ
ＯＳトランジスタ２４側では電流が流れ続ける状態が保
持され、次の電流の取り込みタイミングになってスイッ
チ２１及びスイッチ２２がＯＮになるまで入力された電
流に対して、電流の向きが反対で絶対値が等しい電流が
出力され続けるようになっている。

【００２８】尚、各サンプルホールド回路２-1〜２-nに
おけるスイッチ２１及びスイッチ２２の切替制御は、後
述するコントロール回路７で行う。スイッチ２１及びス
イッチ２２の切替制御の具体例については、後述する。

【００２９】乗算器３は、各サンプル・ホールド回路２
からの出力電流に対して拡散符号（ＰＮ符号）の値を乗
算するもので、サンプル・ホールド回路２と対になるよ
うに設けられている。そして、各乗算器３-1〜３-nに
は、ＰＮ符号を構成する各符号の値（“１”又は
“０”）が後述するコントロール回路７によって１チッ
プ毎にシフトするように制御されながら与えられるよう
になっている。

【００３０】ここで、１つの乗算器３の具体的な構造に
ついて、図３を使って説明する。図３は、本発明の乗算
器の内部構成図である。乗算器３は、図３に示すよう
に、スイッチ（ＳＷ）３１と、反転増幅器３２とから構
成されている。尚、反転増幅器３２は、入力電流を反転
して出力する一般的な反転増幅器で、例えば、図２に示
したサンプルホールド回路と同一の回路構成をとる。

【００３１】そして、各乗算器３では、後述するコント
ロール回路７から１チップ毎にシフトしながら拡散符号
（ＰＮ符号）の値（“１”又は“０”）が与えられるこ
とによって、スイッチ３１が正相（ＰＮ＝“１”）又は
逆相（ＰＮ＝“０”）に切り替えられ、逆相分について
は反転増幅器３２で反転することによって、各サンプル
・ホールド回路２からの出力の正相信号又は逆相信号を
出力するようになっている。

【００３２】尚、ここで、実際には電流の向きは、図３
の右から左方向に流れ、図２に示したＭＯＳトランジス
タ２４に流れ込むことになる。

【００３３】コントロール回路７は、各サンプルホール
ド回路２におけるサンプルタイミングの制御と、各乗算
器３における拡散（ＰＮ）符号の切替制御を行うもので
ある。

【００３４】具体的に、サンプルタイミングの制御で
は、１シンボル時間をｎ等分したチップ時間毎に各サン
プルホールド回路２-1〜２-nが順に入力電流を取り込む
ように、各サンプルホールド回路２-1〜２-nのスイッチ
２１及びスイッチ２２のON/OFFを制御する。また、ＰＮ
符号の切替制御では、ＰＮ符号を記憶し、各乗算器３に
与えるＰＮ符号の値をシフトして供給するよう制御す
る。

【００３５】ここで、サンプルホールド回路２及び乗算
器３における動作について、図４を用いて具体例で説明
する。図４は、本発明のサンプルホールド回路２及び乗
算器３における動作の具体例を示すタイミングチャート
図である。尚、図４では１シンボルが７チップの場合を
示している。

【００３６】図４に示すように、１シンボルが７チップ
で、サンプルホールド回路２-1からサンプルホールド回
路２-7の順でサンプリングを行う場合、サンプルホール
ド回路（Ｓ／Ｈ）２-1のスイッチ２１（Ｓ１）及びスイ
ッチ２２（Ｓ２）は、（ｂ−１）のように時刻t0でＯＮ
され、１チップ後の時刻t1でＯＦＦされ、１シンボル周
期後の時刻t7でＯＮされ、１チップ後の時刻t8でＯＦＦ
されてサンプリングを行う。

【００３７】サンプリング時間t0〜t1で、入力電流が
（ａ）のようにプラス（＋）であると、サンプルホール
ド回路（Ｓ／Ｈ）２-1からの出力電流は（ｂ−２）のよ
うにマイナス（−）になり、次のサンプリング時刻t7ま
でホールドされる。そして、次のt7〜t8のサンプリング
で、入力電流が（ａ）のようにマイナス（−）であるの
で、出力電流は（ｂ−２）のようにプラス（＋）にな
り、次のサンプリング時刻までホールドされる。

【００３８】一方、サンプルホールド回路（Ｓ／Ｈ）２
-2では、スイッチ２１（Ｓ１）及びスイッチ２２（Ｓ
２）が、（ｃ−１）のように時刻t1でＯＮされ、１チッ
プ後の時刻t2でＯＦＦされ、１シンボル周期後の時刻t8
でＯＮされ、１チップ後の時刻t9でＯＦＦされてサンプ
リングが行われ、t1〜t2で、入力電流が（ａ）のように
マイナス（−）であるので、出力電流は（ｃ−２）のよ
うにプラス（＋）になり、次のサンプリング時刻t8まで
ホールドされる。

【００３９】そして、以降のサンプルホールド回路２-3
〜２-7は、１チップずつずれたタイミングでサンプルホ
ールドを行うようになっており、これが時分割でサンプ
ルホールドを行うということを示している。

【００４０】そして、各乗算器３では、対になるサンプ
ルホールド回路２からの出力電流がホールドされている
１シンボル間に、コントロール回路７の制御によって１
チップ毎にシフトされたＰＮ符号が順に与えられ、乗算
を行う。例えば、乗算器３-1においては、（ｂ−３）に
示すように時刻t0から１チップ毎にＰＮ符号を構成する
各符号（ＰＮ１〜ＰＮ７とする）が与えられて乗算さ
れ、乗算器３-2においては、（ｃ−３）に示すようにＰ
Ｎ２〜ＰＮ７，ＰＮ１の順で与えられて乗算される。

【００４１】このように乗算器３に対する拡散符号（Ｐ
Ｎ符号）のシフトを実施しない場合、各サンプルホール
ド回路２間で保持電流の転送が必要になり、転送に伴う
誤差が発生することになるので、このＰＮ符号のシフト
は電流の転送誤差を防止するうえで有効になる。

【００４２】加算器４は、各乗算器３から出力される乗
算結果を加算する電流加算器である。ここで、１つの加
算器４の具体的な構造について、図５を使って説明す
る。図５は、本発明の加算器４の内部構成図である。加
算器４は、図５に示すようにカレントミラー回路を用
い、ＭＯＳトランジスタ（Ｍ３）４１と、ＭＯＳトラン
ジスタ（Ｍ４）４２とから構成されている。

【００４３】加算器４は、各乗算器３からの出力電流
で、反転増幅器３２を用いて反転された逆相分とそのま
ま出力される正相分とが共にＷｉｒｅ−ＯＲとなって加
算され、加算された電流が入力され、電流の向きが反対
で絶対値が等しい電流が出力されるようになっている。

【００４４】本発明のマッチドフィルタ回路では、入力
されたアナログ電圧を電圧電流変換器５によって電流に
変換し、変換された電流を時分割にカレントミラー型の
サンプルホールド回路２にサンプルホールドし、拡散符
号（ＰＮ符号）の値をシフトしながら乗算器３で乗算
し、全ての乗算結果を加算器４にて加算し、加算結果を
電流電圧変換器６によって電圧に変換して相関出力を取
得するので、動作周波数には依存せず一定であり、高速
動作においても低消費電力となる効果がある。

【００４５】また、本発明のマッチドフィルタ回路は、
サンプル・ホールド回路２が、サンプリングのタイミン
グを制御するスイッチ２１，２２と、電荷をホールドす
る静電容量２５と、出力電流の向きを反転する為のＭＯ
Ｓトランジスタ２３，２４で構成でき、ニューロアンプ
等を用いることなく簡単で低消費電力なマッチドフィル
タ回路が実現でき、リフレッシュ等を不要にして、回路
規模を増大することなく、高速で且つ消費電力を低減で
きる効果がある。

【００４６】また、本発明のマッチドフィルタ回路は、
乗算器３が拡散符号の値によって切り分けるスイッチ
と、逆相出力において信号を反転させる反転増幅器３２
で構成でき、簡単な構成で乗算器３を実現できる効果が
ある。

【００４７】また、本発明のマッチドフィルタ回路は、
コントロール回路７で乗算器３に与える拡散符号をシフ
トするので、ホールドされた電流の転送等が不要にな
り、電流の転送誤差を防止できる効果がある。

【００４８】

【発明の効果】請求項１記載の発明によれば、符号分割
多重方式で変調されたアナログ電圧を入力してアナログ
電流に変換し、アナログ電流をサンプルホールドし、ホ
ールドされたアナログ電流に拡散符号を乗算し、乗算結
果を加算して相関出力を取得するマッチドフィルタ回路
としているので、Ａ／Ｄ変換器やニューロアンプなどを
用いずに構成することによって、定期的なリフレッシュ
を不要にでき、回路規模を増大することなく、高速で且
つ消費電力を低減できる効果がある。

【００４９】請求項２記載の発明によれば、符号分割多
重方式で変調されたアナログ電圧を入力して電圧電流変
換器でアナログ電流に変換し、コントロール回路の制御
によって複数のサンプルホールド回路でアナログ電流を
時分割にサンプルホールドし、乗算器でホールドされた
アナログ電流にコントロール回路の制御によってシフト
しながら与えられる拡散符号を乗算し、加算器で乗算結
果を加算して相関出力を取得するマッチドフィルタ回路
としているので、Ａ／Ｄ変換器やニューロアンプなどを
用いずに構成することによって、定期的なリフレッシュ
を不要にでき、回路規模を増大することなく、高速で且
つ消費電力を低減できる効果がある。

【００５０】請求項３記載の発明によれば、サンプルホ
ールド回路が、第１及び第２のスイッチで電圧電流変換
器から出力されるアナログ電流を時分割で取り込むタイ
ミングを制御して静電容量に取り込んだ電流の電荷をホ
ールドし、取り込んだ電流に対応する出力電流をホール
ドしたまま出力し、２つのトランジスタで取り込んだ電
流と、出力電流の向きを反転するサンプルホールド回路
である請求項２記載のマッチドフィルタ回路としている
ので、ニューロアンプなどを用いずにサンプルホールド
回路を構成することによって、定期的なリフレッシュを
不要にでき、回路規模を増大することなく、高速で且つ
消費電力を低減できる効果がある。

【００５１】請求項４記載の発明によれば、乗算器が、
サンプルホールド回路の出力を入力し、スイッチで与え
られる拡散符号の値に従って正相又は逆相に切り替えて
出力し、逆相側ではサンプルホールド回路の出力を反転
増幅器で反転する乗算器である請求項２記載のマッチド
フィルタ回路としているので、簡単な構成で乗算器を構
成することによって、高速で且つ消費電力を低減できる
効果がある。

【図面の簡単な説明】

【図１】本発明に係るマッチドフィルタ回路の構成ブロ
ック図である。

【図２】本発明のサンプル・ホールド回路の内部構成図
である。

【図３】本発明の乗算器の内部構成図である。

【図４】本発明のサンプルホールド回路及び乗算器にお
ける動作の具体例を示すタイミングチャート図である。

【図５】本発明の加算器の内部構成図である。

【図６】従来のデジタル方式のマッチドフィルタ回路の
構成ブロック図である。

【図７】従来のアナログ方式のマッチドフィルタ回路の
構成例を示すブロック図である。

【符号の説明】

１…ＡＤ変換器、２，２′，２″…サンプル・ホール
ド回路、３，３′，３″…乗算器、４，４′，４″
…加算器、５…電圧電流変換器、６…電流電圧変換
器、２１，２２…スイッチ、２３，２４…ＭＯＳト
ランジスタ、２５…静電容量、３１…スイッチ、３
２…反転増幅器、４１，４２…ＭＯＳトランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者占部健三東京都中野区東中野三丁目14番20号国際電気株式会社内 (72)発明者宮谷徹彦東京都中野区東中野三丁目14番20号国際電気株式会社内Ｆターム(参考） 5J022 BA05 CF05 5J023 AA01 AB02 AC04 AC06 AC08 AD13 5K022 EE02 EE33

Claims

【特許請求の範囲】

【請求項１】符号分割多重方式で変調されたアナログ
電圧を入力し、前記アナログ電圧をアナログ電流に変換
し、前記アナログ電流をサンプルホールドし、前記ホー
ルドされたアナログ電流に拡散符号を乗算し、前記乗算
結果を加算して相関出力を取得することを特徴とするマ
ッチドフィルタ回路。
【請求項２】符号分割多重方式で変調されたアナログ
電圧を入力し、前記アナログ電圧をアナログ電流に変換
する電圧電流変換器と、前記アナログ電流をサンプルホ
ールドする複数のサンプルホールド回路と、前記各サン
プルホールド回路でホールドされた電流に与えられた拡
散符号を乗算する複数の乗算器と、前記各サンプルホー
ルド回路におけるサンプルタイミングを制御すると共
に、前記乗算回路に拡散符号をシフトしながら与えるコ
ントロール回路と、前記乗算結果を加算する加算器と、
前記加算結果の電流を電圧に変換する電流電圧変換器を
有することを特徴とするマッチドフィルタ回路。
【請求項３】サンプルホールド回路が、電圧電流変換
器から出力されるアナログ電流を時分割でサンプリング
し、前記サンプリングした電流に対応する出力電流をホ
ールドする制御を行う第１及び第２のスイッチと、前記
サンプリングした電流による電荷をホールドする静電容
量と、前記サンプリングした電流と前記出力電流の向き
を反転する為の２つのトランジスタとを有するサンプル
ホールド回路であることを特徴とする請求項２記載のマ
ッチドフィルタ回路。
【請求項４】乗算器が、サンプルホールド回路の出力
を入力し、与えられる拡散符号の値に従って正相又は逆
相に切り替えて出力するスイッチと、前記逆相側にあっ
て前記サンプルホールド回路の出力を反転する反転増幅
器とを有する乗算器であることを特徴とする請求項２記
載のマッチドフィルタ回路。