JP7450362B2 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP7450362B2
JP7450362B2 JP2019192502A JP2019192502A JP7450362B2 JP 7450362 B2 JP7450362 B2 JP 7450362B2 JP 2019192502 A JP2019192502 A JP 2019192502A JP 2019192502 A JP2019192502 A JP 2019192502A JP 7450362 B2 JP7450362 B2 JP 7450362B2
Authority
JP
Japan
Prior art keywords
signal
amplifier
capacitor
circuit
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019192502A
Other languages
English (en)
Other versions
JP2021069000A (ja
Inventor
雄寿 椎根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019192502A priority Critical patent/JP7450362B2/ja
Priority to CN202011109881.2A priority patent/CN112702033A/zh
Priority to US17/072,279 priority patent/US11509267B2/en
Publication of JP2021069000A publication Critical patent/JP2021069000A/ja
Priority to JP2024032695A priority patent/JP2024055972A/ja
Application granted granted Critical
Publication of JP7450362B2 publication Critical patent/JP7450362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/261Amplifier which being suitable for instrumentation applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/271Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses capacitive isolation means, e.g. capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/333A frequency modulator or demodulator being used in the amplifier circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45138Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45528Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45551Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本説明は、微小信号を増幅する増幅器に関する。
微小信号を増幅する増幅器として、従来からチョッパ増幅器が広く使用されている。図3は、従来のチョッパ増幅器を示すブロック図である。
従来のチョッパ増幅器は、入力信号Vinをチョッパ変調する変調器21と、1段目の増幅回路22と、増幅された信号をチョッパ復調する復調器23と、2段目の増幅回路24と、ローパスフィルタ(LPF)25を備えている。
従来のチョッパ増幅器は、変調器21で入力信号Vinを周波数fcでチョッパ変調し、復調器23が増幅回路22で増幅した信号を周波数fcでチョッパ復調し、その信号差を増幅回路24で増幅した後にLPF25で高周波成分を取り除くことによって、低周波(1/f)雑音のない増幅信号Voutを得ることが出来る(例えば、特許文献1参照)。
特開2014-216705号 図5
しかしながら、従来のチョッパ増幅器は、入力信号を変調する際に、変調器21を構成するスイッチ(MOSトランジスタ)のクロックフィードスルーにより入力信号Vinにノイズが相乗されて伝播し、増幅回路24の出力電圧にスパイクノイズが混在する。また、従来のチョッパ増幅器は、増幅回路22の入力誤差成分を除去するためにLPF25が必要であり、LPF25の減衰効果を高めるためには抵抗と容量を大きくする必要があり、そのためチップサイズが増大する。
本願発明は、以上のような課題を解決するためになされたものであり、チップサイズを増大させることなく、スイッチのクロックフィードスルーによるスパイクノイズを低減することが可能な増幅器を提供することを目的とする。
本発明の増幅器は、入力信号を変調して変調信号を出力する信号極性反転回路と、OTAで構成され、前記変調信号を増幅し電流を出力する増幅回路と、前記増幅回路が出力する電流を選択的にサンプルする単一のサンプル用コンデンサと、前記サンプル用コンデンサの電圧が転送されるホールド用コンデンサと、を有するサンプルホールド回路と、を備えた増幅器であって、前記増幅器は、第一の期間から第八の期間を一周期として動作し、前記信号極性反転回路は、第一、第二、第五、第六の期間に前記入力信号を反転せず、第三、第四、第七、第八の期間に前記入力信号を反転して、前記変調信号として出力し、前記サンプルホールド回路は、前記第二、第三、第五、第六の期間に前記サンプル用コンデンサに前記変調信号をサンプルし、前記第八の期間に前記サンプル用コンデンサの電圧を前記ホールド用コンデンサに転送する、ことを特徴とする。
本発明の増幅器によれば、増幅回路をOTAで構成し、OTAが出力する電流をサンプルホールド回路でサンプリングして復調することで、チップサイズを増大させることなく、スイッチのクロックフィードスルーによるスパイクノイズを低減することが可能になる。
本実施形態の増幅器を示すブロック図である。 本実施形態の増幅器の動作を示すタイムチャートである。 従来のチョッパ増幅器を示すブロック図である。
図1は、本発明の実施形態の増幅器を示すブロック図である。
本実施形態の増幅器は、信号極性反転回路11と、初段の増幅回路12と、サンプルホールド回路13と、2段目の増幅回路14と、入力端子IN1及びIN2、出力端子OUT1及びOUT2を備えている。本実施形態の増幅器は、入力端子IN1及びIN2間に入力された入力信号Vinを増幅して、出力端子OUT1及びOUT2間に出力信号Voutとして出力する。
信号極性反転回路11は、スイッチ111、112、113、114と、第一の入力端子、第二の入力端子、第一の出力端子、第二の出力端子を備えている。増幅回路12は、Operational Transconductance Amplifier(OTA)で構成されている。サンプルホールド回路13は、スイッチ131、132、133、134、136、137と、サンプル用のコンデンサ135と、ホールド用のコンデンサ138と、第一の入力端子、第二の入力端子、第一の出力端子、第二の出力端子を備えている。2段目の増幅回路14は、完全差動増幅回路で構成されている。
信号極性反転回路11は、第一の入力端子に入力端子IN1が接続され、第二の入力端子に入力端子IN2が接続されている。第一の入力端子は、スイッチ111を介して第一の出力端子に接続され、スイッチ113を介して第二の出力端子に接続されている。第二の入力端子は、スイッチ112を介して第二の出力端子に接続され、スイッチ114を介して第一の出力端子に接続されている。信号極性反転回路11は、制御信号φ1、φ2に同期して、第一及び第二の入力端子に入力された信号を、第一及び第二の出力端子に切り替えて出力する。
増幅回路12は、第一の入力端子に信号極性反転回路11の第一の出力端子が接続され、第二の入力端子に信号極性反転回路11の第二の出力端子が接続されている。増幅回路12は、入力オフセット電圧を有し、例として第一の入力端子にオフセット電圧Vosとして示す。
増幅回路12は、第一の入力端子の電圧と第二の入力端子の電圧の差が正の場合、入力電圧差が大きいほどより大きい電流が第一の出力端子からソースされ、第二の出力端子からシンクされる。また、増幅回路12は、第一の入力端子の電圧と第二の入力端子の電圧の差が負の場合、入力電圧差が大きいほどより大きい電流が第一の出力端子からシンクされ、第二の出力端子からソースされる。ここで、増幅器12をOTAで構成して出力信号を電流とすることで、図2に示す各期間の出力信号をコンデンサで容易に加減算することが可能になる。即ち、従来技術の復調器をサンプルホールド回路に置き換えることが可能になる。
サンプルホールド回路13は、第一の入力端子に増幅回路12の第一の出力端子が接続され、第二の入力端子に増幅回路12の第二の出力端子が接続されている。第一の入力端子は、スイッチ131を介してコンデンサ135の一方の端子に接続され、スイッチ133を介してコンデンサ135の他方の端子に接続されている。第二の入力端子は、スイッチ134を介してコンデンサ135の一方の端子に接続され、スイッチ132を介してコンデンサ135の他方の端子に接続されている。コンデンサ135の一方の端子は、スイッチ136を介してコンデンサ138の一方の端子とサンプルホールド回路13の第一の出力端子に接続されている。コンデンサ135の他方の端子は、スイッチ137を介してコンデンサ138の他方の端子とサンプルホールド回路13の第二の出力端子に接続されている。
サンプルホールド回路13は、制御信号φA及びφBに同期して増幅回路12が出力する電流をコンデンサ135に充電することによりサンプリングを行い、増幅回路12の出力信号から混在する雑音成分を除去して、制御信号φHに同期して出力する機能を有する。
増幅回路14は、第一の入力端子にサンプルホールド回路13の第一の出力端子が接続され、第二の入力端子にサンプルホールド回路13の第二の出力端子が接続されている。
図2は、本実施形態の増幅器の動作を示すタイムチャートである。
増幅器の動作の一周期はt0からt8の期間であり、各期間の長さは同一(ΔT)である。入力信号Vinは、制御信号φ1、φ2などの周波数と比較して十分低い周波数なので、図2ではほとんど直流電圧となっている。また、Vcmは、入力信号Vinの動作点電圧である。
制御信号φ1は、期間t0~t2と期間t4~t6にHレベル、期間t2~t4と期間t6~t8にLレベルになる。制御信号φ2は、その逆のレベルである。従って、信号極性反転回路11は、期間t0~t2と期間t4~t6に、第一の入力端子が第一の出力端子に接続され、第二の入力端子が第二の出力端子に接続され、期間t2~t4と期間t6~t8に、第一の入力端子が第二の出力端子に接続され、第二の入力端子が第一の出力端子に接続される。
信号極性反転回路11が上述のように動作するので、その第一の出力端子と第二の出力端子の間の信号Vaは、動作点電圧Vcmを中心に、期間t0~t2と期間t4~t6は+Vin、期間t2~t4と期間t6~t8は-Vinの電圧値になる。即ち、信号極性反転回路11は変調器であって、信号Vaは変調信号である。
増幅回路12の第一の入力端子と第二の入力端子の間の入力電圧をVbとすると、入力電圧Vbは電圧Vaに直流オフセット電圧Vosが加わった電圧になる。即ち、期間t0~t2と期間t4~t6は+Vos+Vin、期間t2~t4と期間t6~t8は+Vos-Vinの電圧値になる。
ここで、増幅回路12のトランスコンダクタンスをgmとすると、増幅回路12の出力する電流は、期間t0~t2と期間t4~t6でgm×(+Vos+Vin)、期間t2~t4と期間t6~t8でgm×(+Vos-Vin)になる。
サンプルホールド回路13は、期間t1~t2において、制御信号φAがHレベルになるのでスイッチ131とスイッチ132がオンして、制御信号φBがLレベルなのでスイッチ133とスイッチ134がオフしている。即ち、第一の入力端子はスイッチ131を介してコンデンサ135の一方の端子に接続され、第二の入力端子はスイッチ132を介してコンデンサ135の他方の端子に接続される。
また、制御信号φHがLレベルなのでスイッチ136とスイッチ137はオフしている。即ち、コンデンサ138は、コンデンサ135と切り離されている。
従って、コンデンサ135は、増幅回路12の出力する電流(gm×(+Vos+Vin))で時間ΔTの間充電される。t2の時点のコンデンサ135の電圧VCst2は、コンデンサ135の容量をCsとすると式(1)で表される。
その後、期間t2~t3において、サンプルホールド回路13は、増幅回路12の出力する電流(gm×(+Vos-Vin))でコンデンサ135が時間ΔTの間充電される。従って、t3の時点のコンデンサ135の電圧VCst3は、式(2)で表される。
式(2)からわかるように、期間t1~t3において、コンデンサ135は、極性を反転した期間の入力電圧Vinに基づく電流が加算されることにより、入力信号Vinから分離したオフセット電圧Vosに基づく電圧に充電される。
期間t3~t4において、制御信号φA、φBともにLレベルになるので、スイッチ131~スイッチ134が全てオフし、コンデンサ135は、式(2)の電圧を保持する。
t4において、制御信号φBがHレベルになるので、スイッチ133とスイッチ134がオンする。即ち、コンデンサ135は、期間t2~t3とは逆に増幅回路12の出力端子に接続される。
期間t4からt6において、制御信号φ1はHレベル、制御信号φ2はLレベルになるので、増幅回路12は電流(gm×(+Vos+Vin))を出力する。そして、スイッチ133とスイッチ134がオンしているので、コンデンサ135は、電流(gm×(+Vos+Vin))で時間2ΔTの間放電される。
従って、t6の時点のコンデンサ135の電圧VCst6は、式(3)で表される。
式(3)に示すように、サンプルホールド回路13は、期間t1からt6の動作によって、増幅回路12の出力信号から雑音成分を除去し、入力信号Vin成分の増幅信号のみを抽出することを実現している。
期間t6~t7において、制御信号φA、φBともにLレベルになるので、スイッチ131~スイッチ134が全てオフし、コンデンサ135は、式(3)の電圧を保持する。
t7において、制御信号φHがHレベルになるので、スイッチ136とスイッチ137がオンする。即ち、コンデンサ135の電圧は、コンデンサ138に転送され、増幅回路14を介して増幅器の出力端子OUT1及びOUT2に出力信号Voutとして出力される。
t8において、制御信号φHがLレベルになるので、スイッチ136とスイッチ137がオフして、一連の動作を終了する。そして、この動作を繰り返すことによって、本実施形態の増幅器は、入力信号Vinを増幅して低雑音の出力信号Voutを出力する。
以上説明したように、本実施形態の増幅器は、OTAで構成した初段の増幅回路12と、サンプルホールド回路13を備えたので、信号極性反転回路11を構成するスイッチ(MOSトランジスタ)のクロックフィードスルーによるスパイクノイズは、後段の増幅回路14に伝搬しない。従って、増幅回路14の後にLPFを必要としないので、チップサイズが増大することはない。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、増幅回路12や増幅回路14の入力端子と出力端子の極性は適宜設計されてよい。また例えば、増幅回路14は、必要がなければ省略しても良い。
11 信号極性反転回路
12 初段の増幅回路(OTA)
13 サンプルホールド回路
14 2段目の増幅回路

Claims (2)

  1. 入力信号を変調して変調信号を出力する信号極性反転回路と、
    OTAで構成され、前記変調信号を増幅し電流を出力する増幅回路と、
    前記増幅回路が出力する電流を選択的にサンプルする単一のサンプル用コンデンサと、前記サンプル用コンデンサの電圧が転送されるホールド用コンデンサと、を有するサンプルホールド回路と、
    を備えた増幅器であって、
    前記増幅器は、第一の期間から第八の期間を一周期として動作し、
    前記信号極性反転回路は、第一、第二、第五、第六の期間に前記入力信号を反転せず、第三、第四、第七、第八の期間に前記入力信号を反転して、前記変調信号として出力し、
    前記サンプルホールド回路は、前記第二、第三、第五、第六の期間に前記サンプル用コンデンサに前記変調信号をサンプルし、前記第八の期間に前記サンプル用コンデンサの電圧を前記ホールド用コンデンサに転送する、
    ことを特徴とする増幅器。
  2. 前記信号極性反転回路は、前記入力信号を第一の制御信号と第二の制御信号によって変調し、
    前記サンプルホールド回路は、前記増幅回路が出力する電流を第三の制御信号と第四の制御信号によって選択的に前記サンプル用コンデンサにサンプルし、第五の制御信号によって前記サンプル用コンデンサの電圧をホールド用コンデンサに転送する、
    ことを特徴とする請求項1に記載の増幅器。
JP2019192502A 2019-10-23 2019-10-23 増幅器 Active JP7450362B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019192502A JP7450362B2 (ja) 2019-10-23 2019-10-23 増幅器
CN202011109881.2A CN112702033A (zh) 2019-10-23 2020-10-16 放大器
US17/072,279 US11509267B2 (en) 2019-10-23 2020-10-16 Amplifier
JP2024032695A JP2024055972A (ja) 2019-10-23 2024-03-05 増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019192502A JP7450362B2 (ja) 2019-10-23 2019-10-23 増幅器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024032695A Division JP2024055972A (ja) 2019-10-23 2024-03-05 増幅器

Publications (2)

Publication Number Publication Date
JP2021069000A JP2021069000A (ja) 2021-04-30
JP7450362B2 true JP7450362B2 (ja) 2024-03-15

Family

ID=75505530

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019192502A Active JP7450362B2 (ja) 2019-10-23 2019-10-23 増幅器
JP2024032695A Pending JP2024055972A (ja) 2019-10-23 2024-03-05 増幅器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024032695A Pending JP2024055972A (ja) 2019-10-23 2024-03-05 増幅器

Country Status (3)

Country Link
US (1) US11509267B2 (ja)
JP (2) JP7450362B2 (ja)
CN (1) CN112702033A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150477A (ja) 2013-02-04 2014-08-21 Renesas Electronics Corp 半導体装置
JP2014225742A (ja) 2013-05-15 2014-12-04 ルネサスエレクトロニクス株式会社 信号処理回路、レゾルバデジタルコンバータ、およびマルチパスネステッドミラー増幅回路
JP2017220691A (ja) 2016-06-02 2017-12-14 エスアイアイ・セミコンダクタ株式会社 増幅回路、及びマルチパスネステッドミラー増幅回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115003A (ja) * 2004-10-12 2006-04-27 Sony Corp サンプルホールド回路およびそれを用いたパイプラインad変換器
JP2007214613A (ja) * 2006-02-07 2007-08-23 Seiko Instruments Inc 増幅回路
JP5138490B2 (ja) * 2008-07-17 2013-02-06 ルネサスエレクトロニクス株式会社 サンプル・ホールド回路及びデジタルアナログ変換回路
JP6212922B2 (ja) 2013-04-23 2017-10-18 株式会社リコー チョッパ増幅装置
US9685933B2 (en) * 2014-08-25 2017-06-20 Linear Technology Corporation Notch filter for ripple reduction
JP6758037B2 (ja) * 2015-10-16 2020-09-23 ローム株式会社 チョッパ安定化アンプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150477A (ja) 2013-02-04 2014-08-21 Renesas Electronics Corp 半導体装置
JP2014225742A (ja) 2013-05-15 2014-12-04 ルネサスエレクトロニクス株式会社 信号処理回路、レゾルバデジタルコンバータ、およびマルチパスネステッドミラー増幅回路
JP2017220691A (ja) 2016-06-02 2017-12-14 エスアイアイ・セミコンダクタ株式会社 増幅回路、及びマルチパスネステッドミラー増幅回路

Also Published As

Publication number Publication date
US11509267B2 (en) 2022-11-22
JP2021069000A (ja) 2021-04-30
JP2024055972A (ja) 2024-04-19
CN112702033A (zh) 2021-04-23
US20210126588A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
KR100794310B1 (ko) 스위치드 커패시터 회로 및 그것의 증폭 방법
EP2327153B1 (en) Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
KR101087246B1 (ko) 스위치드 커패시터 회로
WO2011145152A1 (ja) デジタル-アナログ変換器及びデジタル-アナログ変換装置
JPWO2008149881A1 (ja) 電圧電流変換器およびこれを用いたフィルタ回路
JP3839027B2 (ja) Ad変換器
JP6158521B2 (ja) 演算増幅回路
JP3497495B2 (ja) サンプルホールド回路
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
EP1315290A1 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
CN108696252B (zh) 差动放大装置
JP7074446B2 (ja) Δς変調器
JP7450362B2 (ja) 増幅器
JP2008219404A (ja) 増幅回路
EP3661054B1 (en) Preamplifier circuit with floating transconductor
KR102081913B1 (ko) 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
US20100194447A1 (en) Zero input bias current, auto-zeroed buffer for a sample and hold circuit
US9219451B2 (en) Operational amplifier circuit
KR102424468B1 (ko) 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
JP2009044379A (ja) スイッチドキャパシタ積分器
JP2007243638A (ja) 増幅回路及びそれを用いた高利得モジュール
JP2022061886A (ja) レベルシフト回路及び増幅装置
JP2013172170A (ja) トラックホールド回路
KR100954339B1 (ko) 복소 영점을 사용한 능동-rc 다상 대역 여파기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150