KR102424468B1 - 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 - Google Patents

증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 Download PDF

Info

Publication number
KR102424468B1
KR102424468B1 KR1020170068688A KR20170068688A KR102424468B1 KR 102424468 B1 KR102424468 B1 KR 102424468B1 KR 1020170068688 A KR1020170068688 A KR 1020170068688A KR 20170068688 A KR20170068688 A KR 20170068688A KR 102424468 B1 KR102424468 B1 KR 102424468B1
Authority
KR
South Korea
Prior art keywords
circuit
output
amplifier
amplifier circuit
sample
Prior art date
Application number
KR1020170068688A
Other languages
English (en)
Other versions
KR20170136999A (ko
Inventor
마사카즈 스기우라
도시유키 츠자키
유지 시이네
마나부 후지무라
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20170136999A publication Critical patent/KR20170136999A/ko
Application granted granted Critical
Publication of KR102424468B1 publication Critical patent/KR102424468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

(과제) 칩 면적을 증대시키지 않고, 또한 주파수 특성을 희생시키지 않고, DC 적인 오프셋 전압을 저감할 수 있는 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로를 제공한다.
(해결 수단) 초퍼 스위치 회로와, 초퍼 스위치 회로의 출력 신호를 샘플하는 샘플 회로와, 샘플 회로가 출력하는 신호를 홀드하는 홀드 회로를 구비하여 구성 했다.

Description

증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로{AMPLIFIER CIRCUIT, AND MULTIPATH NESTED MILLER AMPLIFIER CIRCUIT}
본 발명은 DC 오프셋 전압을 저감하는 증폭 회로에 관한 것으로, 보다 상세하게는 클록에 기초하는 동작에 수반하는 고주파 노이즈를 저감한 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로에 관한 것이다.
종래, 센서의 출력 신호 등의 미소 신호를 취급하는 증폭 회로로서 DC 오프셋 전압을 저감한 증폭 회로가 알려져 있다 (예를 들어, 특허문헌 1 참조).
도 6 은 종래의 증폭 회로를 나타내는 블록도이다.
종래의 증폭 회로 (801) 은 입력 단자 IN1 및 IN2, 출력 단자 OUT1 및 OUT2, 초퍼 스위치 회로 (831 및 841), VI 변환 회로 (832), 동상귀환 회로 (833), LPF 회로 (851) 을 구비하고 있다.
입력 단자 IN1 의 전위를 VIN1, 입력 단자 IN2 의 전위를 VIN2, 출력 단자 OUT1 의 전위를 VOUT1, 출력 단자 OUT2 의 전위를 VOUT2 로 하면, 입력 신호 Vsi 의 전압은 VIN1－VIN2, 출력 전압 Vo 는 VOUT1－VOUT2 이다.
초퍼 스위치 회로 (831) 은 입력 단자 INA 및 INB 에 입력된 입력 신호 Vsi 를 클록에 기초하여 변조시켜 출력 단자 OUTA 및 OUTB 로부터 출력한다. VI 변환 회로 (832) 는 입력 단자 INP 및 INN 에 입력된 변조 신호 Vsi 를 증폭시켜 출력 단자 OUTP 및 OUTN 으로부터 출력한다. 동상귀환 회로 (833) 은 VI 변환 회로 (832) 의 출력 신호를 입력 단자 NA 및 NB 로부터 입력하고, VI 변환 회로 (832) 의 출력 단자 OUTP 및 OUTN 의 직류 동작점을 결정하는 신호를 단자 CONT 로부터 VI 변환 회로 (832) 에 출력한다. 초퍼 스위치 회로 (841) 은 VI 변환 회로 (832) 로부터 입력 단자 INA 및 INB 에 입력된 증폭 신호 Vsi 를 클록에 기초하여 복조시켜 출력 단자 OUTA 및 OUTB 로부터 출력한다. LPF 회로 (851) 은 초퍼 스위치 회로 (841) 로부터 입력 단자 IN1 및 IN2 에 입력된 복조 신호 Vsi 의 고주파 노이즈를 제거하여 출력 단자 OUT1 및 OUT2 로부터 출력한다.
여기서, VI 변환 회로 (832) 의 DC 적인 오프셋 전압 Vni 로 하면, 오프셋 전압 Vni 는 VI 변환 회로 (832) 에 의해 증폭되고 초퍼 스위치 회로 (841) 에 의해 변조된다. 즉, LPF 회로 (851) 은 신호 Vsi 와 고주파 노이즈에 변조된 오프셋 전압 Vni 가 입력된다. LPF 회로 (851) 은 고주파 성분을 감쇠하므로, 출력 전압 Vo 는 고주파 노이즈인 오프셋 전압 Vni 제거되어 출력된다.
이상과 같이 하여, 종래의 증폭 회로 (801) 은 오프셋 전압 Vni 의 영향을 억제한 출력 전압 Vo 출력할 수 있다.
[특허문헌 1] 일본 공개특허공보 2014－216705호
그러나, LPF 회로 (851) 은 저항과 용량으로 구성되는데, 감쇠 효과를 높이려면 저항과 용량을 크게 할 필요가 있으므로, 칩 면적이 증대된다는 과제가 있었다. 또, LPF 회로 (851) 은 감쇠 효과를 높이면 입력 신호 Vsi 에 기초하는 전압도 감쇠시켜 버리기 때문에, 증폭 회로로서의 주파수 영역이 제약되는 등의 과제가 있었다.
본 발명은 이상과 같은 문제를 해소하기 위해서 이루어진 것으로, 칩 면적을 증대시키지 않고, 또한 주파수 특성을 희생시키지 않고, DC 적인 오프셋 전압을 저감할 수 있는 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로를 제공하는 것이다.
입력 신호를 정상 또는 역상으로 변조시켜 출력하는 초퍼 스위치 회로와, 초퍼 스위치 회로에 접속되고, 초퍼 스위치 회로의 출력 전압에 기초하는 출력 전류를 생성하는 VI 변환 회로와, VI 변환 회로에 접속되고, 상기 VI 변환 회로의 출력 전류에 기초하여 샘플하고, 샘플한 전하를 가산 또는 감산한 전하에 기초하는 전압을 출력하는 샘플 회로와, 샘플 회로에 접속되고, 샘플 회로가 출력하는 전압을 홀드하는 홀드 회로를 구비하여 구성한 증폭 회로.
또, 입력 단자에 접속된 상기 서술한 증폭 회로와, 증폭 회로의 출력 단자에 접속된 제 1 증폭기와, 입력 단자에 접속된 제 2 증폭기와, 제 1 증폭기의 출력 단자와 제 2 증폭기의 출력 단자에 접속된 제３ 증폭기를 구비하여 구성한 멀티패스 네스티드 밀러 증폭 회로.
본 발명의 증폭 회로에 의하면, 저항과 용량이 큰 LPF 회로를 필요로 하지 않으므로 칩 면적이 증대되지 않고, 또한 주파수 특성을 희생시키지 않고, DC 오프셋 전압을 저감하는 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로를 제공할 수 있게 된다.
도 1 은 본 실시 형태의 일례를 나타내는 증폭 회로의 블록도이다.
도 2 는 본 실시 형태의 증폭 회로에 있어서의 샘플 회로의 일례를 나타내는 블록도이다.
도 3 은 본 실시 형태의 증폭 회로에 있어서의 클록의 일례를 나타내는 타임 차트이다.
도 4 는 본 실시 형태의 증폭 회로에 있어서의 샘플 회로의 다른 예를 나타내는 블록도이다.
도 5 는 본 실시 형태의 증폭 회로를 구비한 멀티패스 네스티드 밀러 증폭 회로의 일례를 나타내는 블록도이다.
도 6 은 종래의 증폭 회로를 나타내는 블록도이다.
도 1 은 본 발명의 실시형태의 일례를 나타내는 증폭 회로의 블록도이다.
본 실시 형태의 증폭 회로 (101) 은 입력 단자 IN1 및 IN2, 출력 단자 OUT1 및 OUT2, 초퍼 스위치 회로 (131), VI 변환 회로 (132), 동상귀환 회로 (133), 샘플 회로 (134), 홀드 회로 (135) 를 구비하고 있다. Vni 는 VI 변환 회로 (132) 의 입력 단자의 오프셋 전압을 나타낸다.
초퍼 스위치 회로 (131) 은 입력 단자 INA 및 INB 가 각각 증폭 회로 (101) 의 입력 단자 IN1 및 IN2 에 접속되고, 출력 단자 OUTA 및 OUTB 는 각각 VI 변환 회로 (132) 의 입력 단자 INP 및 INN 에 접속된다. VI 변환 회로 (132) 는 출력 단자 OUTP 는 동상귀환 회로 (133) 의 입력 단자 NA 와 샘플 회로 (134) 의 입력 단자 INX 에 접속되고, 출력 단자 OUTN 는 동상귀환 회로 (133) 의 입력 단자 NB 와 샘플 회로 (134) 의 입력 단자 INY 에 접속된다. 동상귀환 회로 (133) 의 출력 단자 CONT 는 VI 변환 회로 (132) 의 내부 단자에 접속된다. 샘플 회로 (134) 는 출력 단자 OUTX 는 홀드 회로 (135) 의 제 1 단자와 증폭 회로 (101) 의 출력 단자 OUT1 에 접속되고, 출력 단자 OUTY 는 홀드 회로 (135) 의 제 2 단자와 출력 단자 OUT2 에 접속된다.
초퍼 스위치 회로 (131) 은 클록에 기초하여 입력 단자 INA 와 출력 단자 OUTA 가 도통되고, 입력 단자 INB 와 출력 단자 OUTB 가 도통되는 정상상태와, 입력 단자 INA 와 출력 단자 OUTB 가 도통되고, 입력 단자 INB 와 출력 단자 OUTA 가 도통되는 역상 상태가 선택된다.
VI 변환 회로 (132) 는 전압을 전류로 변환하여 출력한다. 입력 단자 INP 의 전위를 VINP, 입력 단자 INN 의 전위를 VINN, 출력 단자 OUTP 의 전위를 VOUTP, 출력 단자 OUTN 의 전위를 VOUTN 으로 한다. 입력 전압의 차이 (VINP－VINN) 가 정이면, 그 크기가 클수록 보다 큰 전류가, 출력 단자 OUTP 로부터는 소스되고, 출력 단자 OUTN 로부터는 싱크된다. 입력 전압의 차이 (VINP－VINN) 가 부이면, 그 크기가 클수록 보다 큰 전류가, 출력 단자 OUTP 로부터는 싱크되고, 출력 단자 OUTN 로부터는 소스된다. VI 변환 회로 (132) 는 출력 단자 OUTP 및 OUTN 에 관련된 임피던스에 기초하여 출력 전압 VOUTP 및 VOUTN 이 나타나기 때문에 증폭 회로라고 볼 수 있다.
동상귀환 회로 (133) 은 VI 변환 회로 (132) 의 출력 신호를 입력 단자 NA 및 NB 로부터 입력하여, VI 변환 회로 (132) 의 출력 단자 OUTP 및 OUTN 의 직류 동작점을 결정하는 신호를 단자 CONT 로부터 VI 변환 회로 (132) 에 출력한다.
샘플 회로 (134) 는 입력 단자 INX 의 전위를 VINX, 입력 단자 INY 의 전위를 VINY, 출력 단자 OUTX 의 전위를 VOUTX, 출력 단자 OUTY 의 전위를 VOUTY 로 하면, 입력 단자 INX, INY 에 대해 외부로부터 싱크 또는 소스되는 전류에 기초하여, 샘플된 전하가 가산 또는 감산되고, 나아가 이 동작에 동기하여 가산 또는 감산된 전하에 기초하는 전압 (VOUTX－VOUTY) 이 출력 단자에 출력된다.
홀드 회로 (135) 는 전하를 유지하는 기능을 가지고 있고, 홀드 회로 (135) 의 제 1 단자와 제 2 단자 사이에 유지된 전하와 홀드 회로 (135) 의 용량치에 기초하는 전압이 나타난다.
본 실시 형태의 증폭 회로 (101) 의 동작에 대해 설명한다. 입력 단자 IN1 의 전위를 VIN1, 입력 단자 IN2 의 전위를 VIN2, 출력 단자 OUT1 의 전위를 VOUT1, 출력 단자 OUT2 의 전위를 VOUT2 로 하면, 입력 신호 Vsi 의 전압은 VIN1－VIN2, 출력 전압 Vo 는 VOUT1－VOUT2 이다.
초퍼 스위치 회로 (131) 은 증폭 회로 (101) 에 입력되는 입력 신호 Vsi 가 입력 단자 INA 및 INB 에 입력되고, 입력 신호 Vsi 를 클록에 기초하여 변조시켜 출력 단자 OUTA 및 OUTB 로부터 변조 신호 Vsi 로서 출력한다. VI 변환 회로 (132) 는 입력 단자 INP 및 INN 에 입력된 변조 신호 Vsi 를 증폭시켜 출력 단자 OUTP 및 OUTN 로부터 출력한다. 동상귀환 회로 (133) 은 VI 변환 회로 (132) 의 출력 신호를 입력 단자 NA 및 NB 로부터 입력하여, VI 변환 회로 (132) 의 출력 단자 OUTP 및 OUTN 의 직류 동작점을 결정하는 신호를 단자 CONT 로부터 VI 변환 회로 (132) 에 출력한다.
VI 변환 회로 (132) 는 증폭된 변조 신호 Vsi 에 기초하는 전류를 샘플 회로 (134) 에 대해 싱크 또는 소스한다. 또, VI 변환 회로 (132) 는 증폭한 오프셋 전압 Vni 에 기초하는 전류도 샘플 회로 (134) 에 대해 싱크 또는 소스한다. 샘플 회로 (134) 는 클록에 기초하여 상기 전류의 샘플 동작을 한다. 여기서, 설명을 간단하게 하기 위해서, 클록의 하이 레벨과 로우 레벨의 기간이 동등한 것으로 한다.
여기서, 입력 신호 Vsi 에 기초하는 전류에 따라 샘플 회로 (134) 가 샘플하는 전하의 크기를 Qso, 오프셋 전압 Vni 에 기초하는 전류에 따라 샘플 회로 (134) 가 샘플하는 전하의 크기를 Qno 로 한다.
샘플 회로 (134) 는 초퍼 스위치 회로 (131) 을 개입시킨 입력 신호 Vsi 에 기초하는 전류와 초퍼 스위치 회로 (131) 을 개입시키지 않는 오프셋 전압 Vni 에 기초하는 전류가 입력된다. 따라서, 샘플 회로 (134) 는 클록에 기초하여 전하 (＋Qso－Qno) 와 전하 (－Qso－Qno) 가 교대로 샘플된다.
샘플 회로 (134) 는 샘플한 전하 (＋Qso－Qno) 및 (－Qso－Qno) 을, 예를 들어, 감산함으로써 전하 (2×Qso) 가 얻어지고, 오프셋 전압 Vni 에 기초하는 전하 Qno 를 제거할 수 있다. 그리고, 전하 (2×Qso) 는 클록에 따라 출력 단자 OUTX 및 OUTY 에 출력된다.
홀드 회로 (135) 는 샘플 회로 (134) 가 출력한 전하 (2×Qso) 를 홀드하여, 증폭 회로 (101) 의 출력 단자 OUT1 및 OUT2 에 출력한다.
도 2 는 샘플 회로 (134) 의 일례를 나타내는 블록도이다.
샘플 회로 (134) 는 입력 단자 INX 및 INY, 출력 단자 OUTX 및 OUTY, 스위치 (441~444, 451~454, 461~464, 471~474), 용량 (431~434) 를 구비하고 있다. 용량 (431 과 432), 용량 (433 과 434) 는 샘플하기 위한 용량 페어를 구성한다. 각 스위치는 표시한 숫자에 대응한 클록으로 온 오프가 제어된다.
도 3 은 본 실시 형태의 증폭 회로 (101) 의 클록의 일례를 나타내는 타임 차트이다. 각 스위치는 예를 들어, 대응하는 클록이 하이 레벨 때에 온, 로우 레벨 때에 오프로 제어된다.
초퍼 스위치 회로 (131) 은 클록 1 및 2 에 기초하여 입력 신호 Vsi 를 초핑하고, VI 변환 회로 (132) 에 출력한다. 여기서는 초퍼 스위치 회로 (131) 은 클록 1 이 하이 레벨이고 클록 2 가 로우 레벨일 때에 정상 상태, 클록 1 이 로우 레벨이고 클록 2 가 하이 레벨일 때에 역상 상태로 한다.
도 2 의 샘플 회로 (134) 는 이하와 같이, 클록 1a, 1b, 2a 및 2b 로 VI 변환 회로 (132) 의 출력을 샘플한다.
기간 [0－1T] 에 있어서, 클록 1a 가 하이 레벨이므로 스위치 (443) 과 스위치 (444) 가 온되어, 용량 (432) 에 전하 (＋Qso－Qno) 가 샘플된다.
기간 [1T－2T] 에 있어서, 클록 1b 가 하이 레벨이므로 스위치 (453) 과 스위치 (454) 가 온되어, 용량 (433) 에 전하 (＋Qso－Qno) 가 샘플된다.
기간 [2T－3T] 에 있어서, 클록 2a 가 하이 레벨이므로 스위치 (451) 과 스위치 (452) 가 온되어, 용량 (434) 에 전하 (－Qso－Qno) 가 샘플된다.
기간 [3T－4T] 에 있어서, 클록 2b 가 하이 레벨이므로 스위치 (441) 과 스위치 (442) 가 온되어, 용량 (431) 에 전하 (－Qso－Qno) 가 샘플된다.
또, 도 2 의 샘플 회로 (134) 는 이하와 같이, 클록 3 및 4 로 샘플한 전하를 감산하여 홀드 회로 (135) 에 출력한다.
기간 [1T－3T] 에 있어서, 클록 3 이 하이 레벨이므로 스위치 (461~464) 가 온되고, 용량 (432) 의 전하 (＋Qso－Qno) 와 용량 (431) 의 전하 (－Qso－Qno) 가 감산되어 전하 (2×Qso) 가 출력 단자 OUTX 및 OUTY 에 출력된다.
기간 [3T－5T] 에 있어서, 클록 4 가 하이 레벨이므로 스위치 (471~474) 가 온되고, 용량 (433) 의 전하 (＋Qso－Qno) 와 용량 (434) 의 전하 (－Qso－Qno) 가 감산되어 전하 (2×Qso) 가 출력 단자 OUTX 및 OUTY 에 출력된다.
이 때, 용량 페어를 이루는 2 개의 용량 (예를 들어, 용량 (432) 와 용량 431) 은 용량치가 동등한 것이 보다 바람직하다. 이것은 용량 페어를 이루는 2 개의 용량에 있어서, 스위치가 온 제어되고 있을 때의 스위치의 임피던스와 용량치에 기초하는 시정수를 동등하게 할 수 있기 때문이다.
또한, 스위치 (461~464, 471~474) 의 각각의 단자 사이에, PN 접합 소자 등의 클램프 소자를 구비하면, 홀드 회로 (135) 의 직류 동작점은 동상귀환 회로 (133) 에 의해 결정되는 VI 변환 회로 (132) 의 출력 단자 OUTP, OUTN 의 직류 동작점에 가까운 상태로 안정시킬 수 있다. 홀드 회로 (135) 의 직류 동작점이 안정됨으로써, 도시되지 않은 후단 회로, 예를 들어 증폭 회로에 있어서의 입력 동작점을 안정시킬 수 있으므로, 보다 증폭 회로의 안정 동작이 도모되는 등의 효과가 있다.
도 4 는 샘플 회로 (134) 의 다른 예를 나타내는 블록도이다.
도 2 의 샘플 회로 (134) 로부터, 샘플하기 위한 용량 페어를 하나로 하여, 입력 단자 INX 와 INY 의 사이에 클록 3 으로 제어되는 스위치 (581) 을 형성하였다.
도 4 의 샘플 회로 (134) 는 기본적으로는 도 2 의 샘플 회로 (134) 와 동일한 기능을 만족시킬 수 있다.
스위치 (581) 은 용량 (431 및 432) 가 샘플 동작을 하고 있지 않을 때에 온됨으로써, VI 변환 회로 (132) 의 출력 단자 OUTP, OUTN 의 동작점을 보다 안정화시킬 수 있다. 이 때문에, 스위치 (581) 은 있으면 보다 바람직하지만 없어도 된다.
이상 설명한 바와 같이, 본 실시 형태의 증폭 회로 (101) 은 초퍼 스위치 회로 (131) 의 출력 신호를 샘플하는 샘플 회로 (134) 와, 샘플 회로 (134) 가 출력하는 신호를 홀드하는 홀드 회로 (135) 를 구비하였으므로, LPF 회로를 필요로 하지 않고 오프셋 전압 Vni 의 영향을 제거할 수 있게 된다. 따라서, 칩 면적이 증대되지 않고, 또 주파수 특성을 희생시키지 않고, DC 적인 오프셋 전압을 저감할 수 있는 증폭 회로를 실현하는 것이다.
또한, 이상의 설명에서는 본 발명의 증폭 회로 (101) 은 초퍼 스위치 회로 (131), VI 변환 회로 (132), 동상귀환 회로 (133), 샘플 회로 (134), 홀드 회로 (135) 를 구비하고 있는 것으로 하여 설명했지만, 증폭 회로 (101) 이 이들의 기능을 발휘하는 조건으로 한정하여, 본 실시 형태가 한정되는 것은 전혀 아니다.
예를 들어, 동상귀환 회로 (133) 은 특별히 필요가 없다면 마련하지 않아도 된다.
도 5 는 본 발명의 증폭 회로 (101) 을 구비한 멀티패스 네스티드 밀러 증폭 회로의 일례를 나타내는 블록도이다.
멀티패스 네스티드 밀러 증폭 회로는 본 발명의 증폭 회로 (101), 입력 단자 IN1 및 IN2, 출력 단자 OUT, 용량 (741 및 742), 증폭기 (731~733) 을 구비하고 있다. 멀티패스 네스티드 밀러 증폭 회로는 증폭 회로 (101) 과 증폭기 (731 및 733) 으로 구성된 고이득 증폭 패스와 증폭기 (732 및 733) 으로 구성된 광대역 증폭 패스를 함께 가지고 있다.
증폭 회로 (101) 은 DC 오프셋 전압을 저감한 증폭 회로이기 때문에, 고이득 증폭 패스에 대한 적용은 효과적이다. 증폭 회로 (101) 을 고이득 패스에 적용함으로써, DC 오프셋를 억제한 고이득 증폭 패스가 달성된다. 이와 같이 구성함으로써, 칩 면적을 증대시키지 않고, 또한 주파수 특성을 희생시키지 않고, DC 오프셋을 억제한 멀티패스 네스티드 밀러 증폭 회로를 제공할 수 있다.
101 증폭 회로
131 초퍼 스위치 회로
132 VI 변환 회로
133 동상귀환 회로
134 샘플 회로
135 홀드 회로
321, 322 전류원
731, 732, 733 증폭기

Claims (6)

  1. 입력 신호를 증폭하는 증폭 회로로서,
    상기 입력 신호를 정상 또는 역상으로 변조시켜 출력하는 초퍼 스위치 회로와,
    상기 초퍼 스위치 회로에 접속되고, 상기 초퍼 스위치 회로의 출력 전압에 기초하는 출력 전류를 생성하는 VI 변환 회로와,
    상기 VI 변환 회로에 접속되고, 상기 VI 변환 회로의 출력 전류에 기초하여 샘플하고, 샘플한 전하를 가산 또는 감산한 전하에 기초하는 전압을 출력하는 샘플 회로와,
    상기 샘플 회로에 접속되고, 샘플 회로가 출력하는 전압을 홀드하는 홀드 회로를 구비하고,
    상기 샘플 회로는, 상기 초퍼 스위치 회로가 상기 입력 신호를 정상의 관계로 출력할 때에, 상기 VI 변환 회로의 출력 전류에 기초하는 전하를 샘플하는 제 1 용량과, 상기 초퍼 스위치 회로가 상기 입력 신호를 역상의 관계로 출력할 때에, 상기 VI 변환 회로의 출력 전류에 기초하는 전하를 샘플하는 제 2 용량을 포함하는 용량 페어를 갖고,
    상기 용량 페어가 병렬 접속되는 것에 기초하여 상기 샘플한 전하를 가산 또는 감산하는 동작을 하고,
    이 동작에 동기하여, 상기 용량 페어가 상기 홀드 회로에 접속됨으로써, 상기 가산 또는 감산한 전하에 기초하는 전압을 상기 홀드 회로에 출력하는 것을 특징으로 하는 증폭 회로.
  2. 제 1 항에 있어서,
    상기 샘플 회로는 입력 단자와 상기 용량 페어의 사이와, 상기 용량 페어와 출력 단자의 사이에 각각 스위치를 구비하고,
    상기 스위치의 단자 사이에 클램프 소자를 구비한 것을 특징으로 하는 증폭 회로.
  3. 제 2 항에 있어서,
    상기 클램프 소자는 PN 접합으로 구성된 것을 특징으로 하는 증폭 회로.
  4. 입력 단자에 접속된 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 증폭 회로와,
    상기 증폭 회로의 출력 단자에 접속된 제 1 증폭기와,
    상기 입력 단자에 접속된 제 2 증폭기와,
    상기 제 1 증폭기의 출력 단자와 상기 제 2 증폭기의 출력 단자에 접속된 제３ 증폭기를 구비한 것을 특징으로 하는 멀티패스 네스티드 밀러 증폭 회로.
  5. 삭제
  6. 삭제
KR1020170068688A 2016-06-02 2017-06-01 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 KR102424468B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-111232 2016-06-02
JP2016111232A JP6796953B2 (ja) 2016-06-02 2016-06-02 増幅回路、及びマルチパスネステッドミラー増幅回路

Publications (2)

Publication Number Publication Date
KR20170136999A KR20170136999A (ko) 2017-12-12
KR102424468B1 true KR102424468B1 (ko) 2022-07-22

Family

ID=60483945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170068688A KR102424468B1 (ko) 2016-06-02 2017-06-01 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로

Country Status (5)

Country Link
US (1) US10148238B2 (ko)
JP (1) JP6796953B2 (ko)
KR (1) KR102424468B1 (ko)
CN (1) CN107465394B (ko)
TW (1) TWI704766B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7450362B2 (ja) * 2019-10-23 2024-03-15 エイブリック株式会社 増幅器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165759A (ja) * 2013-02-26 2014-09-08 Seiko Instruments Inc 演算増幅回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2256551B (en) * 1991-06-06 1996-01-24 Crystal Semiconductor Corp Switched capacitor integrator with chopper stabilisation performed at the sampling rate
US6204729B1 (en) * 1997-12-19 2001-03-20 Nikon Research Corporation Of America H-bridge power amplifier for a motor
JP2007214613A (ja) * 2006-02-07 2007-08-23 Seiko Instruments Inc 増幅回路
US7535295B1 (en) * 2006-09-15 2009-05-19 Maxim Integrated Products, Inc. Chopper stabilized amplifiers combining low chopper noise and linear frequency characteristics
US8084969B2 (en) * 2007-10-01 2011-12-27 Allegro Microsystems, Inc. Hall-effect based linear motor controller
US7696817B1 (en) * 2008-10-17 2010-04-13 Maxim Integrated Products, Inc. Auto-gain correction and common mode voltage cancellation in a precision amplifier
KR101087246B1 (ko) * 2009-09-10 2011-11-29 연세대학교 산학협력단 스위치드 커패시터 회로
US8395418B2 (en) * 2010-11-04 2013-03-12 Robert Bosch Gmbh Voltage sensing circuit with reduced susceptibility to gain drift
CN102820860A (zh) * 2012-07-26 2012-12-12 上海新进半导体制造有限公司 霍尔电压传感器、放大器电路、测试电路及方法
JP6158521B2 (ja) * 2013-01-30 2017-07-05 エスアイアイ・セミコンダクタ株式会社 演算増幅回路
JP6212922B2 (ja) 2013-04-23 2017-10-18 株式会社リコー チョッパ増幅装置
JP6363822B2 (ja) * 2013-05-15 2018-07-25 ルネサスエレクトロニクス株式会社 信号処理回路、およびレゾルバデジタルコンバータ
CN103308183B (zh) * 2013-05-31 2015-10-14 中国科学院微电子研究所 一种用于传感器的读出电路
KR101937676B1 (ko) * 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165759A (ja) * 2013-02-26 2014-09-08 Seiko Instruments Inc 演算増幅回路

Also Published As

Publication number Publication date
TW201743558A (zh) 2017-12-16
KR20170136999A (ko) 2017-12-12
CN107465394B (zh) 2021-12-21
TWI704766B (zh) 2020-09-11
US20170353166A1 (en) 2017-12-07
US10148238B2 (en) 2018-12-04
JP6796953B2 (ja) 2020-12-09
CN107465394A (zh) 2017-12-12
JP2017220691A (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
US7764118B2 (en) Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
TWI392223B (zh) 放大電路
TWI695580B (zh) 切換電容輸入電路、切換電容放大器以及切換電容電壓比較器
EP3327934B1 (en) Analog multiplexer core circuit and analog multiplexer circuit
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
CN111049479A (zh) 用于斩波稳定运算放大器中的纹波减少的经取样移动平均陷波滤波器
US9432126B1 (en) Reconfigurable filter
CN108696252B (zh) 差动放大装置
KR102424468B1 (ko) 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로
US20170241807A1 (en) Readout circuit
US8248158B2 (en) Chopper stabilized amplifier
US9935596B2 (en) Analog front-end circuit including instrumentation preamplifier and A/D converter
JP7450362B2 (ja) 増幅器
KR101128451B1 (ko) 입력신호 증폭 장치
JP2014207571A (ja) 計装アンプ
JP2014099809A (ja) バッファ回路
JP2015133617A (ja) 増幅回路、ａ／ｄ変換器、及び通信装置
KR20110000244A (ko) 연산 상호컨덕턴스 증폭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant